JPH07263824A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH07263824A JPH07263824A JP4820794A JP4820794A JPH07263824A JP H07263824 A JPH07263824 A JP H07263824A JP 4820794 A JP4820794 A JP 4820794A JP 4820794 A JP4820794 A JP 4820794A JP H07263824 A JPH07263824 A JP H07263824A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- board
- wiring board
- grounding
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 69
- 239000000919 ceramic Substances 0.000 abstract description 41
- 229910000679 solder Inorganic materials 0.000 description 38
- 238000005476 soldering Methods 0.000 description 20
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩ搭載基板の入出力信号のためのピンを増
加させ、破損したピンの修理を容易にする。 【構成】セラミック基板１８の表面に信号，接地，およ
び電源用のバンプ１１，１２および１３を１．２７ｍｍ
ピッチで形成する。基板１８裏面には信号ピン１９を
２．５４ｍｍピッチで形成する。基板１８内部には電源
層１５および接地層１４を備える。基板１８側面には電
源および接地の端面電極１６および１７が形成される。
電源用バンプ１３と電源用端面電極１６とが電気的に接
続され、接地用バンプ１２と接地端面電極１７とが電気
的に接続される。
加させ、破損したピンの修理を容易にする。 【構成】セラミック基板１８の表面に信号，接地，およ
び電源用のバンプ１１，１２および１３を１．２７ｍｍ
ピッチで形成する。基板１８裏面には信号ピン１９を
２．５４ｍｍピッチで形成する。基板１８内部には電源
層１５および接地層１４を備える。基板１８側面には電
源および接地の端面電極１６および１７が形成される。
電源用バンプ１３と電源用端面電極１６とが電気的に接
続され、接地用バンプ１２と接地端面電極１７とが電気
的に接続される。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩを搭載する配線基
板に関する。
板に関する。
【０００２】
【従来の技術】特開昭６２−１１１４５６号公報および
特開平４−１４２７６６号公報には、セラミック多層配
線基板の下面に入出力ピンがろう付けされている例が示
されている。例えば特開平４−１４２７６６号公報の図
１には、基板１の下面中央部に複数の入出力バンプ４が
設けられ、下面外側に複数の入出力ピン５が設けられ、
側面に複数の入出力リード６が設けられている。基板１
の上面には複数のパッドが設けてあり、入出力バンプ
４，入出力ピンおよび入出力リード６と内部配線２によ
って接続されている。
特開平４−１４２７６６号公報には、セラミック多層配
線基板の下面に入出力ピンがろう付けされている例が示
されている。例えば特開平４−１４２７６６号公報の図
１には、基板１の下面中央部に複数の入出力バンプ４が
設けられ、下面外側に複数の入出力ピン５が設けられ、
側面に複数の入出力リード６が設けられている。基板１
の上面には複数のパッドが設けてあり、入出力バンプ
４，入出力ピンおよび入出力リード６と内部配線２によ
って接続されている。
【０００３】
【発明が解決しようとする課題】上述に示すような配線
基板の構造では以下に示すような欠点がある。まず、配
線基板にピンを直接付けた構造では、不慮の事故によっ
てピンが取れた場合、修理が困難であるという欠点があ
る。
基板の構造では以下に示すような欠点がある。まず、配
線基板にピンを直接付けた構造では、不慮の事故によっ
てピンが取れた場合、修理が困難であるという欠点があ
る。
【０００４】また、従来技術で示された複数のパッドで
は圧接型コネクタにより外部と接続する場合がある。こ
の圧接型コネクタの場合、コネクタのバネ性によって各
接続パッドに圧力がかかるが、接続数が多数になると基
板全体が受ける圧力が大きくなり、基板の反りが発生す
るという問題がある。
は圧接型コネクタにより外部と接続する場合がある。こ
の圧接型コネクタの場合、コネクタのバネ性によって各
接続パッドに圧力がかかるが、接続数が多数になると基
板全体が受ける圧力が大きくなり、基板の反りが発生す
るという問題がある。
【０００５】配線基板を外部と接続する場合、少なくと
も信号，電源および接地の３種類の電位を通す接続を実
現する必要がある。ピンを介して接続する場合には、電
源および接地接続に多数のピンが割り当てられ、信号接
続のため全ピン数の３０〜５０％のピンしか割り当てる
ことができないうという欠点がある。
も信号，電源および接地の３種類の電位を通す接続を実
現する必要がある。ピンを介して接続する場合には、電
源および接地接続に多数のピンが割り当てられ、信号接
続のため全ピン数の３０〜５０％のピンしか割り当てる
ことができないうという欠点がある。
【０００６】本発明の目的は、配線基板の信号を外部と
より多く接続できるような構造を有する配線基板を提供
することにある。
より多く接続できるような構造を有する配線基板を提供
することにある。
【０００７】本発明の他の目的は、修理を容易にするよ
うな構造を有する配線基板を提供することにある。
うな構造を有する配線基板を提供することにある。
【０００８】本発明のさらに他の目的は、配線基板の信
号を外部とより多く接続でき、かつ、信号間のクロスト
ークを停止する配線基板を提供することにある。
号を外部とより多く接続でき、かつ、信号間のクロスト
ークを停止する配線基板を提供することにある。
【０００９】本発明のその他の目的は、電気抵抗を少な
くした電源バスを備えた配線基板を提供することにあ
る。
くした電源バスを備えた配線基板を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明の第１の配線基板
は、基板の表面および裏面のどちらか一方の面に唯一の
種類のピンとして配置された信号ピンと、前記基板の側
面に配置された電源用端面電極と、前記基板の側面に配
置された接地用端面電極とを含む。
は、基板の表面および裏面のどちらか一方の面に唯一の
種類のピンとして配置された信号ピンと、前記基板の側
面に配置された電源用端面電極と、前記基板の側面に配
置された接地用端面電極とを含む。
【００１１】本発明の第２の配線基板は前記第１の配線
基板に加え、第１の配線基板の搭載面とは異なる面に配
置され前記第１の配線基板の信号ピンに電気的に接続さ
れた信号用突出部（以下、信号用半田付バンプ）とを含
む。
基板に加え、第１の配線基板の搭載面とは異なる面に配
置され前記第１の配線基板の信号ピンに電気的に接続さ
れた信号用突出部（以下、信号用半田付バンプ）とを含
む。
【００１２】本発明の第３の配線基板は基板の表面およ
び裏面のどちらか一方の面に配置された電源用突出部
（以下、電源用半田付バンプ）と、前記基板の内部に形
成され前記電源用半田付バンプに電気的に接続された電
源層と、前記基板の側面に配置され前記電源層と電気的
に接続された電源用端面電極とを含む。
び裏面のどちらか一方の面に配置された電源用突出部
（以下、電源用半田付バンプ）と、前記基板の内部に形
成され前記電源用半田付バンプに電気的に接続された電
源層と、前記基板の側面に配置され前記電源層と電気的
に接続された電源用端面電極とを含む。
【００１３】本発明の第４の配線基板は、基板の表面お
よび裏面のどちらか一方の面に配置された接地用突出部
（以下、接地用半田付バンプ）と、前記基板の内部に形
成され前記接地用半田付バンプに電気的に接続された接
地層と、前記基板の側面に配置され前記接地層と電気的
に接続された接地用端面電極とを含む。
よび裏面のどちらか一方の面に配置された接地用突出部
（以下、接地用半田付バンプ）と、前記基板の内部に形
成され前記接地用半田付バンプに電気的に接続された接
地層と、前記基板の側面に配置され前記接地層と電気的
に接続された接地用端面電極とを含む。
【００１４】本発明の第５の配線基板は、基板の表面お
よび裏面のどちらか一方の面に配置された電源用半田付
バンプと、前記基板の内部に形成され前記電源用半田付
バンプに電気的に接続された電源層と、前記基板の側面
に配置され前記電源層と電気的に接続された電源用端面
電極と、前記基板の前記電源用半田付バンプ配置面と同
じ面に配置された接地用半田付バンプと、前記基板の内
部に形成され前記接地用半田付バンプに電気的に接続さ
れた接地層と、前記基板の側面に配置され前記接地層と
電気的に接続された接地用端面電極とを含む。
よび裏面のどちらか一方の面に配置された電源用半田付
バンプと、前記基板の内部に形成され前記電源用半田付
バンプに電気的に接続された電源層と、前記基板の側面
に配置され前記電源層と電気的に接続された電源用端面
電極と、前記基板の前記電源用半田付バンプ配置面と同
じ面に配置された接地用半田付バンプと、前記基板の内
部に形成され前記接地用半田付バンプに電気的に接続さ
れた接地層と、前記基板の側面に配置され前記接地層と
電気的に接続された接地用端面電極とを含む。
【００１５】本発明の第６の配線基板は、電源層および
接地層を有する基板と、この基板の側面に設置され前記
電源層と電気的に接続された電源用端面電極と、前記基
板の側面に配置され前記接地層と電気的に接続された接
地用端面電極と、前記基板の表面に配置され前記電源層
と電気的に接続された電源用半田付バンプと、前記基板
の表面に配置され前記接地層と電気的に接続された接地
用半田付バンプと、前記基板の表面に配置された信号用
半田付バンプと、この信号用突出部に接続され前記基板
の裏面に配置された信号ピンとを含む。
接地層を有する基板と、この基板の側面に設置され前記
電源層と電気的に接続された電源用端面電極と、前記基
板の側面に配置され前記接地層と電気的に接続された接
地用端面電極と、前記基板の表面に配置され前記電源層
と電気的に接続された電源用半田付バンプと、前記基板
の表面に配置され前記接地層と電気的に接続された接地
用半田付バンプと、前記基板の表面に配置された信号用
半田付バンプと、この信号用突出部に接続され前記基板
の裏面に配置された信号ピンとを含む。
【００１６】本発明の第７の配線基板は、前記第１の配
線基板を表面および裏面のどちらか一方の面に搭載した
基板と、この基板の前記第１の配線基板の搭載面と同じ
面に搭載され、前記第１の配線基板の前記電源用端面電
極に電気的に接続された電源バスと、前記基板の前記第
１の配線基板の搭載面と同じ面に搭載され前記第１の配
線基板の前記接地用端面電極に電気的に接続された接地
バスとを含む。
線基板を表面および裏面のどちらか一方の面に搭載した
基板と、この基板の前記第１の配線基板の搭載面と同じ
面に搭載され、前記第１の配線基板の前記電源用端面電
極に電気的に接続された電源バスと、前記基板の前記第
１の配線基板の搭載面と同じ面に搭載され前記第１の配
線基板の前記接地用端面電極に電気的に接続された接地
バスとを含む。
【００１７】本発明の第８の配線基板は、第２の配線基
板を表面および裏面のどちらか一方の面に搭載した基板
と、この基板の第２の配線基板の搭載面と同じ面に搭載
され、前記第２の配線基板の前記電源用端面電極と電気
的に接続された電源バスと、前記基板の第２の配線基板
の搭載面と同じ面に搭載され、前記第２の配線基板の前
記接地用端面電極と電気的に接続された接地バスとを含
む。
板を表面および裏面のどちらか一方の面に搭載した基板
と、この基板の第２の配線基板の搭載面と同じ面に搭載
され、前記第２の配線基板の前記電源用端面電極と電気
的に接続された電源バスと、前記基板の第２の配線基板
の搭載面と同じ面に搭載され、前記第２の配線基板の前
記接地用端面電極と電気的に接続された接地バスとを含
む。
【００１８】本発明の第９の配線基板は、基板の裏面に
搭載された電源バスと、前記基板の裏面に搭載され前記
電源バスと電気的に接続された前記電源用端面電極を有
する第３，第５または第６の配線基板と、この第３，第
５または第６の配線基板の電源用半田付バンプに電気的
に接続された電源層と、前記基板の表面に搭載されこの
電源層と電気的に接続された半導体回路またはＬＳＩと
を含む。
搭載された電源バスと、前記基板の裏面に搭載され前記
電源バスと電気的に接続された前記電源用端面電極を有
する第３，第５または第６の配線基板と、この第３，第
５または第６の配線基板の電源用半田付バンプに電気的
に接続された電源層と、前記基板の表面に搭載されこの
電源層と電気的に接続された半導体回路またはＬＳＩと
を含む。
【００１９】本発明の第１０の配線基板は、基板の裏面
に搭載された接地バスと、前記基板の裏面に搭載され前
記電源バスと電気的に接続された前記接地用端面電極を
有する第４，第５または第６の配線基板と、この第４，
第５または第６の配線基板の接地用半田付バンプに電気
的に接続された接地層と、前記基板の表面に搭載されこ
の接地層と電気的に接続された半導体回路またはＬＳＩ
とを含む。
に搭載された接地バスと、前記基板の裏面に搭載され前
記電源バスと電気的に接続された前記接地用端面電極を
有する第４，第５または第６の配線基板と、この第４，
第５または第６の配線基板の接地用半田付バンプに電気
的に接続された接地層と、前記基板の表面に搭載されこ
の接地層と電気的に接続された半導体回路またはＬＳＩ
とを含む。
【００２０】本発明の第１１の配線基板は、第２または
第６の配線基板を裏面に搭載した基板と、この基板の内
部に形成され前記第２または第６の配線基板の信号用半
田付バンプに電気的に接続された配線層と、この配線層
と電気的に接続され前記基板の表面に搭載された半導体
回路またはＬＳＩとを含む。
第６の配線基板を裏面に搭載した基板と、この基板の内
部に形成され前記第２または第６の配線基板の信号用半
田付バンプに電気的に接続された配線層と、この配線層
と電気的に接続され前記基板の表面に搭載された半導体
回路またはＬＳＩとを含む。
【００２１】本発明の第１２の配線基板は、基板の表面
および裏面のどちらか一方の面に配置された複数の信号
ピンと、これら複数の信号ピンの間に配置された接地用
ピンと、前記基板の両側面に配置された電源用端面電極
とを含む。
および裏面のどちらか一方の面に配置された複数の信号
ピンと、これら複数の信号ピンの間に配置された接地用
ピンと、前記基板の両側面に配置された電源用端面電極
とを含む。
【００２２】本発明の第１３の配線基板は、第１２の配
線基板の搭載面とは異なる面に配置され、前記第１２の
配線基板の前記複数の信号ピンに電気的にそれぞれ接続
された複数の信号用半田付バンプと、前記基板のこれら
複数の信号用半田付バンプの搭載面と同じ面に配置さ
れ、前記第１２の配線基板の接地用ピンに電気的に接続
された接地用半田付バンプとを含む。
線基板の搭載面とは異なる面に配置され、前記第１２の
配線基板の前記複数の信号ピンに電気的にそれぞれ接続
された複数の信号用半田付バンプと、前記基板のこれら
複数の信号用半田付バンプの搭載面と同じ面に配置さ
れ、前記第１２の配線基板の接地用ピンに電気的に接続
された接地用半田付バンプとを含む。
【００２３】本発明の第１４の配線基板は、基板の表面
に配置された電源用半田付バンプと、前記基板の内部に
形成された電源層と、この電源層に接続され前記基板の
少なくとも一方の側面に配置された電源用端面電極と、
前記基板の表面に配置された信号用半田付バンプと、こ
の信号半田付バンプに電気的に接続され前記基板の裏面
に配置された複数の信号ピンと、前記基板の表面に配置
された接地用半田付バンプと、この接地用半田付バンプ
に電気的に接続され前記基板の裏面に配置された接地用
ピンとを含む。
に配置された電源用半田付バンプと、前記基板の内部に
形成された電源層と、この電源層に接続され前記基板の
少なくとも一方の側面に配置された電源用端面電極と、
前記基板の表面に配置された信号用半田付バンプと、こ
の信号半田付バンプに電気的に接続され前記基板の裏面
に配置された複数の信号ピンと、前記基板の表面に配置
された接地用半田付バンプと、この接地用半田付バンプ
に電気的に接続され前記基板の裏面に配置された接地用
ピンとを含む。
【００２４】本発明の第１５の配線基板は、第１２また
は第１４の配線基板を表面および裏面のどちらか一方の
面に搭載した基板と、この基板の前記第１２まは第１４
の配線基板の搭載面と同じ面に搭載され、前記第１２ま
たは第１４の配線基板の前記電源用端面電極と電気的に
接続された電源バスとを含む。
は第１４の配線基板を表面および裏面のどちらか一方の
面に搭載した基板と、この基板の前記第１２まは第１４
の配線基板の搭載面と同じ面に搭載され、前記第１２ま
たは第１４の配線基板の前記電源用端面電極と電気的に
接続された電源バスとを含む。
【００２５】本発明の第１６の配線基板は、基板の裏面
に配置された電源バスと、前記基板の裏面に搭載され前
記電源バスと電気的に接続された前記電源用端面電極を
有する第１３または第１４の配線基板と、この第１３ま
たは第１４の配線基板の電源用半田付バンプに電気的に
接続された電源層と、前記第１３または第１４の配線基
板の接地用半田付バンプに電気的に接続された接地層
と、前記第１３または第１４の配線基板の信号用半田付
バンプに電気的に接続された信号層と、前記基板の表面
に配置され前記電源層，接地層および信号層に電気的に
接続された半導体回路またはＬＳＩとを含む。
に配置された電源バスと、前記基板の裏面に搭載され前
記電源バスと電気的に接続された前記電源用端面電極を
有する第１３または第１４の配線基板と、この第１３ま
たは第１４の配線基板の電源用半田付バンプに電気的に
接続された電源層と、前記第１３または第１４の配線基
板の接地用半田付バンプに電気的に接続された接地層
と、前記第１３または第１４の配線基板の信号用半田付
バンプに電気的に接続された信号層と、前記基板の表面
に配置され前記電源層，接地層および信号層に電気的に
接続された半導体回路またはＬＳＩとを含む。
【００２６】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００２７】図１を参照すると、本発明の第１の実施例
は、セラミック基板１８，このセラミック基板１８の表
面に１．２７ｍｍピッチで形成された信号用半田付バン
プ１１，接地用半田付バンプ１２，および電源用半田付
バンプ１３，セラミック基板１８の裏面に２．５４ｍｍ
ピッチで形成された入出力用信号ピン１９および基板１
８の側面に形成された電源用端面電極１６および接地用
端面電極１７を備えている。セラミック基板１８の内部
には、接地層１４および電源層１５が形成されている。
セラミック基板１８の表面に形成された信号用半田付バ
ンプ１１とセラミック基板１８の裏面に形成された入出
力用信号ピン１９とが電気的に接続されている。また、
セラミック基板１８の側面に形成された電源用端面電極
１６は、基板内部の電源層１５および基板１８表面に形
成された電源用半田付バンプ１３に電気的に接続されて
いる。基板１８の側面に形成された接地用端面電極１７
は、基板内部に形成された接地層および接地用半田付バ
ンプ１２に電気的に接続されている。本発明の第１の実
施例では端面電極として電源用端面電極１６のみなら
ず、接地用端面電極１７も設けている。このため、本発
明の第１の実施例は信号ピン１９の数を最大にすること
ができるという効果がある。
は、セラミック基板１８，このセラミック基板１８の表
面に１．２７ｍｍピッチで形成された信号用半田付バン
プ１１，接地用半田付バンプ１２，および電源用半田付
バンプ１３，セラミック基板１８の裏面に２．５４ｍｍ
ピッチで形成された入出力用信号ピン１９および基板１
８の側面に形成された電源用端面電極１６および接地用
端面電極１７を備えている。セラミック基板１８の内部
には、接地層１４および電源層１５が形成されている。
セラミック基板１８の表面に形成された信号用半田付バ
ンプ１１とセラミック基板１８の裏面に形成された入出
力用信号ピン１９とが電気的に接続されている。また、
セラミック基板１８の側面に形成された電源用端面電極
１６は、基板内部の電源層１５および基板１８表面に形
成された電源用半田付バンプ１３に電気的に接続されて
いる。基板１８の側面に形成された接地用端面電極１７
は、基板内部に形成された接地層および接地用半田付バ
ンプ１２に電気的に接続されている。本発明の第１の実
施例では端面電極として電源用端面電極１６のみなら
ず、接地用端面電極１７も設けている。このため、本発
明の第１の実施例は信号ピン１９の数を最大にすること
ができるという効果がある。
【００２８】次に本発明の第１の実施例の変形例につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２９】図２を参照すると、本発明の第１の実施例
の変形例は本発明の第１の実施例であるピン付キャリア
２４を使用した実装構造である。
の変形例は本発明の第１の実施例であるピン付キャリア
２４を使用した実装構造である。
【００３０】セラミック基板２８の内部には、電源層２
１，接地層２２および配線層２３を備えている。セラミ
ック基板２８の表面には、ＬＳＩ搭載用の半田付信号パ
ッド，半田付電源パッドおよび半田付接地パッド（とも
に図示せず）が形成されている。さらにセラミック基板
２８の表面には大規模集積回路（以下ＬＳＩ）２０が搭
載されている。セラミック基板２８の裏面には、ピン付
キャリア２４搭載用パッド（図示せず）が形成され、さ
らにピン付キャリア２４が搭載されている。あるピン付
キャリア２４と他のピン付キャリア２４との間には、接
地バス２６および電源バス２７が設置されている。この
接地バス２６はピン付キャリア２４の接地用端面電極１
７に接続され、電源バス２７はピン付キャリア２４の電
源用端面電極１６に接続される。
１，接地層２２および配線層２３を備えている。セラミ
ック基板２８の表面には、ＬＳＩ搭載用の半田付信号パ
ッド，半田付電源パッドおよび半田付接地パッド（とも
に図示せず）が形成されている。さらにセラミック基板
２８の表面には大規模集積回路（以下ＬＳＩ）２０が搭
載されている。セラミック基板２８の裏面には、ピン付
キャリア２４搭載用パッド（図示せず）が形成され、さ
らにピン付キャリア２４が搭載されている。あるピン付
キャリア２４と他のピン付キャリア２４との間には、接
地バス２６および電源バス２７が設置されている。この
接地バス２６はピン付キャリア２４の接地用端面電極１
７に接続され、電源バス２７はピン付キャリア２４の電
源用端面電極１６に接続される。
【００３１】この第１の実施例の変形例では、各ＬＳＩ
２０セラミック基板２８の内部の配線層２３に接続され
る。入出力信号は、ＬＳＩ２０と外部との間でセラミッ
ク基板２８の表面に形成された半田付信号パッド（図示
せず），配線層２３ピン付キャリア２４の表面に形成さ
れた信号用半田付バンプ（図１の１１），ピン付キャリ
ア２４の裏面に形成された入出力用信号ピン１９を介し
て授受される。
２０セラミック基板２８の内部の配線層２３に接続され
る。入出力信号は、ＬＳＩ２０と外部との間でセラミッ
ク基板２８の表面に形成された半田付信号パッド（図示
せず），配線層２３ピン付キャリア２４の表面に形成さ
れた信号用半田付バンプ（図１の１１），ピン付キャリ
ア２４の裏面に形成された入出力用信号ピン１９を介し
て授受される。
【００３２】電源電位は、電源バス２７からＬＳＩ２０
に対し、ピン付キャリア２４側面に形成された電源用端
面電極（図１の１６），ピン付キャリア２４の内部に形
成された電源層（図１の１５），ピン付キャリア２４の
表面に形成された電源用半田付バンプ（図１の１３），
セラミック基板２８の内部の電源層２１，およびセラミ
ック基板２８の表面に形成された半田付電源パッド（図
示せず）を介して与えられる。
に対し、ピン付キャリア２４側面に形成された電源用端
面電極（図１の１６），ピン付キャリア２４の内部に形
成された電源層（図１の１５），ピン付キャリア２４の
表面に形成された電源用半田付バンプ（図１の１３），
セラミック基板２８の内部の電源層２１，およびセラミ
ック基板２８の表面に形成された半田付電源パッド（図
示せず）を介して与えられる。
【００３３】接地電位は、ＬＳＩ２０と接地バス２６と
の間でセラミック基板２８の表面に形成された半田付接
地パッド（図示せず）、セラミック基板２８内部に形成
された接地層２２，ピン付キャリア２４の表面に形成さ
れた接地用半田付バンプ（図１の１２），ピン付キャリ
ア２４内部に形成された接地層（図１の１４），および
ピン付キャリア２４の側面に形成された接地用端面電極
（図１の１７）を介して送られる。
の間でセラミック基板２８の表面に形成された半田付接
地パッド（図示せず）、セラミック基板２８内部に形成
された接地層２２，ピン付キャリア２４の表面に形成さ
れた接地用半田付バンプ（図１の１２），ピン付キャリ
ア２４内部に形成された接地層（図１の１４），および
ピン付キャリア２４の側面に形成された接地用端面電極
（図１の１７）を介して送られる。
【００３４】本発明の第１の実施例の変形例では、ＬＳ
Ｉ２０への入出力信号はピン付キャリア２４の信号ピン
２５を介して行われ、ＬＳＩ２０への電源電位ならびに
接地電位はピン付キャリア２４の側面に形成された端面
電極（図１における１６および１７）を介して供給され
るため、入出力信号のためのピン割当が多くなるという
効果がある。この変形例では、不慮の事故によって信号
ピン１９が破損した場合ピン付キャリア２４の交換を行
うことによって修理が可能となるという効果もある。
Ｉ２０への入出力信号はピン付キャリア２４の信号ピン
２５を介して行われ、ＬＳＩ２０への電源電位ならびに
接地電位はピン付キャリア２４の側面に形成された端面
電極（図１における１６および１７）を介して供給され
るため、入出力信号のためのピン割当が多くなるという
効果がある。この変形例では、不慮の事故によって信号
ピン１９が破損した場合ピン付キャリア２４の交換を行
うことによって修理が可能となるという効果もある。
【００３５】次に本発明の第２の実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００３６】図３を参照すると、本発明の第２の実施例
は、セラミック基板１８，このセラミック基板１８の表
面に１．２７ｍｍピッチで形成された信号用半田付バン
プ１１，接地用半田付バンプ１２，および電源用半田付
バンプ１３，セラミック基板１８の裏面に形成された入
出力用信号ピン１９およびこれら入出力用信号ピン１９
の間に配置された接地用ピン３０およびセラミック基板
１８の側面に形成された電源用端面電極３６を備えてい
る。セラミック基板１８の裏面に形成された入出力用信
号ピン１９と接地用ピン３０との間の配置間隔は望まし
くは２．５４ｍｍピッチである。セラミック基板１８の
内部には接地層１４および電源層１５が形成されてい
る。セラミック基板１８の表面に形成された信号用半田
付バンプ１１とセラミック基板１８の裏面に形成された
入出力用信号ピン１９とが電気的に接続されている。セ
ラミック基板１８の表面に形成された接地用半田付バン
プ１２とセラミック基板１８の裏面に形成された接地用
ピン３０とが接地層１４を介して電気的に接続される。
このピン３０とバンプ１２とは接地層１４を介さずに直
接接続されてもよい。セラミック基板１８の側面に形成
された電源用端面電極３６は、基板内部の電源層１５を
介して基板１８の表面に形成された電源用半田付バンプ
１３に電気的に接続される。本発明の第２の実施例では
信号ピン１９の間に接地用ピン３０を介在して配置する
ことにより、隣接した信号ピン１９間で生ずる、いわゆ
るクロストークを防止することができるという効果があ
る。
は、セラミック基板１８，このセラミック基板１８の表
面に１．２７ｍｍピッチで形成された信号用半田付バン
プ１１，接地用半田付バンプ１２，および電源用半田付
バンプ１３，セラミック基板１８の裏面に形成された入
出力用信号ピン１９およびこれら入出力用信号ピン１９
の間に配置された接地用ピン３０およびセラミック基板
１８の側面に形成された電源用端面電極３６を備えてい
る。セラミック基板１８の裏面に形成された入出力用信
号ピン１９と接地用ピン３０との間の配置間隔は望まし
くは２．５４ｍｍピッチである。セラミック基板１８の
内部には接地層１４および電源層１５が形成されてい
る。セラミック基板１８の表面に形成された信号用半田
付バンプ１１とセラミック基板１８の裏面に形成された
入出力用信号ピン１９とが電気的に接続されている。セ
ラミック基板１８の表面に形成された接地用半田付バン
プ１２とセラミック基板１８の裏面に形成された接地用
ピン３０とが接地層１４を介して電気的に接続される。
このピン３０とバンプ１２とは接地層１４を介さずに直
接接続されてもよい。セラミック基板１８の側面に形成
された電源用端面電極３６は、基板内部の電源層１５を
介して基板１８の表面に形成された電源用半田付バンプ
１３に電気的に接続される。本発明の第２の実施例では
信号ピン１９の間に接地用ピン３０を介在して配置する
ことにより、隣接した信号ピン１９間で生ずる、いわゆ
るクロストークを防止することができるという効果があ
る。
【００３７】次に本発明の第２の実施例の変形例につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００３８】図４を参照すると、本発明の第２の実施例
の変形例は、本発明の第２の実施例であるピン付キャリ
ア４４を使用した実装構造である。
の変形例は、本発明の第２の実施例であるピン付キャリ
ア４４を使用した実装構造である。
【００３９】セラミック基板２８の内部には、電源層２
１，接地層２２，および配線層２３を備えている。セラ
ミック基板２８の表面には、ＬＳＩ搭載用の半田付信号
パッド，半田付電源パッドおよび半田付接地パッド（と
もに図示せず）が形成されている。さらに、セラミック
基板２８の表面にはＬＳＩ２０が搭載されている。セラ
ミック基板２８の裏面には、ピン付キャリア４４搭載用
パッド（図示せず）が形成され、さらにピン付キャリア
４４が搭載されている。あるピン付キャリア４４と他の
ピン付キャリア４４との間には、電源バス４７のみが設
置されている。この第２の実施例の変形例の特徴の１つ
である電源バス４７は、ピン付キャリア４４の両端にあ
る電源用端面電極３６に接続される。この電源バス４７
の断面積は、第１の実施例は変形例における電源バス２
７の断面積の２倍以上となるのが望ましく、電源バス４
７の断面積は電源バス２７の断面積より少なくとも大き
いものである。
１，接地層２２，および配線層２３を備えている。セラ
ミック基板２８の表面には、ＬＳＩ搭載用の半田付信号
パッド，半田付電源パッドおよび半田付接地パッド（と
もに図示せず）が形成されている。さらに、セラミック
基板２８の表面にはＬＳＩ２０が搭載されている。セラ
ミック基板２８の裏面には、ピン付キャリア４４搭載用
パッド（図示せず）が形成され、さらにピン付キャリア
４４が搭載されている。あるピン付キャリア４４と他の
ピン付キャリア４４との間には、電源バス４７のみが設
置されている。この第２の実施例の変形例の特徴の１つ
である電源バス４７は、ピン付キャリア４４の両端にあ
る電源用端面電極３６に接続される。この電源バス４７
の断面積は、第１の実施例は変形例における電源バス２
７の断面積の２倍以上となるのが望ましく、電源バス４
７の断面積は電源バス２７の断面積より少なくとも大き
いものである。
【００４０】この第２の実施例の変形例では、各ＬＳＩ
２０はセラミック基板２８の内部の配線層２３に接続さ
れる。入出力信号はＬＳＩ２０と外部との間でセラミッ
ク基板２８の表面に形成された半田付信号ピッド（図示
せず），ピン付キャリア４４の表面に形成された信号用
半田付バンプ（図３の１１），ピン付キャリア４４の裏
面に形成された入出力用信号ピン１９を介して授受され
る。
２０はセラミック基板２８の内部の配線層２３に接続さ
れる。入出力信号はＬＳＩ２０と外部との間でセラミッ
ク基板２８の表面に形成された半田付信号ピッド（図示
せず），ピン付キャリア４４の表面に形成された信号用
半田付バンプ（図３の１１），ピン付キャリア４４の裏
面に形成された入出力用信号ピン１９を介して授受され
る。
【００４１】電源電位は電源バス４７からＬＳＩ２０に
対し、ピン付キャリア４４側面に形成された電源用端面
電極３６，ピン付キャリア４４の内部に形成された電源
層（図３の１５），ピン付キャリア４４の表面に形成さ
れた電源用半田付バンプ（図３の１３），セラミック基
板２８の内部の電源層２１，およびセラミック基板２８
の表面に形成された半田付電源パッド（図示せず）を介
して与えられる。
対し、ピン付キャリア４４側面に形成された電源用端面
電極３６，ピン付キャリア４４の内部に形成された電源
層（図３の１５），ピン付キャリア４４の表面に形成さ
れた電源用半田付バンプ（図３の１３），セラミック基
板２８の内部の電源層２１，およびセラミック基板２８
の表面に形成された半田付電源パッド（図示せず）を介
して与えられる。
【００４２】接地電位はＬＳＩ２０と接地用ピン３０と
の間でセラミック基板２８の表面に形成された半田付接
地パッド（図示せず），セラミック基板２８内部の接地
層２２，ピン付キャリア４４の表面に形成された接地用
半田付バンプ（図３の１２），ピン付キャリア４４内部
に形成された接地層（図３の１４），およびピン付キャ
リア４４の裏面に形成された接地用ピン３０を介して送
られる。
の間でセラミック基板２８の表面に形成された半田付接
地パッド（図示せず），セラミック基板２８内部の接地
層２２，ピン付キャリア４４の表面に形成された接地用
半田付バンプ（図３の１２），ピン付キャリア４４内部
に形成された接地層（図３の１４），およびピン付キャ
リア４４の裏面に形成された接地用ピン３０を介して送
られる。
【００４３】本発明の第２の実施例の変形例では、電源
バス４７の断面積を大きくしたため電気抵抗が少なくて
すみ、電源電圧の低下を防止できるという効果がある。
また、第１の実施例の変形例のバス構造と比較すると構
造が簡単であり構造も容易となる効果もある。さらに、
第２の実施例の変形例では、ＬＳＩ２０への電源供給を
ピン付キャリア４４の側面の電源端面電極３６を介して
行うため、入出力用信号ピンの割当を多くすることがで
きるという効果がある。この変形例で不慮の事故で信号
ピン１９が破損した場合、ピン付キャリア４４の交換を
行うことにより修理が可能となるという効果がある。
バス４７の断面積を大きくしたため電気抵抗が少なくて
すみ、電源電圧の低下を防止できるという効果がある。
また、第１の実施例の変形例のバス構造と比較すると構
造が簡単であり構造も容易となる効果もある。さらに、
第２の実施例の変形例では、ＬＳＩ２０への電源供給を
ピン付キャリア４４の側面の電源端面電極３６を介して
行うため、入出力用信号ピンの割当を多くすることがで
きるという効果がある。この変形例で不慮の事故で信号
ピン１９が破損した場合、ピン付キャリア４４の交換を
行うことにより修理が可能となるという効果がある。
【００４４】
【発明の効果】本発明は電源および／または接地接続を
ピン付キャリアの側面の端面電極で行うため、ピンへの
信号割当を従来より多くすることができるいう効果があ
る。また、本発明のピン付キャリアの交換を行うことに
より、ピン修理を容易に行うことができるという効果が
ある。
ピン付キャリアの側面の端面電極で行うため、ピンへの
信号割当を従来より多くすることができるいう効果があ
る。また、本発明のピン付キャリアの交換を行うことに
より、ピン修理を容易に行うことができるという効果が
ある。
【図１】本発明の第１の実施例を示す図。
【図２】本発明の第１の実施例の変形例を示す図。
【図３】本発明の第２の実施例を示す図。
【図４】本発明の第２の実施例の変形例を示す図。
１１ 信号用半田付バンプ １２ 接地用半田付バンプ １３ 電源用半田付バンプ １４，２２ 接地層 １５，２１ 電源層 １６，３６ 電源用端面電極 １７ 接地用端面電極 １８，２８ セラミック基板 １９ 入出力信号ピン ２０ ＬＳＩ ２３ 配線層 ２４ ピン付キャリア ２６ 接地バス ２７，４７ 電源バス ３０ 接地用ピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｎ Ｌ
Claims (4)
- 【請求項１】 基板の表面および裏面のどちらか一方の
面に唯一の種類のピンとして配置された信号ピンと、 前記基板の側面に配置された電源用端面電極と、 前記基板の側面に配置された接地用端面電極とを含むこ
とを特徴とする配線基板。 - 【請求項２】 請求項１記載の配線基板を表面および裏
面のどちらか一方の面に搭載した基板と、この基板の請
求項１記載の配線基板の搭載面と同一の面に搭載され、
前記請求項１記載の配線基板の前記電源用端面電極に電
気的に接続された電源バスと、 前記基板の請求項１記載の配線基板の搭載面と同一の面
に搭載され、前記請求項１記載の配線基板の接地用端面
電極に電気的に接続された接地バスとを含むことを特徴
とする配線基板。 - 【請求項３】 基板の表面および裏面のどちらか一方の
面に配置された複数の信号ピンと、 これら複数の信号ピンの間に配置された接地用ピンと、 前記基板の両側面に配置された電源用端面電極とを含む
ことを特徴とする配線基板。 - 【請求項４】 請求項３記載の配線基板を表面および裏
面のどちらか一方の面に搭載した基板と、 この基板の請求項３記載の配線基板の搭載面と同じ面に
搭載され、請求項３記載の配線基板の前記電源用端面電
極と電気的に接続された電源バスとを含むことを特徴と
する配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4820794A JPH07263824A (ja) | 1994-03-18 | 1994-03-18 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4820794A JPH07263824A (ja) | 1994-03-18 | 1994-03-18 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263824A true JPH07263824A (ja) | 1995-10-13 |
Family
ID=12796957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4820794A Pending JPH07263824A (ja) | 1994-03-18 | 1994-03-18 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263824A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002114550A (ja) * | 2000-10-06 | 2002-04-16 | Terunaito:Kk | ソイルセメント流体用混和剤及びその流体の調整方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195993A (ja) * | 1984-03-12 | 1985-10-04 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電力供給装置 |
| JPH02143587A (ja) * | 1988-11-25 | 1990-06-01 | Nec Corp | 多層配線基板の給電構造 |
-
1994
- 1994-03-18 JP JP4820794A patent/JPH07263824A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195993A (ja) * | 1984-03-12 | 1985-10-04 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電力供給装置 |
| JPH02143587A (ja) * | 1988-11-25 | 1990-06-01 | Nec Corp | 多層配線基板の給電構造 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002114550A (ja) * | 2000-10-06 | 2002-04-16 | Terunaito:Kk | ソイルセメント流体用混和剤及びその流体の調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538441B2 (en) | Chip with power and signal pads connected to power and signal lines on substrate | |
| JP3343730B2 (ja) | 実装基板及び電気部品の実装方法 | |
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| JP2568748B2 (ja) | 半導体装置 | |
| GB2364435A (en) | Surface-mount package | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| WO2004004000A1 (ja) | 半導体装置への電源接続構造 | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| TW200518270A (en) | Semiconductor device, and wiring-layout design system for automatically designing wiring-layout in such semiconductor device | |
| JPH07263824A (ja) | 配線基板 | |
| GB2292004A (en) | Electronic circuit package | |
| AU611446B2 (en) | Improved vlsi package having multiple power planes | |
| JP2002057418A (ja) | プリント配線基板 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JP2002299568A (ja) | Ｉｃチップ | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| US6364669B1 (en) | Spring contact for providing high current power to an integrated circuit | |
| JP3749283B2 (ja) | プリント基板 | |
| KR100487502B1 (ko) | 트리플 와이어 본딩을 이용한 마이크로컴퓨터 | |
| CN101965100A (zh) | 一种厚膜电路、引脚框架、电路板及其组合 | |
| US6495925B1 (en) | Semiconductor chip and a lead frame | |
| JP2526205Y2 (ja) | Ｉｃソケットアダプタ | |
| JPH05175414A (ja) | 集積回路の実装方法 | |
| JPH10284815A (ja) | 電子回路モジュール | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |