JPH07263971A - 外部接続された出力パワーデバイスを有する集積増幅器用出力段 - Google Patents
外部接続された出力パワーデバイスを有する集積増幅器用出力段Info
- Publication number
- JPH07263971A JPH07263971A JP7066822A JP6682295A JPH07263971A JP H07263971 A JPH07263971 A JP H07263971A JP 7066822 A JP7066822 A JP 7066822A JP 6682295 A JP6682295 A JP 6682295A JP H07263971 A JPH07263971 A JP H07263971A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pair
- transistors
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3061—Bridge type, i.e. two complementary controlled SEPP output stages
- H03F3/3062—Bridge type, i.e. two complementary controlled SEPP output stages with asymmetrical driving of the end stage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
- H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
- H02P25/032—Reciprocating, oscillating or vibrating motors
- H02P25/034—Voice coil motors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3033—NMOS SEPP output stages
- H03F3/3037—NMOS SEPP output stages with asymmetric control, i.e. one control branch containing a supplementary phase inverting stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30057—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP power transistors are realised as paralleled FETs, i.e. the push or the pull transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30096—An op amp being used as extra drive amp for the pull side of the SEPP
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30129—An op amp being used as extra drive amp for the push side of the SEPP
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 外部接続された出力パワートランジスタの動
作を外部感知抵抗を使用することなくコントロールす
る。 【構成】 演算増幅器ＯＰ１と外部パワートランジスタ
Ｍ４の間に接続されたレベルシフトバッファーＢＦ１
と、サプライレールＶＣＣ及び出力ノードＯＵＴ間に接
続された、少なくとも１個の電界効果トランジスタＭ
２、及び該電界効果トランジスタのドレーンと直列に接
続された抵抗Ｒを含んで成るリミットネットワークを含
んで成る回路。
作を外部感知抵抗を使用することなくコントロールす
る。 【構成】 演算増幅器ＯＰ１と外部パワートランジスタ
Ｍ４の間に接続されたレベルシフトバッファーＢＦ１
と、サプライレールＶＣＣ及び出力ノードＯＵＴ間に接
続された、少なくとも１個の電界効果トランジスタＭ
２、及び該電界効果トランジスタのドレーンと直列に接
続された抵抗Ｒを含んで成るリミットネットワークを含
んで成る回路。
Description
【０００１】
【産業上の利用分野】本発明は、モノリシックに集積さ
れたパワー増幅器に特に適したＡＢ級モードで駆動する
出力パワーデバイスとして１対の電界効果トランジスタ
（ＦＥＴ）を使用するユニットゲイン出力段に関する。
れたパワー増幅器に特に適したＡＢ級モードで駆動する
出力パワーデバイスとして１対の電界効果トランジスタ
（ＦＥＴ）を使用するユニットゲイン出力段に関する。
【０００２】
【従来技術及びその問題点】例えば１対のｎ−チャンネ
ルＭＯＳトランジスタであるＦＥＴを使用するＡＢ級パ
ワー増幅器の技術的な問題点は、本質的に、１対の出力
パワートランジスタを通って流れる零入力電流を効果的
にコントロールしかつ所謂クロスオーバー歪みを減少さ
せる能力に関連する。零入力電流をコントロールする必
要性は、低零入力電流Ｉq を必要とする電力浪費を減少
させる機会、及びその非直線性が比較的低いバイパス電
流レベルで受け入れられない出力デバイスの動作特性の
前記非直線性により生ずるクロスオーバー歪みを最小に
する機会の間の不可避的な妥協から誘導される。
ルＭＯＳトランジスタであるＦＥＴを使用するＡＢ級パ
ワー増幅器の技術的な問題点は、本質的に、１対の出力
パワートランジスタを通って流れる零入力電流を効果的
にコントロールしかつ所謂クロスオーバー歪みを減少さ
せる能力に関連する。零入力電流をコントロールする必
要性は、低零入力電流Ｉq を必要とする電力浪費を減少
させる機会、及びその非直線性が比較的低いバイパス電
流レベルで受け入れられない出力デバイスの動作特性の
前記非直線性により生ずるクロスオーバー歪みを最小に
する機会の間の不可避的な妥協から誘導される。
【０００３】他の周知のクロスオーバー歪みの原因は、
２個の出力パワートランジスタの一方又は他方が全サイ
クルの間に交互に完全にターンオフし、引き続き起こる
オーンオン遅れにより歪みが生ずることである。明らか
なようにクロスオーバー歪みの問題は高周波数でより顕
著になる。バイアス（零入力）電流をコントロールする
回路の多くの例が文献中に記載されている。1982年11月
発行のＢ．レアーによる消費者用エレクトロニクスに関
するＩＥＥＥ取扱い第ＣＥ28巻、第４号、546 〜552 頁
の「バイアス安定性を特徴とする簡単な直結パワーＭＯ
ＳＦＥＴオーディオ増幅器」と題する報文（以下文献
〔１〕という）及びシリコニックスのカタログのＡＮ80
−５、75〜79頁の「電力増幅の他の概念」（以下文献
〔２〕という）が特に重要である。
２個の出力パワートランジスタの一方又は他方が全サイ
クルの間に交互に完全にターンオフし、引き続き起こる
オーンオン遅れにより歪みが生ずることである。明らか
なようにクロスオーバー歪みの問題は高周波数でより顕
著になる。バイアス（零入力）電流をコントロールする
回路の多くの例が文献中に記載されている。1982年11月
発行のＢ．レアーによる消費者用エレクトロニクスに関
するＩＥＥＥ取扱い第ＣＥ28巻、第４号、546 〜552 頁
の「バイアス安定性を特徴とする簡単な直結パワーＭＯ
ＳＦＥＴオーディオ増幅器」と題する報文（以下文献
〔１〕という）及びシリコニックスのカタログのＡＮ80
−５、75〜79頁の「電力増幅の他の概念」（以下文献
〔２〕という）が特に重要である。
【０００４】文献〔１〕は、出力パワーデバイスのバイ
アス電流が零入力電流Ｉq を検出し、かつ制限電流及び
引き続くフィルターに基づく複雑なシステムによりコン
トロールされるパワー増幅器を記述している。安定化回
路は他のデバイスの中で演算増幅器と大きなキャパシタ
ーを使用する。重要なことは、使用するキャパシターが
550 頁に記載の通り、回路中で使用される他のキャパシ
ターのキャパシタンスより２桁大きいオーダーのキャパ
シタンスを有していることである。文献〔２〕に記載さ
れた増幅回路は前記回路に類似しているが、零入力電流
Ｉq を検出するための回路がない。この回路では零入力
電流Ｉq のコントロールは78頁の回路ダイアグラムに示
されたポテンシオメーターにより行なわれる。
アス電流が零入力電流Ｉq を検出し、かつ制限電流及び
引き続くフィルターに基づく複雑なシステムによりコン
トロールされるパワー増幅器を記述している。安定化回
路は他のデバイスの中で演算増幅器と大きなキャパシタ
ーを使用する。重要なことは、使用するキャパシターが
550 頁に記載の通り、回路中で使用される他のキャパシ
ターのキャパシタンスより２桁大きいオーダーのキャパ
シタンスを有していることである。文献〔２〕に記載さ
れた増幅回路は前記回路に類似しているが、零入力電流
Ｉq を検出するための回路がない。この回路では零入力
電流Ｉq のコントロールは78頁の回路ダイアグラムに示
されたポテンシオメーターにより行なわれる。
【０００５】出力段のコントロールを行なうための上記
の既知の解決法及び特にそれらが大きなキャパシター又
はポテンシオメーターのいずれかの使用を必要とすると
いう事実は、完全に集積された形態でそれらを実現する
ために適さなくしている。更に文献〔２〕の79頁に示さ
れるように、２個の出力パワートランジスタの駆動回路
は比較的高い電流伝達能力を有するＰＮＰバイポーラト
ランジスタを使用する。駆動回路のモノリシックな集積
を考えると、ＰＮＰトランジスタの存在は比較的大きい
集積エリアを必要とする。ＰＮＰトランジスタの数を最
小に制限することが一般に好都合である。
の既知の解決法及び特にそれらが大きなキャパシター又
はポテンシオメーターのいずれかの使用を必要とすると
いう事実は、完全に集積された形態でそれらを実現する
ために適さなくしている。更に文献〔２〕の79頁に示さ
れるように、２個の出力パワートランジスタの駆動回路
は比較的高い電流伝達能力を有するＰＮＰバイポーラト
ランジスタを使用する。駆動回路のモノリシックな集積
を考えると、ＰＮＰトランジスタの存在は比較的大きい
集積エリアを必要とする。ＰＮＰトランジスタの数を最
小に制限することが一般に好都合である。
【０００６】これらの技術を改良するためのステップ
が、本出願人による1991年12月19日出願の特願平３−33
6691号に開示された出力ゲートにより示されている。該
出願には、その元々の性質にもかかわらず集積パワー増
幅器に特に適しかつ効果的にクロスオーバー歪みを減少
させる１対のパワーＦＥＴを使用するユニットゲイン出
力段が開示されている。更に該回路が電界効果出力パワ
ートランジスタを通して零入力電流を効果的に完全にコ
ントロールすることができるという事実にもかかわら
ず、該回路は大きなキャパシターやポテンシオメーター
のような実質的に集積できない素子の使用を必要としな
い。前記出願に含まれる対応する記載をここに明瞭に引
用する。多くの用途において、駆動増幅器の機能回路を
含むチップ内での電力の浪費を制限することが必要であ
る。これは、別個の形態であるいはいずれにしても駆動
増幅器を含む集積回路の外でＡＢ級で駆動される少なく
とも一方又は両方の出力パワートランジスタを形成する
ことによりしばしば達成される。このタイプの典型的な
例又は状況は、ＡＢ級モードで駆動できる所謂外部ボイ
ス・コイル・モーター（ＶＣＭ）の駆動増幅器を含む集
積回路である。
が、本出願人による1991年12月19日出願の特願平３−33
6691号に開示された出力ゲートにより示されている。該
出願には、その元々の性質にもかかわらず集積パワー増
幅器に特に適しかつ効果的にクロスオーバー歪みを減少
させる１対のパワーＦＥＴを使用するユニットゲイン出
力段が開示されている。更に該回路が電界効果出力パワ
ートランジスタを通して零入力電流を効果的に完全にコ
ントロールすることができるという事実にもかかわら
ず、該回路は大きなキャパシターやポテンシオメーター
のような実質的に集積できない素子の使用を必要としな
い。前記出願に含まれる対応する記載をここに明瞭に引
用する。多くの用途において、駆動増幅器の機能回路を
含むチップ内での電力の浪費を制限することが必要であ
る。これは、別個の形態であるいはいずれにしても駆動
増幅器を含む集積回路の外でＡＢ級で駆動される少なく
とも一方又は両方の出力パワートランジスタを形成する
ことによりしばしば達成される。このタイプの典型的な
例又は状況は、ＡＢ級モードで駆動できる所謂外部ボイ
ス・コイル・モーター（ＶＣＭ）の駆動増幅器を含む集
積回路である。
【０００７】デバイス製造の一般的な目的は、単一パッ
ケージ中に設置された単一チップ中に実質的に「ユニバ
ーサル」な有用性の特徴を有する全駆動回路を実現する
ことである。換言すると、同じＩＣが、ＶＣＭモーター
等に伝達される励起電流の異なったレベルを意図する多
数の用途で、従って特定の要件及び用途に応じて外部素
子の値を単に選択することにより電力浪費の異なった値
で、製造者により都合良く使用されるべきである。導か
れる利点は多岐に渡り、パッケージ（出力パワートラン
ジスタが外部にあるとヒートシンクのない標準的なロー
コストタイプである）のコスト減少の面及び比較的大き
い販売量の集積回路を生産できる可能性の面の両面に渡
る。
ケージ中に設置された単一チップ中に実質的に「ユニバ
ーサル」な有用性の特徴を有する全駆動回路を実現する
ことである。換言すると、同じＩＣが、ＶＣＭモーター
等に伝達される励起電流の異なったレベルを意図する多
数の用途で、従って特定の要件及び用途に応じて外部素
子の値を単に選択することにより電力浪費の異なった値
で、製造者により都合良く使用されるべきである。導か
れる利点は多岐に渡り、パッケージ（出力パワートラン
ジスタが外部にあるとヒートシンクのない標準的なロー
コストタイプである）のコスト減少の面及び比較的大き
い販売量の集積回路を生産できる可能性の面の両面に渡
る。
【０００８】他方出力パワートランジスタが集積駆動回
路を含むデバイスの外部にありかつ取扱い電力が集積回
路で浪費されない場合は、該回路は、それらの固有の特
性から独立して、任意の動作状況下でそれらの動作条件
をコントロールしながら、２個の外部パワーデバイスを
駆動できなければならない。実際にパワーデバイスが集
積回路の外部にあると、周知の技術に従って負荷へ実際
に伝達される電流用の、一般には感知抵抗であるセンサ
ーを使用することか必要である。電流の外部感知抵抗の
必要性は、外部素子の数を最小に減少させる一般的な要
求と対照的である。前述の特願平3-336691号に記載した
パワー増幅器では、出力パワー素子として１対の電界効
果トランジスタ（ＦＥＴ）を都合良く使用することが集
積駆動回路の外側に２個の出力パワートランジスタを形
成するために要求され、かつ電流の外部感知抵抗が前記
２個のＦＥＴの動作条件を効果的にコントロールするた
めに必要である。
路を含むデバイスの外部にありかつ取扱い電力が集積回
路で浪費されない場合は、該回路は、それらの固有の特
性から独立して、任意の動作状況下でそれらの動作条件
をコントロールしながら、２個の外部パワーデバイスを
駆動できなければならない。実際にパワーデバイスが集
積回路の外部にあると、周知の技術に従って負荷へ実際
に伝達される電流用の、一般には感知抵抗であるセンサ
ーを使用することか必要である。電流の外部感知抵抗の
必要性は、外部素子の数を最小に減少させる一般的な要
求と対照的である。前述の特願平3-336691号に記載した
パワー増幅器では、出力パワー素子として１対の電界効
果トランジスタ（ＦＥＴ）を都合良く使用することが集
積駆動回路の外側に２個の出力パワートランジスタを形
成するために要求され、かつ電流の外部感知抵抗が前記
２個のＦＥＴの動作条件を効果的にコントロールするた
めに必要である。
【０００９】
【発明の構成】本発明の対象は、その少なくとも１個
が、２個の出力パワートランジスタの駆動及びコントロ
ール回路を含む集積回路に外部接続された１対のパワー
トランジスタの動作をコントロールするために有効な方
法及びデバイスであり、これは都合の良いことに外部接
続されたパワートランジスタ又は該外部トランジスタ対
の動作条件の外部センサーを必要としない。基本的に本
発明は、集積回路に外部接続された出力パワートランジ
スタ対の一方の、ｎ−チャンネル出力パワートランジス
タの場合にはプルアップつまりアッパートランジスタ
を、一方ｐ−チャンネル出力トランジスタ対の場合には
該対のプッシュダウンつまりロワートランジスタを駆動
するためのバッファー段を使用することから成る。該バ
ッファー段は、駆動シグナルの増幅段の出力ノードと出
力対の駆動される外部トランジスタのコントロールター
ミナル（ゲート）間に機能的に接続される。本発明のデ
バイスは更に、シグナル増幅段の出力ノードにより直接
駆動される少なくとも１個の電界効果トランジスタと、
該トランジスタに機能的に直列接続した抵抗を含んで成
るリミットネットワークを使用する。このように構成さ
れたリミットラインはサプライノード（ＶＣＣ）と出力
パワー段の出力ノード間に接続される。
が、２個の出力パワートランジスタの駆動及びコントロ
ール回路を含む集積回路に外部接続された１対のパワー
トランジスタの動作をコントロールするために有効な方
法及びデバイスであり、これは都合の良いことに外部接
続されたパワートランジスタ又は該外部トランジスタ対
の動作条件の外部センサーを必要としない。基本的に本
発明は、集積回路に外部接続された出力パワートランジ
スタ対の一方の、ｎ−チャンネル出力パワートランジス
タの場合にはプルアップつまりアッパートランジスタ
を、一方ｐ−チャンネル出力トランジスタ対の場合には
該対のプッシュダウンつまりロワートランジスタを駆動
するためのバッファー段を使用することから成る。該バ
ッファー段は、駆動シグナルの増幅段の出力ノードと出
力対の駆動される外部トランジスタのコントロールター
ミナル（ゲート）間に機能的に接続される。本発明のデ
バイスは更に、シグナル増幅段の出力ノードにより直接
駆動される少なくとも１個の電界効果トランジスタと、
該トランジスタに機能的に直列接続した抵抗を含んで成
るリミットネットワークを使用する。このように構成さ
れたリミットラインはサプライノード（ＶＣＣ）と出力
パワー段の出力ノード間に接続される。
【００１０】実際にリミットネットワークは、そのドレ
ーンターミナルに直列に抵抗を有する、ｎ−チャンネル
出力トランジスタ対の場合にはプルアップつまりアッパ
ーサイドトランジスタを、又ｐ−チャンネル出力トラン
ジスタ対の場合にはプッシュダウンつまりロワーサイド
トランジスタのいずれかを集積コントロール回路内に再
生し、一方「類似」する外部パワートランジスタを駆動
するバッファーは、それぞれグラウンドポテンシャル又
はサプライ電圧に向けて、入力シグナルのレベルを、零
入力条件下でリミットネットワークの電界効果トランジ
スタのスレッショルド電圧に等しい電圧だけシフトさせ
る。これにより零入力条件下で、外部出力パワートラン
ジスタのゲート及びソース間の電圧が零になり、これに
よりその固有のスレッショルド電圧の値とは独立に、外
部パワートランジスタのターンオフを確実にする。
ーンターミナルに直列に抵抗を有する、ｎ−チャンネル
出力トランジスタ対の場合にはプルアップつまりアッパ
ーサイドトランジスタを、又ｐ−チャンネル出力トラン
ジスタ対の場合にはプッシュダウンつまりロワーサイド
トランジスタのいずれかを集積コントロール回路内に再
生し、一方「類似」する外部パワートランジスタを駆動
するバッファーは、それぞれグラウンドポテンシャル又
はサプライ電圧に向けて、入力シグナルのレベルを、零
入力条件下でリミットネットワークの電界効果トランジ
スタのスレッショルド電圧に等しい電圧だけシフトさせ
る。これにより零入力条件下で、外部出力パワートラン
ジスタのゲート及びソース間の電圧が零になり、これに
よりその固有のスレッショルド電圧の値とは独立に、外
部パワートランジスタのターンオフを確実にする。
【００１１】前記負荷により吸収される電流が増加する
と、駆動シグナルを増幅する演算増幅器ＯＰ１の出力ノ
ードに存在する電圧Ｖ(OP1) が増加して、リミットネッ
トワークの電界効果トランジスタを飽和に向かわせる。
負荷により引かれる電流がリミットネットワークのトラ
ンジスタにより伝達される最大電流より大きくなると、
リミットネットワークのトランジスタを通して流れる前
記最大電流がそのドレーンに直列接続された抵抗により
制限されるため、シグナル増幅器ＯＰ１の出力ノードの
電圧Ｖ(OP1) が更に増加し、そして外部パワートランジ
スタを駆動するバッファーＢＦ１の出力電圧も、それが
Ｖ(OP1) ＞Ｖｔｈexternal＋Ｖ(output)を満足する電圧
に達するまで増加し、これにより外部パワートランジス
タがターンオンする。このようにして、負荷により要求
される電流とリミットネットワークの集積トランジスタ
により伝達できる最大電流間の電流差を伝達する負担は
外部パワートランジスタに移される。
と、駆動シグナルを増幅する演算増幅器ＯＰ１の出力ノ
ードに存在する電圧Ｖ(OP1) が増加して、リミットネッ
トワークの電界効果トランジスタを飽和に向かわせる。
負荷により引かれる電流がリミットネットワークのトラ
ンジスタにより伝達される最大電流より大きくなると、
リミットネットワークのトランジスタを通して流れる前
記最大電流がそのドレーンに直列接続された抵抗により
制限されるため、シグナル増幅器ＯＰ１の出力ノードの
電圧Ｖ(OP1) が更に増加し、そして外部パワートランジ
スタを駆動するバッファーＢＦ１の出力電圧も、それが
Ｖ(OP1) ＞Ｖｔｈexternal＋Ｖ(output)を満足する電圧
に達するまで増加し、これにより外部パワートランジス
タがターンオンする。このようにして、負荷により要求
される電流とリミットネットワークの集積トランジスタ
により伝達できる最大電流間の電流差を伝達する負担は
外部パワートランジスタに移される。
【００１２】既知の解決法と異なり本発明の回路は、負
荷電流を検出するための外部素子の使用を必要とせず、
かつ類似の電流取扱い能力のバイポーラパワートランジ
スタと比較して電力浪費を大きく減少させられる例えば
ＤＭＯＳトランジスタである電界効果トランジスタを都
合良く使用できる。回路の動作が出力対（ｎ−チャンネ
ル又はｐ−チャンネル）の他のパワートランジスタのス
レッショルド電圧に対して実質的に独立であるという事
実から、該出力対のこのような他のトランジスタも集積
駆動回路内に形成されるということが実質的に重要でな
くなる。従って意図する用途に依存して、出力パワート
ランジスタの一方のみ又は両方を駆動及びコントロール
回路を含む集積回路に対して外部に存在させることがで
きる。
荷電流を検出するための外部素子の使用を必要とせず、
かつ類似の電流取扱い能力のバイポーラパワートランジ
スタと比較して電力浪費を大きく減少させられる例えば
ＤＭＯＳトランジスタである電界効果トランジスタを都
合良く使用できる。回路の動作が出力対（ｎ−チャンネ
ル又はｐ−チャンネル）の他のパワートランジスタのス
レッショルド電圧に対して実質的に独立であるという事
実から、該出力対のこのような他のトランジスタも集積
駆動回路内に形成されるということが実質的に重要でな
くなる。従って意図する用途に依存して、出力パワート
ランジスタの一方のみ又は両方を駆動及びコントロール
回路を含む集積回路に対して外部に存在させることがで
きる。
【００１３】本発明の別の特徴及び利点が添付図面を参
照しながら行なう引き続く重要な態様の説明を通して明
らかになるであろう。図１は、前述の特願平３−336691
号による、１対のｎ−チャンネルパワートランジスタを
使用する集積可能なユニットゲイン出力段の回路ダイア
グラムである。図２は、２個のｎ−チャンネルパワート
ランジスタが、本発明により修正された駆動回路を含む
集積回路に外部接続された、図１に示した回路と機能的
に等価な出力段の回路ダイアグラムの例である。図３
は、図２の段と類似するが、ｐ−チャンネルトランジス
タで実現された本発明による出力段の回路ダイアグラム
の例である。図４は、本発明に従って形成された２個の
出力段を使用するブリッジ増幅器の回路ダイアグラムの
例である。
照しながら行なう引き続く重要な態様の説明を通して明
らかになるであろう。図１は、前述の特願平３−336691
号による、１対のｎ−チャンネルパワートランジスタを
使用する集積可能なユニットゲイン出力段の回路ダイア
グラムである。図２は、２個のｎ−チャンネルパワート
ランジスタが、本発明により修正された駆動回路を含む
集積回路に外部接続された、図１に示した回路と機能的
に等価な出力段の回路ダイアグラムの例である。図３
は、図２の段と類似するが、ｐ−チャンネルトランジス
タで実現された本発明による出力段の回路ダイアグラム
の例である。図４は、本発明に従って形成された２個の
出力段を使用するブリッジ増幅器の回路ダイアグラムの
例である。
【００１４】図１を参照すると、ＡＢ級動作は、出力ノ
ードＯＵＴとグラウンド間に接続できる負荷を通して流
れる電流が零になる零交差状況を意図して、零交差の間
に両出力パワートランジスタＭ２及びＭ３がコントロー
ル電流で同時にＯＮ条件になることを確保することが要
求される。既に特願平3-336691号で述べ、本開示に含ま
れるように、１対のｎ−チャンネルパワートランジスタ
の場合、この条件は、全体としてローサイド（プッシュ
ダウン）パワートランジスタＭ３のコントロール機能を
行なう、ダイオードの形態のトランジスタＭ１、電流発
振器Ｉ１及び演算増幅器ＯＰ２により確保される。演算
増幅器ＯＰ１はシグナル増幅段であり、これはシステム
のゲインを生じさせる。その出力はソース−フォロワコ
ンフィギュレーションで接続されたアッパーサイド（プ
ルアップ）パワートランジスタＭ２のゲートを駆動す
る。
ードＯＵＴとグラウンド間に接続できる負荷を通して流
れる電流が零になる零交差状況を意図して、零交差の間
に両出力パワートランジスタＭ２及びＭ３がコントロー
ル電流で同時にＯＮ条件になることを確保することが要
求される。既に特願平3-336691号で述べ、本開示に含ま
れるように、１対のｎ−チャンネルパワートランジスタ
の場合、この条件は、全体としてローサイド（プッシュ
ダウン）パワートランジスタＭ３のコントロール機能を
行なう、ダイオードの形態のトランジスタＭ１、電流発
振器Ｉ１及び演算増幅器ＯＰ２により確保される。演算
増幅器ＯＰ１はシグナル増幅段であり、これはシステム
のゲインを生じさせる。その出力はソース−フォロワコ
ンフィギュレーションで接続されたアッパーサイド（プ
ルアップ）パワートランジスタＭ２のゲートを駆動す
る。
【００１５】レール−レール出力電圧スイングを確保す
るために必要な要求される過駆動は、周知技術に従って
チップ中に集積されたＤＣ−ＤＣコンバーターにより生
ずる好適に昇圧された電圧でシグナル増幅器ＯＰ１の出
力段に電力供給することにより得られる。ダイオードＭ
１はそのドレーンターミナルで、演算増幅器ＯＰ２によ
りアッパー（プルアップ）パワートランジスタＭ２のゲ
ート電圧と比較されてローパワートランジスタＭ３のゲ
ートをコントロールする電圧を得ることを可能にする。
システムが入力シグナルのない定常状態にあると、回路
が、ＯＰ２の反転及び非反転入力間の電圧差が零の状態
に達する。これはＭ１及びＭ２のゲート−ソース電圧が
等しいことも意味する。
るために必要な要求される過駆動は、周知技術に従って
チップ中に集積されたＤＣ−ＤＣコンバーターにより生
ずる好適に昇圧された電圧でシグナル増幅器ＯＰ１の出
力段に電力供給することにより得られる。ダイオードＭ
１はそのドレーンターミナルで、演算増幅器ＯＰ２によ
りアッパー（プルアップ）パワートランジスタＭ２のゲ
ート電圧と比較されてローパワートランジスタＭ３のゲ
ートをコントロールする電圧を得ることを可能にする。
システムが入力シグナルのない定常状態にあると、回路
が、ＯＰ２の反転及び非反転入力間の電圧差が零の状態
に達する。これはＭ１及びＭ２のゲート−ソース電圧が
等しいことも意味する。
【００１６】Ｍ２及びＭ１のエリア比をＮとし、かつＩ
１を電流発振器によりダイオードＭ１に注入される電流
であると仮定すると、アッパーパワートランジスタＭ２
を流れる電流は、ＩM2＝ＩM1＝Ｉ１・Ｎで与えられる。
従って、出力パワー段（Ｍ２−Ｍ３）を流れる零入力電
流が効果的にコントロールされる。実際に、Ｍ１及びＯ
Ｐ２を含む回路は、電流Ｉ及びアッパーパワートランジ
スタＭ２を流れる電流Ｉ／Ｎ間の差により駆動されるト
ランス抵抗増幅器としての挙動を示す。出力電流（都合
上、流出を正と、流入を負とする）が零入力電流より大
きくなると、システムはロワーパワートランジスタＭ３
をターンオフする。逆に出力電流が負であると（流
入）、システムはロワーパワートランジスタＭ３をター
ンオンするように動作し、出力電流とアッパーパワート
ランジスタＭ２を通って流れる零入力電流をプラスした
電流を十分に伝達する。
１を電流発振器によりダイオードＭ１に注入される電流
であると仮定すると、アッパーパワートランジスタＭ２
を流れる電流は、ＩM2＝ＩM1＝Ｉ１・Ｎで与えられる。
従って、出力パワー段（Ｍ２−Ｍ３）を流れる零入力電
流が効果的にコントロールされる。実際に、Ｍ１及びＯ
Ｐ２を含む回路は、電流Ｉ及びアッパーパワートランジ
スタＭ２を流れる電流Ｉ／Ｎ間の差により駆動されるト
ランス抵抗増幅器としての挙動を示す。出力電流（都合
上、流出を正と、流入を負とする）が零入力電流より大
きくなると、システムはロワーパワートランジスタＭ３
をターンオフする。逆に出力電流が負であると（流
入）、システムはロワーパワートランジスタＭ３をター
ンオンするように動作し、出力電流とアッパーパワート
ランジスタＭ２を通って流れる零入力電流をプラスした
電流を十分に伝達する。
【００１７】本発明に従って修正されたコントロール回
路を示す図２を参照すると、少なくとも一方の出力パワ
ートランジスタ（図示の通り出力トランジスタＭ４及び
Ｍ３の両者、又は図示の場合ｎ−チャンネル対とされた
２個のパワートランジスタの一方のみ例えばプルアップ
トランジスタＭ４のいずれか）が出力回路の外部に接続
されていると、駆動回路は、外部プルアップパワートラ
ンジスタＭ４を駆動するバッファー段ＢＦ１と、少なく
とも１個の電界効果トランジスタＭ２及びそのドレーン
ターミナルに直列接続された抵抗から構成されるリミッ
トネットワークを導入することにより修正される。この
リミットラインはサプライレールＶＣＣとパワー段の出
力ノードＯＵＴ間に接続される。前記トランジスタＭ２
は図示の通り、シグナル増幅段ＯＰ１の出力により直接
駆動される。
路を示す図２を参照すると、少なくとも一方の出力パワ
ートランジスタ（図示の通り出力トランジスタＭ４及び
Ｍ３の両者、又は図示の場合ｎ−チャンネル対とされた
２個のパワートランジスタの一方のみ例えばプルアップ
トランジスタＭ４のいずれか）が出力回路の外部に接続
されていると、駆動回路は、外部プルアップパワートラ
ンジスタＭ４を駆動するバッファー段ＢＦ１と、少なく
とも１個の電界効果トランジスタＭ２及びそのドレーン
ターミナルに直列接続された抵抗から構成されるリミッ
トネットワークを導入することにより修正される。この
リミットラインはサプライレールＶＣＣとパワー段の出
力ノードＯＵＴ間に接続される。前記トランジスタＭ２
は図示の通り、シグナル増幅段ＯＰ１の出力により直接
駆動される。
【００１８】バッファー段ＢＦ１はグラウンドポテンシ
ャルに向けてその入力電圧を零入力条件下のＭ２のスレ
ッショルド電圧に等しい値だけシフトさせる。従って零
入力条件下では、バッファーにより駆動される外部パワ
ートランジスタＭ４のゲート−ソース電圧は零になり、
これによりそのターンオフが確保される（ＶＧＳM4＝Ｖ
ＧＳM2−Ｖ(BF1) ）。負荷（Ｌｏａｄ）により引かれる
電流が増加すると、シグナル増幅器ＯＰ１の出力電圧Ｖ
(OP1) が増加してトランジスタＭ２を飽和状態に近づけ
る。負荷により必要とされる電流がＭ２を通る制限電流
ＩM2より大きくなると、Ｍ２を通って流れるこのような
最大電流が抵抗Ｒにより制限されるため、シグナル増幅
器ＯＰ１の出力電圧はそれがＶ(BF1) ＞ＶｔｈM4＋Ｖ
(0) の条件を満足するまで更に増加し、外部パワートラ
ンジスタをターンオンにする。
ャルに向けてその入力電圧を零入力条件下のＭ２のスレ
ッショルド電圧に等しい値だけシフトさせる。従って零
入力条件下では、バッファーにより駆動される外部パワ
ートランジスタＭ４のゲート−ソース電圧は零になり、
これによりそのターンオフが確保される（ＶＧＳM4＝Ｖ
ＧＳM2−Ｖ(BF1) ）。負荷（Ｌｏａｄ）により引かれる
電流が増加すると、シグナル増幅器ＯＰ１の出力電圧Ｖ
(OP1) が増加してトランジスタＭ２を飽和状態に近づけ
る。負荷により必要とされる電流がＭ２を通る制限電流
ＩM2より大きくなると、Ｍ２を通って流れるこのような
最大電流が抵抗Ｒにより制限されるため、シグナル増幅
器ＯＰ１の出力電圧はそれがＶ(BF1) ＞ＶｔｈM4＋Ｖ
(0) の条件を満足するまで更に増加し、外部パワートラ
ンジスタをターンオンにする。
【００１９】勿論、電圧の符号と電流の方向を逆にする
ことにより、本発明の回路配置を１対のｐ−チャンネル
電界効果出力トランジスタを使用する回路の場合にも適
用できる。当業者には明らかなように、この場合、レベ
ルシフトバッファーＢＦ１により駆動されるそのゲート
を有するのは出力対のプッシュダウンつまりロワートラ
ンジスタＭ４であり、従ってトランジスタＭ４は同じバ
ッファーＢＦ１を通してリミットネットワークの集積ト
ランジスタＭ２のゲートに接続されている。このような
代替態様が図３に示されている。
ことにより、本発明の回路配置を１対のｐ−チャンネル
電界効果出力トランジスタを使用する回路の場合にも適
用できる。当業者には明らかなように、この場合、レベ
ルシフトバッファーＢＦ１により駆動されるそのゲート
を有するのは出力対のプッシュダウンつまりロワートラ
ンジスタＭ４であり、従ってトランジスタＭ４は同じバ
ッファーＢＦ１を通してリミットネットワークの集積ト
ランジスタＭ２のゲートに接続されている。このような
代替態様が図３に示されている。
【００２０】オーディオ増幅器で、しかしこのタイプの
増幅器のみで、所謂ブリッジコンフィギュレーションの
１対のパワー増幅器を通して負荷を駆動することがしば
しば有利になる。この場合にも、２個のブリッジコンフ
ィギュレーションの増幅器の各々の出力段の一方又は両
方のパワートランジスタがそれぞれの増幅及び駆動回路
を含む集積回路に対して外部になれけばならないときに
は、本発明の回路配置は、外部感知素子を必要とするこ
となく、外部接続パワートランジスタの動作をコントロ
ールすることを可能にする。出力段が、本発明に従って
修正された集積駆動回路によりコントロールされる外部
パワートランジスタ（Ｍ４、Ｍ３）で形成されているブ
リッジコンフィギュレーションの増幅器の（つまり１対
のパワー増幅器の）基本的なダイアグラムが図４に示さ
れている。
増幅器のみで、所謂ブリッジコンフィギュレーションの
１対のパワー増幅器を通して負荷を駆動することがしば
しば有利になる。この場合にも、２個のブリッジコンフ
ィギュレーションの増幅器の各々の出力段の一方又は両
方のパワートランジスタがそれぞれの増幅及び駆動回路
を含む集積回路に対して外部になれけばならないときに
は、本発明の回路配置は、外部感知素子を必要とするこ
となく、外部接続パワートランジスタの動作をコントロ
ールすることを可能にする。出力段が、本発明に従って
修正された集積駆動回路によりコントロールされる外部
パワートランジスタ（Ｍ４、Ｍ３）で形成されているブ
リッジコンフィギュレーションの増幅器の（つまり１対
のパワー増幅器の）基本的なダイアグラムが図４に示さ
れている。
【図１】１対のｎ−チャンネルパワートランジスタを使
用する集積可能なユニットゲイン出力段の従来の回路ダ
イアグラム。
用する集積可能なユニットゲイン出力段の従来の回路ダ
イアグラム。
【図２】２個のｎ−チャンネルパワートランジスタが、
本発明により修正された駆動回路を含む集積回路に外部
接続された、図１に示した回路と機能的に等価な出力段
を例示する回路ダイアグラム。
本発明により修正された駆動回路を含む集積回路に外部
接続された、図１に示した回路と機能的に等価な出力段
を例示する回路ダイアグラム。
【図３】図２の段と類似するが、ｐ−チャンネルトラン
ジスタで形成された本発明による出力段を例示する回路
ダイアグラム。
ジスタで形成された本発明による出力段を例示する回路
ダイアグラム。
【図４】本発明に従って形成された２個の出力段を使用
するブリッジ増幅器を例示する回路ダイアグラム。
するブリッジ増幅器を例示する回路ダイアグラム。
Ｍ１・・・ダイオード形態のトランジスタ Ｍ２・・・
電界効果トランジスタ Ｍ３・・・ローサイド（ブッシュダウン）パワートラン
ジスタ Ｍ４・・・アッパーサイド（プルアップ）パワ
ートランジスタ ＯＵＴ・・・出力ノード Ｉ１・・・
電流発振器 ＯＰ１、ＯＰ２・・・演算増幅器
電界効果トランジスタ Ｍ３・・・ローサイド（ブッシュダウン）パワートラン
ジスタ Ｍ４・・・アッパーサイド（プルアップ）パワ
ートランジスタ ＯＵＴ・・・出力ノード Ｉ１・・・
電流発振器 ＯＰ１、ＯＰ２・・・演算増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マウリツィオ・ネッシ イタリア国 コモ 22100 ヴィア・スカ ラブリニ11 (72)発明者 アルベルト・サリナ イタリア国 リムビオテ 20051 ヴィア レ・ピアベ 20
Claims (8)
- 【請求項１】 その少なくとも一方が駆動回路を含む集
積回路に外部接続された１対のパワートランジスタから
成るＡＢ級出力段用の前記駆動回路であって、該駆動回
路が、シグナル増幅段の出力電圧を、出力段の出力ノー
ドに接続されたカソードを有するダイオードのアノード
に存在する電圧と比較する差動増幅器を含んで成り、前
記ダイオードが該ダイオード及び、前記差動増幅器の出
力によりコントロールされる前記対のトランジスタを通
して零入力電流を流すことのできる電流発振器により直
接バイアスされている回路において、 該回路が更に、 前記シグナル増幅段の出力ノードと前記外部パワートラ
ンジスタのコントロールターミナル間に接続され該外部
パワートランジスタを駆動するためのバッファー段、及
びサプライレール及び出力段の前記出力ノード間に接続
された、前記シグナル増幅段の出力により駆動される少
なくとも１個の電界効果トランジスタ、及び該電界効果
トランジスタのドレーンと直列に接続された抵抗を含ん
で成るリミットネットワークを含んで成ることを特徴と
する回路。 - 【請求項２】 前記パワートランジスタ対がｎ−チャン
ネルＤＭＯＳトランジスタから成る請求項１に記載の回
路。 - 【請求項３】 前記パワートランジスタ対がｐ−チャン
ネルＤＭＯＳトランジスタから成る請求項１に記載の回
路。 - 【請求項４】 前記バッファー段により駆動される前記
外部パワートランジスタが前記対のプルアップ又はアッ
パートランジスタである請求項２に記載の回路。 - 【請求項５】 前記対のプッシュダウン又はロワートラ
ンジスタも前記集積駆動回路に対して外部接続されてい
る請求項４に記載の回路。 - 【請求項６】 前記バッファー段により駆動される前記
外部パワートランジスタが、前記対のプッシュダウン又
はロワートランジスタである請求項３に記載回路。 - 【請求項７】 前記対のプッシュアップ又はアッパート
ランジスタも前記集積駆動回路に対して外部接続されて
いる請求項６に記載の回路。 - 【請求項８】 少なくともその一方がそれぞれの集積駆
動回路に対して外部接続され各々が１対のパワートラン
ジスタにより構成されている２個の出力段を含んで成る
ブリッジ増幅器において、 前記両集積駆動回路が、請求項１で定義された通りであ
ることを特徴とする増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94830090A EP0669709B1 (en) | 1994-02-28 | 1994-02-28 | Output stage especially for integrated amplifiers with externally connected output power devices |
| IT94830090.0 | 1994-02-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263971A true JPH07263971A (ja) | 1995-10-13 |
Family
ID=8218393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7066822A Pending JPH07263971A (ja) | 1994-02-28 | 1995-02-28 | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6150853A (ja) |
| EP (1) | EP0669709B1 (ja) |
| JP (1) | JPH07263971A (ja) |
| DE (1) | DE69414820T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG54327A1 (en) * | 1996-04-27 | 1998-11-16 | Motorola Inc | Monolithic high voltage driver circuit |
| JP2000124791A (ja) * | 1998-10-19 | 2000-04-28 | Mitsubishi Electric Corp | バッファ回路 |
| ATE325503T1 (de) * | 1999-05-28 | 2006-06-15 | Broadcom Corp | Architektur und schnittstelle für slic |
| JP3626043B2 (ja) | 1999-08-10 | 2005-03-02 | 沖電気工業株式会社 | 演算増幅器 |
| US6362652B1 (en) * | 1999-12-20 | 2002-03-26 | Fujitsu Microelectronics, Inc. | High voltage buffer for submicron CMOS |
| US6353345B1 (en) * | 2000-04-04 | 2002-03-05 | Philips Electronics North America Corporation | Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS |
| DE10049774C2 (de) * | 2000-09-29 | 2002-11-07 | Infineon Technologies Ag | Gegentaktendstufe für digitale Signale mit geregelten Ausgangspegeln |
| IT1318988B1 (it) * | 2000-10-09 | 2003-09-19 | St Microelectronics Srl | Circuito di pilotaggio per un "voice coil motor" e relativo metodo dipilotaggio |
| EP1211804B1 (en) | 2000-12-04 | 2007-03-28 | Infineon Technologies AG | Driver for an external FET with high accuracy and gate voltage protection |
| US6374043B1 (en) * | 2001-03-30 | 2002-04-16 | Texas Instruments Incorporated | Fully-integrated VCM driver with controlled and predictable Class-AB linear operation |
| EP1440507A1 (en) * | 2001-10-23 | 2004-07-28 | Koninklijke Philips Electronics N.V. | A power amplifier module |
| US6765438B1 (en) * | 2001-11-01 | 2004-07-20 | Bae Systems Information And Electronic Systems Integration, Inc. | Transconductance power amplifier |
| KR100455385B1 (ko) * | 2002-05-07 | 2004-11-06 | 삼성전자주식회사 | 정지 전류의 제어가 가능한 ａｂ급 버퍼 증폭기 |
| US7042256B2 (en) * | 2003-07-15 | 2006-05-09 | Agere Systems Inc. | Voice coil motor power amplifier |
| US7466200B2 (en) * | 2004-10-06 | 2008-12-16 | Agere Systems Inc. | Composite output stage for hard disk drive preamplifier |
| US7489166B2 (en) * | 2005-11-15 | 2009-02-10 | International Rectifier Corporation | Gate drive for lower switching noise emission |
| DE112007000857B4 (de) * | 2006-04-06 | 2013-08-14 | Mitsubishi Electric Corp. | Drei Treiberschaltungen für Halbleiterelemente mit Kurzschlusserfassung |
| US9401707B1 (en) | 2015-04-01 | 2016-07-26 | Qualcomm Incorporated | Push-pull voltage driver with low static current variation |
| US11070181B2 (en) * | 2018-11-20 | 2021-07-20 | Macronix International Co., Ltd. | Push-pull output driver and operational amplifier using same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4096398A (en) * | 1977-02-23 | 1978-06-20 | National Semiconductor Corporation | MOS output buffer circuit with feedback |
| US4329600A (en) * | 1979-10-15 | 1982-05-11 | Rca Corporation | Overload protection circuit for output driver |
| US4336503A (en) * | 1980-12-16 | 1982-06-22 | Motorola, Inc. | Driver circuit having reduced cross-over distortion |
| US4587491A (en) * | 1985-04-29 | 1986-05-06 | National Semiconductor Corporation | IC class AB amplifier output stage |
| US4857861A (en) * | 1987-09-23 | 1989-08-15 | U. S. Philips Corporation | Amplifier arrangement with improved quiescent current control |
| NL8800987A (nl) * | 1988-04-15 | 1989-11-01 | Philips Nv | Versterkerschakeling. |
| US5293082A (en) * | 1988-06-21 | 1994-03-08 | Western Digital Corporation | Output driver for reducing transient noise in integrated circuits |
| US4857863A (en) * | 1988-08-25 | 1989-08-15 | Motorola, Inc. | Low power output driver circuit with slew rate limiting |
| WO1992002052A1 (fr) * | 1990-07-19 | 1992-02-06 | Seiko Epson Corporation | Circuit integre principal a semi-conducteur en tranche |
| EP0509113B1 (de) * | 1991-04-16 | 1998-10-07 | Siemens Aktiengesellschaft | Ausgangspufferverstärker mit grossem Signalhub |
| US5153450A (en) * | 1991-07-16 | 1992-10-06 | Samsung Semiconductor, Inc. | Programmable output drive circuit |
| JP2688035B2 (ja) * | 1992-02-14 | 1997-12-08 | テキサス インスツルメンツ インコーポレイテッド | 温度補償回路及び動作方法 |
| US5361003A (en) * | 1993-01-14 | 1994-11-01 | Micron Semiconductor, Inc. | Adjustable buffer driver |
-
1994
- 1994-02-28 DE DE69414820T patent/DE69414820T2/de not_active Expired - Fee Related
- 1994-02-28 EP EP94830090A patent/EP0669709B1/en not_active Expired - Lifetime
-
1995
- 1995-02-27 US US08/394,688 patent/US6150853A/en not_active Expired - Lifetime
- 1995-02-28 JP JP7066822A patent/JPH07263971A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0669709A1 (en) | 1995-08-30 |
| DE69414820D1 (de) | 1999-01-07 |
| EP0669709B1 (en) | 1998-11-25 |
| DE69414820T2 (de) | 1999-04-15 |
| US6150853A (en) | 2000-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| JPH11504487A (ja) | 低電圧差動増幅器 | |
| US10855239B2 (en) | Amplifier class AB output stage | |
| JP3085803B2 (ja) | 差動電流源回路 | |
| JP2705317B2 (ja) | 演算増幅器 | |
| JP5348115B2 (ja) | 負荷駆動装置 | |
| US3050688A (en) | Transistor amplifier | |
| WO2020188919A1 (ja) | 増幅回路 | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JP3620089B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換器 | |
| US7042256B2 (en) | Voice coil motor power amplifier | |
| JPH04307804A (ja) | 単位利得最終段 | |
| US7449948B2 (en) | Amplifier | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| Guptha et al. | Low power, less leakage operational transconductance amplifier (OTA) circuit using FinFET | |
| JP4087540B2 (ja) | プッシュプル型増幅回路 | |
| JP2008005547A (ja) | ヒステリシスコンパレータ | |
| JPS6134686B2 (ja) | ||
| JPH0888522A (ja) | 出力回路 | |
| TW567663B (en) | Differential amplifier with ultra-fast switching | |
| JPH04250709A (ja) | 演算増幅回路 | |
| JP2005142878A (ja) | ヒステリシスコンパレータ | |
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| JPH10341119A (ja) | 差動増幅回路 | |
| KR970063907A (ko) | 가변 이득 증폭 회로 |