JPH0726977B2 - サージ分類回路 - Google Patents
サージ分類回路Info
- Publication number
- JPH0726977B2 JPH0726977B2 JP63148835A JP14883588A JPH0726977B2 JP H0726977 B2 JPH0726977 B2 JP H0726977B2 JP 63148835 A JP63148835 A JP 63148835A JP 14883588 A JP14883588 A JP 14883588A JP H0726977 B2 JPH0726977 B2 JP H0726977B2
- Authority
- JP
- Japan
- Prior art keywords
- surge
- voltage
- circuit
- voltage detection
- absorbing element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 16
- 238000012360 testing method Methods 0.000 claims description 7
- 239000006096 absorbing agent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、雷インパルスなどのサージの大きさや発生累
積頻度等を求めるサージ分類回路に関するものである。
積頻度等を求めるサージ分類回路に関するものである。
［従来の技術］ 電源回路に重畳するサージの大きさや時間的な発生パタ
ーン等を求める場合、サージの立ち上がりが急峻である
ため、その計測には高度の技術を必要としていた。
ーン等を求める場合、サージの立ち上がりが急峻である
ため、その計測には高度の技術を必要としていた。
このような、従来のサージの大きさを分類する装置を第
４図に示す。この装置では、被検回路１の電圧を分圧器
２で10V以下に落とし、高速アンプ３でインピーダンス
変換を行った後、基準レベルの夫々異なる複数個の高速
比較器41〜4nでサージの電圧を検出し、これら比較器41
〜4nの出力に応じて処理回路５が電圧分類を行うように
していた。ところが、この方法では急峻な立ち上がりの
サージ波形（1000V/μｓ以上）を分圧器２で正確に分圧
する必要があり、このため無誘導高抵抗を必要とする
が、この種の抵抗は入手することが難しく、高価であ
る。しかも、急峻な立ち上がりのサージのインピーダン
ス変換及び電圧比較を行うためには、超高速アンプや超
高速電圧比較器を必要とする。このため、この種のアン
プや比較器を設計・製作するには高度の技術を必要と
し、且つ高価なものとなる。
４図に示す。この装置では、被検回路１の電圧を分圧器
２で10V以下に落とし、高速アンプ３でインピーダンス
変換を行った後、基準レベルの夫々異なる複数個の高速
比較器41〜4nでサージの電圧を検出し、これら比較器41
〜4nの出力に応じて処理回路５が電圧分類を行うように
していた。ところが、この方法では急峻な立ち上がりの
サージ波形（1000V/μｓ以上）を分圧器２で正確に分圧
する必要があり、このため無誘導高抵抗を必要とする
が、この種の抵抗は入手することが難しく、高価であ
る。しかも、急峻な立ち上がりのサージのインピーダン
ス変換及び電圧比較を行うためには、超高速アンプや超
高速電圧比較器を必要とする。このため、この種のアン
プや比較器を設計・製作するには高度の技術を必要と
し、且つ高価なものとなる。
［発明が解決しようとする課題］ 本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、高性能の分圧器、アンプ及び比較器
を用いずに、サージの分類を行うことができるサージ分
類回路を提供することにある。
的とするところは、高性能の分圧器、アンプ及び比較器
を用いずに、サージの分類を行うことができるサージ分
類回路を提供することにある。
［課題を解決するための手段］ 上記目的を達成するために、本発明はアレスタ等のサー
ジ吸収素子と、サージが印加されたときにサージ吸収素
子の放電が継続することを防止する電流制限用抵抗と、
サージ吸収素子及び電流制限抵抗を介してサージによる
電流が供給される電圧検出用抵抗とを直列接続して構成
され、夫々異なる動作電圧のサージ吸収素子を備えると
共に、サージが重畳される電源回路等の被検回路の出力
電圧が夫々印加される複数個の電圧検出回路と、夫々の
電圧検出回路の電圧検出用抵抗の両端電圧に応じて適宜
サージの分類処理を行う処理回路とを備えている。
ジ吸収素子と、サージが印加されたときにサージ吸収素
子の放電が継続することを防止する電流制限用抵抗と、
サージ吸収素子及び電流制限抵抗を介してサージによる
電流が供給される電圧検出用抵抗とを直列接続して構成
され、夫々異なる動作電圧のサージ吸収素子を備えると
共に、サージが重畳される電源回路等の被検回路の出力
電圧が夫々印加される複数個の電圧検出回路と、夫々の
電圧検出回路の電圧検出用抵抗の両端電圧に応じて適宜
サージの分類処理を行う処理回路とを備えている。
（作用） 本発明は、上述のようにアレスタ等のサージ吸収素子
と、サージが印加されたときにサージ吸収素子の放電が
継続することを防止する電流制限用抵抗と、サージ吸収
素子及び電流制限抵抗を介してサージによる電流が供給
される電圧検出用抵抗とを直列接続して構成され、夫々
異なる動作電圧のサージ吸収素子を備えると共に、サー
ジが重畳される電源回路等の被検回路の出力電圧が夫々
印加される複数個の電圧検出回路を備えることにより、
サージ吸収素子及び普通の抵抗を用いてサージの大きさ
などを検出することができるようにし、これにより特殊
な抵抗や超高速のアンプや比較器などを用いることな
く、サージの分類を行うことができるようにしたもので
ある。
と、サージが印加されたときにサージ吸収素子の放電が
継続することを防止する電流制限用抵抗と、サージ吸収
素子及び電流制限抵抗を介してサージによる電流が供給
される電圧検出用抵抗とを直列接続して構成され、夫々
異なる動作電圧のサージ吸収素子を備えると共に、サー
ジが重畳される電源回路等の被検回路の出力電圧が夫々
印加される複数個の電圧検出回路を備えることにより、
サージ吸収素子及び普通の抵抗を用いてサージの大きさ
などを検出することができるようにし、これにより特殊
な抵抗や超高速のアンプや比較器などを用いることな
く、サージの分類を行うことができるようにしたもので
ある。
（実施例） 第１図乃至第３図に本発明の一実施例を示す。
本実施例では、第１図に示すように、電源回路などの被
検回路１に重畳されるサージの電圧を、アレスタ等のサ
ージ吸収素子Ｚ、電流制限用抵抗ｒ及び電圧検出用抵抗
Ｒの直列回路からなる電圧検出回路６を用いて検出する
ようにしたものである。上記電圧検出回路６は、被検回
路１に必要とする分類レベルの数だけ並列に接続し、こ
れら電圧検出回路６の夫々の電圧検出用抵抗Ｒの両端に
生じる電圧を処理回路５に入力し、この処理回路５でサ
ージの電圧を分類するなどの処理が行われる。第１図は
サージ電圧を５種類に分類する場合を示す。今、サージ
電圧を、例えば200V,300V,400V,500V,600Vの５水準に分
類するとすれば、サージ吸収素子Z1〜Z5の動作電圧が20
0V,300V,400V,500V,600Vのものを選択する。ところで、
例えばサージ吸収素子としてアレスタを用いた場合、ア
レスタには応答の速いもの（例えばセラミック製）と、
応答の遅いもの（ガラス管製）とがあるが、本発明では
応答の速いものを使用するものとする。つまり、第３図
（ａ）に示すような雷インパルス電圧が印加された時、
応答の遅いアレスタの端子電圧の応答波形は第３図
（ｃ）に示すようになり、このように応答が遅いと、予
定した電圧よりも高い電圧で放電するので、判定時の誤
差が大きくなる。なお、第３図（ｂ）に応答の速いアレ
スタの端子電圧を示す。夫々の電流制限用抵抗r1〜r5と
しては、サージ吸収素子Z1〜Z5の放電が継続しないよう
に電流を制限する抵抗値のものを選択し、サージ電圧を
上述のように分類する場合、抵抗r1〜r5として例えば10
KΩ〜100KΩのものを用いる。また、電圧検出用抵抗R1
〜R5としては、電流制限用抵抗r1〜r5の1/100程度のも
の（例えば100Ω〜1KΩ程度）を用いる。
検回路１に重畳されるサージの電圧を、アレスタ等のサ
ージ吸収素子Ｚ、電流制限用抵抗ｒ及び電圧検出用抵抗
Ｒの直列回路からなる電圧検出回路６を用いて検出する
ようにしたものである。上記電圧検出回路６は、被検回
路１に必要とする分類レベルの数だけ並列に接続し、こ
れら電圧検出回路６の夫々の電圧検出用抵抗Ｒの両端に
生じる電圧を処理回路５に入力し、この処理回路５でサ
ージの電圧を分類するなどの処理が行われる。第１図は
サージ電圧を５種類に分類する場合を示す。今、サージ
電圧を、例えば200V,300V,400V,500V,600Vの５水準に分
類するとすれば、サージ吸収素子Z1〜Z5の動作電圧が20
0V,300V,400V,500V,600Vのものを選択する。ところで、
例えばサージ吸収素子としてアレスタを用いた場合、ア
レスタには応答の速いもの（例えばセラミック製）と、
応答の遅いもの（ガラス管製）とがあるが、本発明では
応答の速いものを使用するものとする。つまり、第３図
（ａ）に示すような雷インパルス電圧が印加された時、
応答の遅いアレスタの端子電圧の応答波形は第３図
（ｃ）に示すようになり、このように応答が遅いと、予
定した電圧よりも高い電圧で放電するので、判定時の誤
差が大きくなる。なお、第３図（ｂ）に応答の速いアレ
スタの端子電圧を示す。夫々の電流制限用抵抗r1〜r5と
しては、サージ吸収素子Z1〜Z5の放電が継続しないよう
に電流を制限する抵抗値のものを選択し、サージ電圧を
上述のように分類する場合、抵抗r1〜r5として例えば10
KΩ〜100KΩのものを用いる。また、電圧検出用抵抗R1
〜R5としては、電流制限用抵抗r1〜r5の1/100程度のも
の（例えば100Ω〜1KΩ程度）を用いる。
例えば、400Vのサージが発生した場合、400V以下の動作
電圧の３個のサージ吸収素子Ｚが放電し、夫々の電圧検
出用抵抗Ｒの両端に電圧が現れ、この電圧に応じて処理
回路５が適宜サージの分類処理を行う。このような処理
回路５の一例を第２図に示す。この処理回路５では、保
護回路７を介して電圧を取り込む、この保護回路７でこ
の電圧を次段以降の回路が破壊しない電圧以下に抑制す
る。そして、単安定マルチ８で入力される電圧信号のパ
ルス幅を広げる。この単安定マルチ８の出力はドライバ
９で増幅されて、カウンタ10に入力される。つまり、こ
の処理回路５ではサージが入力される毎に、カウンタ10
でカウントを行って、サージの発生累積回数を求めてい
る。なお、上記処理回路５では、電圧検出用抵抗R1〜R5
の両端に電圧が発生した複数の電圧検出回路61〜65の内
で一番サージ吸収素子Ｚの動作電圧の高いものを求める
ことにより、サージの電圧を分類することもできる。ま
た、このサージの電圧の分類に基づいてサージの発生パ
ターンなども求めることもできる。ところで、本実施例
の場合でも単安定マルチ８には高速応答が要求される。
しかし、最近ではこの単安定マルチ８はIC化され、数nS
の立ち上がりに充分に応答できるので、この単安定マル
チ８も特殊なものを用いずに済む。このように本実施例
では、アレスタなどのサージ吸収素子Ｚ及び普通の抵抗
r,Rを用いてサージの電圧を検出することができ、従来
のように特殊な抵抗や超高速のアンプや比較器を必要と
せず、簡単な回路でサージを分類することができる。
電圧の３個のサージ吸収素子Ｚが放電し、夫々の電圧検
出用抵抗Ｒの両端に電圧が現れ、この電圧に応じて処理
回路５が適宜サージの分類処理を行う。このような処理
回路５の一例を第２図に示す。この処理回路５では、保
護回路７を介して電圧を取り込む、この保護回路７でこ
の電圧を次段以降の回路が破壊しない電圧以下に抑制す
る。そして、単安定マルチ８で入力される電圧信号のパ
ルス幅を広げる。この単安定マルチ８の出力はドライバ
９で増幅されて、カウンタ10に入力される。つまり、こ
の処理回路５ではサージが入力される毎に、カウンタ10
でカウントを行って、サージの発生累積回数を求めてい
る。なお、上記処理回路５では、電圧検出用抵抗R1〜R5
の両端に電圧が発生した複数の電圧検出回路61〜65の内
で一番サージ吸収素子Ｚの動作電圧の高いものを求める
ことにより、サージの電圧を分類することもできる。ま
た、このサージの電圧の分類に基づいてサージの発生パ
ターンなども求めることもできる。ところで、本実施例
の場合でも単安定マルチ８には高速応答が要求される。
しかし、最近ではこの単安定マルチ８はIC化され、数nS
の立ち上がりに充分に応答できるので、この単安定マル
チ８も特殊なものを用いずに済む。このように本実施例
では、アレスタなどのサージ吸収素子Ｚ及び普通の抵抗
r,Rを用いてサージの電圧を検出することができ、従来
のように特殊な抵抗や超高速のアンプや比較器を必要と
せず、簡単な回路でサージを分類することができる。
［発明の効果］ 本発明は上述のように、アレスタ等のサージ吸収素子
と、サージが印加されたときにサージ吸収素子の放電が
継続することを防止する電流制限用抵抗と、サージ吸収
素子及び電流制限抵抗を介してサージによる電流が供給
される電圧検出用抵抗とを直列接続して構成され、夫々
異なる動作電圧のサージ吸収素子を備えると共に、サー
ジが重畳される電源回路等の被検回路の出力電圧が夫々
印加される複数個の電圧検出回路を備えているので、サ
ージ吸収素子及び普通の抵抗を用いてサージの大きさな
どを検出することができ、このため特殊な抵抗や超高速
のアンプや比較器などを用いることなく、サージの分類
を行うことができる効果がある。
と、サージが印加されたときにサージ吸収素子の放電が
継続することを防止する電流制限用抵抗と、サージ吸収
素子及び電流制限抵抗を介してサージによる電流が供給
される電圧検出用抵抗とを直列接続して構成され、夫々
異なる動作電圧のサージ吸収素子を備えると共に、サー
ジが重畳される電源回路等の被検回路の出力電圧が夫々
印加される複数個の電圧検出回路を備えているので、サ
ージ吸収素子及び普通の抵抗を用いてサージの大きさな
どを検出することができ、このため特殊な抵抗や超高速
のアンプや比較器などを用いることなく、サージの分類
を行うことができる効果がある。
第１図は本発明の一実施例の回路図、第２図は同上の処
理回路の構成を示すブロック図、第３図は同上のアレス
タの特性の説明図、第４図は従来例のブロック図であ
る。 １は被検回路、61〜65は電圧検出回路、５は処理回路、
Z1〜Z5はサージ吸収素子、r1〜r5は電流制限用抵抗、R1
〜R5は電圧検出用抵抗である。
理回路の構成を示すブロック図、第３図は同上のアレス
タの特性の説明図、第４図は従来例のブロック図であ
る。 １は被検回路、61〜65は電圧検出回路、５は処理回路、
Z1〜Z5はサージ吸収素子、r1〜r5は電流制限用抵抗、R1
〜R5は電圧検出用抵抗である。
Claims (1)
- 【請求項１】アレスタ等のサージ吸収素子と、サージが
印加されたときにサージ吸収素子の放電が継続すること
を防止する電流制限用抵抗と、サージ吸収素子及び電流
制限抵抗を介してサージによる電流が供給される電圧検
出用抵抗とを直列接続して構成され、夫々異なる動作電
圧のサージ吸収素子を備えると共に、サージが重畳され
る電源回路等の被検回路の出力電圧が夫々印加される複
数個の電圧検出回路と、夫々の電圧検出回路の電圧検出
用抵抗の両端電圧に応じて適宜サージの分類処理を行う
処理回路とを備えて成ることを特徴とするサージ分類回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148835A JPH0726977B2 (ja) | 1988-06-15 | 1988-06-15 | サージ分類回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148835A JPH0726977B2 (ja) | 1988-06-15 | 1988-06-15 | サージ分類回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01314973A JPH01314973A (ja) | 1989-12-20 |
| JPH0726977B2 true JPH0726977B2 (ja) | 1995-03-29 |
Family
ID=15461799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148835A Expired - Lifetime JPH0726977B2 (ja) | 1988-06-15 | 1988-06-15 | サージ分類回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0726977B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2527627Y2 (ja) * | 1990-11-22 | 1997-03-05 | 東日本旅客鉄道株式会社 | 閃絡表示器 |
| CN104215821B (zh) * | 2014-09-18 | 2017-02-01 | 青岛歌尔声学科技有限公司 | 一种电源设备输入浪涌电流检测方法 |
| CN112763886B (zh) * | 2019-10-21 | 2024-08-09 | 瑞昱半导体股份有限公司 | 突波发生点检测装置及方法 |
-
1988
- 1988-06-15 JP JP63148835A patent/JPH0726977B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01314973A (ja) | 1989-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2089664A1 (en) | Method and Electrical Measuring Apparatus for Analyzing the Impedance of the Source of an Actual Alternating Voltage | |
| US5498985A (en) | Dual comparator trigger circuit for glitch capture | |
| JPH0726977B2 (ja) | サージ分類回路 | |
| US5005008A (en) | Method and apparatus for providing thermodynamic protection of a driver circuit used in an in-circuit tester | |
| US6281673B1 (en) | Low error, switchable measurement lead detect circuit | |
| EP0301084A1 (en) | APPARATUS AND METHOD FOR CONTROLLING CONTACT INTERRUPTIONS IN CIRCUIT INTERCONNECTION DEVICES. | |
| US6396674B1 (en) | System and method for monitoring the operation of a power converter | |
| US4785235A (en) | Shorts testing technique reducing phantom shorts problems | |
| JPH05291899A (ja) | ヒステリシスコンパレータ回路 | |
| US4092550A (en) | Frequency multiplier and level detector | |
| US6924658B2 (en) | Device and method for checking signal transmission quality of circuit board | |
| CN1142628C (zh) | 一种整形电路 | |
| Ashton et al. | Characterization of off chip ESD protection devices | |
| Armstrong et al. | Single-event transient error characterization of a radiation-hardened by design 90 nm SerDes transmitter driver | |
| US6952356B2 (en) | Adaptive over-current detection | |
| CN110146746A (zh) | 一种宽量程高精度单粒子瞬态参数测试装置、方法 | |
| JPH1151975A (ja) | ロゴスキーコイル用積分回路 | |
| SU892390A1 (ru) | Устройство дл разбраковки магнитных элементов | |
| JPH01314972A (ja) | サージ検出回路 | |
| JPH05288779A (ja) | 入力保護回路 | |
| SU741327A1 (ru) | Способ отбраковки резисторов | |
| CN115870568A (zh) | 基于PSoC的电火花加工放电状态识别系统及方法 | |
| SU1580283A1 (ru) | Цифровой омметр | |
| RU2208766C2 (ru) | Измерительная система | |
| SU917144A1 (ru) | Логический пробник |