JPH0726980B2 - ピーク検出回路 - Google Patents
ピーク検出回路Info
- Publication number
- JPH0726980B2 JPH0726980B2 JP30079887A JP30079887A JPH0726980B2 JP H0726980 B2 JPH0726980 B2 JP H0726980B2 JP 30079887 A JP30079887 A JP 30079887A JP 30079887 A JP30079887 A JP 30079887A JP H0726980 B2 JPH0726980 B2 JP H0726980B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- capacitor
- output
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、オシロスコープ等に使用されるピーク検出回
路に関する。
路に関する。
従来の技術 従来、この種のピーク検出回路は入力端に接続されたダ
イオードを通してコンデンサを充電することにより実現
されている。また、ダイオードの順方向電圧による出力
誤差を補償するため、第４図に示すように入力信号電圧
と出力直流電圧とを比較する比較器を設け、この比較器
の出力電流によりコンデンサを充電する回路方式も考え
られている。
イオードを通してコンデンサを充電することにより実現
されている。また、ダイオードの順方向電圧による出力
誤差を補償するため、第４図に示すように入力信号電圧
と出力直流電圧とを比較する比較器を設け、この比較器
の出力電流によりコンデンサを充電する回路方式も考え
られている。
第４図に従来のピーク検出回路である。第４図において
は21は入力信号電圧と出力電圧とを比較する比較器、22
は入力インピーダンスの十分に大きいバッファアンプで
ある。
は21は入力信号電圧と出力電圧とを比較する比較器、22
は入力インピーダンスの十分に大きいバッファアンプで
ある。
入力信号電圧が出力ピーク電圧より低い時、比較器21の
出力は低電位でありダイオードは逆バイアスされ、コン
デンサ両端の電圧即ち出力電圧は保存される。また、入
力信号電圧が出力ピーク電圧より高くなると、比較器21
の出力は高電位となりダイオードが順方向にバイアスさ
れ、出力電圧が入力信号電圧に等しくなるまでコンデン
サが充電される。
出力は低電位でありダイオードは逆バイアスされ、コン
デンサ両端の電圧即ち出力電圧は保存される。また、入
力信号電圧が出力ピーク電圧より高くなると、比較器21
の出力は高電位となりダイオードが順方向にバイアスさ
れ、出力電圧が入力信号電圧に等しくなるまでコンデン
サが充電される。
発明が解決しようとする問題点 しかしながら、上記従来のピーク検出回路は全時間領域
にわたる入力信号を対象にしており、任意の時刻から一
定時間内における入力信号の最大（最小）電圧を検出す
ることは不可能であった。
にわたる入力信号を対象にしており、任意の時刻から一
定時間内における入力信号の最大（最小）電圧を検出す
ることは不可能であった。
また、実際にはダイオードの逆方向電流、バッファアン
プの入力電流等が流れることによりコンデンサの電荷が
放電するため、ホールド時に出力電圧が時間とともに低
下し、正確なピーク値を検出できないという問題点があ
った。
プの入力電流等が流れることによりコンデンサの電荷が
放電するため、ホールド時に出力電圧が時間とともに低
下し、正確なピーク値を検出できないという問題点があ
った。
本発明はこのような従来の問題を解決するものであり、
任意の期間内における入力信号のピーク電圧を精度よく
検出できる優れたピーク検出回路を提供することを目的
とするものである。
任意の期間内における入力信号のピーク電圧を精度よく
検出できる優れたピーク検出回路を提供することを目的
とするものである。
問題点を解決するための手段 本発明は上記問題点を解決するために、入力信号とピー
ク検出回路の出力信号とを比較し、入力信号の電圧が高
い場合に信号を出力する比較器を設け、この比較器の出
力信号、ゲート信号、リセット信号とを入力しその論理
積によって電流源をコンデンサに接続し、リセット信号
によってコンデンサの充電電圧を放電し、上記コンデン
サの電圧をピーク検出回路の出力信号とするバッファア
ンプを設けるという構成にしたものである。
ク検出回路の出力信号とを比較し、入力信号の電圧が高
い場合に信号を出力する比較器を設け、この比較器の出
力信号、ゲート信号、リセット信号とを入力しその論理
積によって電流源をコンデンサに接続し、リセット信号
によってコンデンサの充電電圧を放電し、上記コンデン
サの電圧をピーク検出回路の出力信号とするバッファア
ンプを設けるという構成にしたものである。
作用 本発明は上記構成により、ゲート信号入力中のみ入力信
号のピーク値がコンデンサに充電されてホールドし、リ
セット信号によってピーク値がリセットされることとな
る。
号のピーク値がコンデンサに充電されてホールドし、リ
セット信号によってピーク値がリセットされることとな
る。
実施例 第１図は本発明の一実施例の構成を示すブロック図であ
り、特に＋ピークの検出を目的とするものである。第１
図において、１は比較器、２は電流源、３はスイッチ回
路、４はコンデンサ、５はバッファアンプ、６は論理積
回路、７はリセット回路、８はインバータである。
り、特に＋ピークの検出を目的とするものである。第１
図において、１は比較器、２は電流源、３はスイッチ回
路、４はコンデンサ、５はバッファアンプ、６は論理積
回路、７はリセット回路、８はインバータである。
上記動作を説明する。ゲート信号が「Ｈ」（正論理）の
期間中スイッチ３は閉となり入力信号と出力信号を比較
し、入力信号が出力信号より低い状態が続くかぎり定電
流源２を駆動しコンデンサ４を充電し、一致すると充電
を停止、逆に入力信号が低電位となっても出力電圧を一
定にすべくコンデンサの充電電荷を保持、すなわちピー
ク値を保持する。
期間中スイッチ３は閉となり入力信号と出力信号を比較
し、入力信号が出力信号より低い状態が続くかぎり定電
流源２を駆動しコンデンサ４を充電し、一致すると充電
を停止、逆に入力信号が低電位となっても出力電圧を一
定にすべくコンデンサの充電電荷を保持、すなわちピー
ク値を保持する。
ゲート信号が「Ｌ」（負論理）になるとスイッチ３は開
となりピーク検出回路としての働きを停止する。リセッ
ト回路４はゲート信号とは無関係に一定周期でコンデン
サ４の充電電荷を放電させる働きをもつ。
となりピーク検出回路としての働きを停止する。リセッ
ト回路４はゲート信号とは無関係に一定周期でコンデン
サ４の充電電荷を放電させる働きをもつ。
第２図は本発明の具体的実施例を示すものであり、最低
電圧が0V以上の入力信号の＋ピークの検出を目的とする
ものである。第２図において、Q1からQ6はトランジスタ
であり、トランジスタQ1とQ2、Q3とQ4はそれぞれ平衡ス
イッチング回路を構成している。トランジスタQ1のベー
スは信号入力端子11に、トランジスタQ2のベースは出力
端14にそれぞれ接続されており、トランジスタQ1、Q2に
よる平衡スイッチング回路は入力信号電圧と出力電圧と
を比較する。トランジスタQ4のベースは適当な定電位に
保たれ、そのコレクタはトランジスタQ1とQ2の共通エミ
ッタに接続されている。トランジスタQ5はベースがトラ
ンジスタQ1のコレクタに接続されコレクタがコンデンサ
15に接続されており、第１図の電流源２とスイッチ回路
３との機能を兼ねている。トランジスタQ6はベースがリ
セット入力端13に接続されコレクタがコンデンサ15に接
続されたリセット用スイッチングトランジスタである。
また、17は入力インピーダンスの十分に大きい出力バッ
ファアンプである。16はゲート入力端12の信号極性を反
転するためのインバータ、D1、D2はダイオードであり、
ダイオードD1はインバータ16の出力端とトランジスタQ3
のベースとの間、ダイオードD2はリセット入力端13とQ3
のベースとの間に接続されている。
電圧が0V以上の入力信号の＋ピークの検出を目的とする
ものである。第２図において、Q1からQ6はトランジスタ
であり、トランジスタQ1とQ2、Q3とQ4はそれぞれ平衡ス
イッチング回路を構成している。トランジスタQ1のベー
スは信号入力端子11に、トランジスタQ2のベースは出力
端14にそれぞれ接続されており、トランジスタQ1、Q2に
よる平衡スイッチング回路は入力信号電圧と出力電圧と
を比較する。トランジスタQ4のベースは適当な定電位に
保たれ、そのコレクタはトランジスタQ1とQ2の共通エミ
ッタに接続されている。トランジスタQ5はベースがトラ
ンジスタQ1のコレクタに接続されコレクタがコンデンサ
15に接続されており、第１図の電流源２とスイッチ回路
３との機能を兼ねている。トランジスタQ6はベースがリ
セット入力端13に接続されコレクタがコンデンサ15に接
続されたリセット用スイッチングトランジスタである。
また、17は入力インピーダンスの十分に大きい出力バッ
ファアンプである。16はゲート入力端12の信号極性を反
転するためのインバータ、D1、D2はダイオードであり、
ダイオードD1はインバータ16の出力端とトランジスタQ3
のベースとの間、ダイオードD2はリセット入力端13とQ3
のベースとの間に接続されている。
次に上記実施例の動作について説明する。上記実施例に
おいてリセット信号端13、ゲート信号端12がともに低レ
ベルの期間ダイオードD1が「ON」となり、トランジスタ
Q3のベース電位がトランジスタQ4のベース電位より高く
なるため、トランジスタQ4がカットオフとなる。このた
めトランジスタQ1、Q2ともにコレクタ電流が流れず、ト
ランジスタQ5のベース電位が高くなるため、トランジス
タQ5はカットオフとなり、出力電位は保存される。
おいてリセット信号端13、ゲート信号端12がともに低レ
ベルの期間ダイオードD1が「ON」となり、トランジスタ
Q3のベース電位がトランジスタQ4のベース電位より高く
なるため、トランジスタQ4がカットオフとなる。このた
めトランジスタQ1、Q2ともにコレクタ電流が流れず、ト
ランジスタQ5のベース電位が高くなるため、トランジス
タQ5はカットオフとなり、出力電位は保存される。
リセット信号端13が低レベル、ゲート信号端12が高レベ
ルの期間はダイオードD1、D2ともに“OFF"となり、トラ
ンジスタQ4が“ON"となるため、トランジスタQ1、Q2の
共通エミッタ電流が流れる。このためトランジスタQ1、
Q2で構成される平衡スイッチング回路は入力信号電圧と
出力電圧とを比較し、トランジスタQ5のベース電位を制
御する。すなわち、入力信号電圧が出力電圧より高くな
ると、トランジスタQ5のベース電位が下がりコンデンサ
15はトランジスタQ5のコレクタ電流によって充電され、
出力電圧が上昇する。逆に入力信号電圧が出力電圧より
低くなると、トランジスタQ5はカットオフとなり、出力
電圧は保存される。以上の動作より非リセット状態下で
ゲート信号として一定期間パルスを印加することによ
り、一定期間内における入力信号電圧の最大値を検出し
保持することができる。
ルの期間はダイオードD1、D2ともに“OFF"となり、トラ
ンジスタQ4が“ON"となるため、トランジスタQ1、Q2の
共通エミッタ電流が流れる。このためトランジスタQ1、
Q2で構成される平衡スイッチング回路は入力信号電圧と
出力電圧とを比較し、トランジスタQ5のベース電位を制
御する。すなわち、入力信号電圧が出力電圧より高くな
ると、トランジスタQ5のベース電位が下がりコンデンサ
15はトランジスタQ5のコレクタ電流によって充電され、
出力電圧が上昇する。逆に入力信号電圧が出力電圧より
低くなると、トランジスタQ5はカットオフとなり、出力
電圧は保存される。以上の動作より非リセット状態下で
ゲート信号として一定期間パルスを印加することによ
り、一定期間内における入力信号電圧の最大値を検出し
保持することができる。
さらに、リセット信号端13が高レベルの状態ではトラン
ジスタQ6が飽和し、コンデンサ15の非接地端電位すなわ
ち出力電圧はゼロとなる。この時、トランジスタQ5はカ
ットオフとなっている。
ジスタQ6が飽和し、コンデンサ15の非接地端電位すなわ
ち出力電圧はゼロとなる。この時、トランジスタQ5はカ
ットオフとなっている。
第３図はリセット信号端13に一定周期Ｔの繰り返しパル
スを印加した場合の入出力波形のタイミングの一例であ
る。ここでリセットパルスの周期Ｔをピーク電圧保存期
間のコンデンサの放電時定数より十分に短くすれば、ゲ
ートパレスが立ち下がった後再びリセットパルスが立ち
上がるまでの期間、出力にはゲート開状態時の＋ピーク
電圧が正確に保存されている。さらに、上記の条件を満
たすリセットパルスを印加する限り、ゲートパルスの時
間的性質がどのようなものであっても、ピーク電圧保存
期間の出力電圧の精度を保証することができる。上記例
は側ピーク検出機能についてのべたが、側ピーク検
出についても電流源の方向、比較器の極性、リセット時
の放電極性等を変更することにより同様に実現されるこ
とは明らかである。
スを印加した場合の入出力波形のタイミングの一例であ
る。ここでリセットパルスの周期Ｔをピーク電圧保存期
間のコンデンサの放電時定数より十分に短くすれば、ゲ
ートパレスが立ち下がった後再びリセットパルスが立ち
上がるまでの期間、出力にはゲート開状態時の＋ピーク
電圧が正確に保存されている。さらに、上記の条件を満
たすリセットパルスを印加する限り、ゲートパルスの時
間的性質がどのようなものであっても、ピーク電圧保存
期間の出力電圧の精度を保証することができる。上記例
は側ピーク検出機能についてのべたが、側ピーク検
出についても電流源の方向、比較器の極性、リセット時
の放電極性等を変更することにより同様に実現されるこ
とは明らかである。
以上のように本実施例では、非リセット状態においてゲ
ート信号が“ON"の期間スイッチ回路は比較器の出力の
みによって制御され、その動作は従来のピーク検出回路
に等しい。また、ゲート信号が“OFF"の期間スイッチ回
路は入力信号に無関係に開状態となり、出力電圧は保存
される。従って、ゲート出力電圧が“ON"の期間すなわ
ちゲートを開いている期間の入力信号部分のピーク電圧
を検出し保持することができる。
ート信号が“ON"の期間スイッチ回路は比較器の出力の
みによって制御され、その動作は従来のピーク検出回路
に等しい。また、ゲート信号が“OFF"の期間スイッチ回
路は入力信号に無関係に開状態となり、出力電圧は保存
される。従って、ゲート出力電圧が“ON"の期間すなわ
ちゲートを開いている期間の入力信号部分のピーク電圧
を検出し保持することができる。
さらに、ピークホールド時すなわちスイッチ回路が開状
態時にコンデンサが放電する時定数に比べ十分に周期の
短い繰り返しリセットパルスを加え、周期的にコンデン
サを一定電位に充放電し、非リセット状態時の出力を適
当なタイミングで取り出すことにより、ピークホールド
時のコンデンサの放電による出力誤差の少ない高精度の
ピーク検出が可能となる。
態時にコンデンサが放電する時定数に比べ十分に周期の
短い繰り返しリセットパルスを加え、周期的にコンデン
サを一定電位に充放電し、非リセット状態時の出力を適
当なタイミングで取り出すことにより、ピークホールド
時のコンデンサの放電による出力誤差の少ない高精度の
ピーク検出が可能となる。
本実施例では以下に示す効果を有する。
(1) 入力ゲート信号によってピーク値を保持するコン
デンサの充電電流を制御しているため、ゲート信号とし
て適当なパルス信号を用いることにより、任意の期間内
における入力信号電圧のピーク電圧を検出することがで
きる。特に、ゲート信号入力としてピーク値を検出する
入力信号に同期した周期パルスを加えた場合、ゲートパ
ルス幅及びゲートパルスと入力信号との位相関係を適当
に選択することにより、入力周期波形の一周期内におけ
る任意の波形部分内のピーク電圧を検出できる。
デンサの充電電流を制御しているため、ゲート信号とし
て適当なパルス信号を用いることにより、任意の期間内
における入力信号電圧のピーク電圧を検出することがで
きる。特に、ゲート信号入力としてピーク値を検出する
入力信号に同期した周期パルスを加えた場合、ゲートパ
ルス幅及びゲートパルスと入力信号との位相関係を適当
に選択することにより、入力周期波形の一周期内におけ
る任意の波形部分内のピーク電圧を検出できる。
(2) 出力電圧保存期間のコンデンサの放電時定数に比
べ十分に短い周期の繰り返しリセットパルスを加え、周
期的にコンデンサを適当な一定電位に放電することによ
り、リセット信号波形、ゲート信号波形、入力信号波
形、及びこの三者の時間関係がどのようなものであって
も、出力電圧保存期間におけるコンデンサの放電による
出力電圧の低下を十分に小さくし、出力精度を一定レベ
ル以上に保証できる。
べ十分に短い周期の繰り返しリセットパルスを加え、周
期的にコンデンサを適当な一定電位に放電することによ
り、リセット信号波形、ゲート信号波形、入力信号波
形、及びこの三者の時間関係がどのようなものであって
も、出力電圧保存期間におけるコンデンサの放電による
出力電圧の低下を十分に小さくし、出力精度を一定レベ
ル以上に保証できる。
従って、上記条件を満たす適当なリセットパルス及び適
当なゲートパルスを用いることにより、任意の入力信号
部分のピーク電圧を一定の保証された精度で検出でき
る。
当なゲートパルスを用いることにより、任意の入力信号
部分のピーク電圧を一定の保証された精度で検出でき
る。
発明の効果 本発明は上記実施例より明らかなように、入力信号とピ
ーク検出回路の出力信号とを比較し、入力信号の電圧が
高い場合に信号を出力する比較器を設け、この比較器の
出力信号、ゲート信号、リセット信号とを入力し、その
論理積によって電流源をコンデンサに接続し、リセット
信号によってコンデンサの充電電圧を放電し、上記コン
デンサの電圧をピーク検出回路の出力信号とするバッフ
ァアンプを設けるという構成にしたので、ゲート信号入
力中のみ入力信号のピーク値がコンデンサに充電されて
ホールドし、リセット信号によってピーク値がリセット
されることとなって、任意の期間内における入力信号の
ピーク電圧を精度よく検出できるという効果を有する。
ーク検出回路の出力信号とを比較し、入力信号の電圧が
高い場合に信号を出力する比較器を設け、この比較器の
出力信号、ゲート信号、リセット信号とを入力し、その
論理積によって電流源をコンデンサに接続し、リセット
信号によってコンデンサの充電電圧を放電し、上記コン
デンサの電圧をピーク検出回路の出力信号とするバッフ
ァアンプを設けるという構成にしたので、ゲート信号入
力中のみ入力信号のピーク値がコンデンサに充電されて
ホールドし、リセット信号によってピーク値がリセット
されることとなって、任意の期間内における入力信号の
ピーク電圧を精度よく検出できるという効果を有する。
第１図は本発明の一実施例におけるピーク検出回路のブ
ロック図、第２図は同実施例の具体回路図、第３図は同
実施例の入出力信号形のタイミング波形図、第４図は従
来のピーク検出回路図である。 １……比較器、２……電流源、３……スイッチ回路、４
……コンデンサ、５……バッファアンプ、６……論理積
回路、７……リセット回路、８……インバータ、11……
信号入力端、12……ゲート信号入力端、13……リセット
信号入力端、14……出力端、15……コンデンサ、16……
インバータ、17……バッファアンプ、21……比較器、22
……バッファアンプ、Q1〜Q6……トランジスタ、D1、D2
……ダイオード。
ロック図、第２図は同実施例の具体回路図、第３図は同
実施例の入出力信号形のタイミング波形図、第４図は従
来のピーク検出回路図である。 １……比較器、２……電流源、３……スイッチ回路、４
……コンデンサ、５……バッファアンプ、６……論理積
回路、７……リセット回路、８……インバータ、11……
信号入力端、12……ゲート信号入力端、13……リセット
信号入力端、14……出力端、15……コンデンサ、16……
インバータ、17……バッファアンプ、21……比較器、22
……バッファアンプ、Q1〜Q6……トランジスタ、D1、D2
……ダイオード。
Claims (1)
- 【請求項１】入力信号とピーク検出回路の出力信号とを
比較し、入力信号の電圧が高い場合に信号を出力する比
較器と、この比較器の出力信号ゲート信号、リセット信
号とを入力しその論理積を出力する論理積回路と、この
論理積回路の出力信号によって電流源をコンデンサに接
続するスイッチ回路と、上記リセット信号によって上記
コンデンサの充電電圧を放電するリセット回路と、上記
コンデンサの電圧を上記ピーク検出回路の出力信号とす
るバッファアンプとを備えたピーク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30079887A JPH0726980B2 (ja) | 1987-11-27 | 1987-11-27 | ピーク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30079887A JPH0726980B2 (ja) | 1987-11-27 | 1987-11-27 | ピーク検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01141366A JPH01141366A (ja) | 1989-06-02 |
| JPH0726980B2 true JPH0726980B2 (ja) | 1995-03-29 |
Family
ID=17889227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30079887A Expired - Lifetime JPH0726980B2 (ja) | 1987-11-27 | 1987-11-27 | ピーク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0726980B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6223805B2 (ja) * | 2013-12-12 | 2017-11-01 | 新電元工業株式会社 | ピークホールド回路およびピークホールド方法 |
| JP6821400B2 (ja) * | 2016-11-10 | 2021-01-27 | ローム株式会社 | ワイヤレス送電装置および送電制御回路 |
| CN115219427A (zh) * | 2022-07-28 | 2022-10-21 | 上海八通生物科技股份有限公司 | 一种动态获取荧光仪光电信号最大值的电路及其方法 |
-
1987
- 1987-11-27 JP JP30079887A patent/JPH0726980B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01141366A (ja) | 1989-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970703600A (ko) | 일정 임피던스 샘플링 스위치(a constant impedance sampling switch) | |
| JPS6042519Y2 (ja) | 積分回路 | |
| JPH0715319A (ja) | 断熱的ダイナミック予備充電ブースト回路 | |
| US4441039A (en) | Input buffer circuit for semiconductor memory | |
| JPH0726980B2 (ja) | ピーク検出回路 | |
| JPH0715318A (ja) | 断熱的ダイナミック非反転回路 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| SU600738A1 (ru) | Делитель частоты следовани импульсов | |
| SU1167712A1 (ru) | Пиковый детектор | |
| RU1817230C (ru) | Устройство задержки импульсов без изменени их длительности | |
| US3515900A (en) | Logic circuit arrangements | |
| SU1152087A2 (ru) | Делитель частоты | |
| SU1162051A1 (ru) | Амплитудно-временной преобразователь | |
| JPS5917901B2 (ja) | オ−バ−フロ−ケンシユツキオクカイロ | |
| SU366572A1 (ru) | ВСЕСОЮЗНАЯI •пзтЕ;:7..с-.-.';ь::^1ЕС1ГА;; ; бкбшо7е;ча, МБА ^_^ | |
| SU1309278A1 (ru) | Формирователь импульсов | |
| SU1138933A1 (ru) | Селектор импульсов по длительности | |
| SU425331A1 (ru) | Адресный формирователь для накопителя на мдп-структурах | |
| SU1550601A1 (ru) | Генератор импульсов | |
| SU752760A1 (ru) | Генератор импульсов | |
| SU744945A1 (ru) | Расширитель импульсов | |
| SU748804A1 (ru) | Мультивибратор | |
| JP3010708B2 (ja) | パルス発生器 | |
| SU362444A1 (ru) | УСТРОЙСТВО дл НЕЗАВИСИМОЙ РЕГУЛИРОВКИ | |
| SU790123A1 (ru) | Одновибратор |