JPH07273029A - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JPH07273029A JPH07273029A JP6064939A JP6493994A JPH07273029A JP H07273029 A JPH07273029 A JP H07273029A JP 6064939 A JP6064939 A JP 6064939A JP 6493994 A JP6493994 A JP 6493994A JP H07273029 A JPH07273029 A JP H07273029A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- film
- silicon substrate
- substrate
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 シリコン基板表面にエピタキシャル成長させ
た化合物半導体層の素子形成領域の転位密度を低減した
化合物半導体基板を提供すること。 【構成】 シリコン基板１０表面に化合物半導体層１１
をエピタキシャル成長させた化合物半導体基板１におい
て、前記シリコン基板裏面に、絶縁膜や窒化膜などの膜
２を格子状またはストライプ状に形成したこと化合物半
導体基板。 【効果】 化合物半導体層１１の膜２の端部に位置する
部分に歪みが生じ、この歪み部分に転位が集中し、その
他の部分の転位密度を減少させる。
た化合物半導体層の素子形成領域の転位密度を低減した
化合物半導体基板を提供すること。 【構成】 シリコン基板１０表面に化合物半導体層１１
をエピタキシャル成長させた化合物半導体基板１におい
て、前記シリコン基板裏面に、絶縁膜や窒化膜などの膜
２を格子状またはストライプ状に形成したこと化合物半
導体基板。 【効果】 化合物半導体層１１の膜２の端部に位置する
部分に歪みが生じ、この歪み部分に転位が集中し、その
他の部分の転位密度を減少させる。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板表面に化
合物半導体層をエピタキシャル成長させた化合物半導体
基板に関する。
合物半導体層をエピタキシャル成長させた化合物半導体
基板に関する。
【０００２】
【従来の技術】化合物半導体基板は、その上に形成され
る素子の性能が優れ、高速動作や高周波域での動作が可
能なこと、また、発光デバイスへの利用など、近年その
需要が多くなっている。しかし化合物半導体単体での基
板は、６〜８インチさらには１２インチといった大口径
化が達成されているシリコン基板と比較し、その大きさ
が未だ３〜４インチ程度と小さく、その上に形成される
デバイスの量産性に欠けるものである。
る素子の性能が優れ、高速動作や高周波域での動作が可
能なこと、また、発光デバイスへの利用など、近年その
需要が多くなっている。しかし化合物半導体単体での基
板は、６〜８インチさらには１２インチといった大口径
化が達成されているシリコン基板と比較し、その大きさ
が未だ３〜４インチ程度と小さく、その上に形成される
デバイスの量産性に欠けるものである。
【０００３】そこで、注目されているのが、シリコン基
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた化合物半導体基板である。このようにシリ
コン基板上に化合物半導体をエピタキシャル成長される
ことでその大口径化を行うことが可能となる。
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた化合物半導体基板である。このようにシリ
コン基板上に化合物半導体をエピタキシャル成長される
ことでその大口径化を行うことが可能となる。
【０００４】しかしながら、シリコン単結晶基板上に化
合物半導体層を成長させた化合物半導体基板は、化合物
半導体エピタキシャル層に、通常、１０8 ｃｍ-2程度の
高い転位欠陥が存在する。この転位欠陥は、基板に形成
されるデバイスの各素子に悪影響を与えるため、このよ
うに高い転位密度のある化合物半導体基板をそのまま使
用することはできない。この転位欠陥は貫通転位などと
称され、シリコン単結晶と化合物半導体との格子定数の
違い、および熱膨張係数の不整合によって発生する。
合物半導体層を成長させた化合物半導体基板は、化合物
半導体エピタキシャル層に、通常、１０8 ｃｍ-2程度の
高い転位欠陥が存在する。この転位欠陥は、基板に形成
されるデバイスの各素子に悪影響を与えるため、このよ
うに高い転位密度のある化合物半導体基板をそのまま使
用することはできない。この転位欠陥は貫通転位などと
称され、シリコン単結晶と化合物半導体との格子定数の
違い、および熱膨張係数の不整合によって発生する。
【０００５】そこで、この転位欠陥の密度を低減させる
手法として、例えば、図５に示すように、シリコン基板
１０の表面に化合物半導体であるＧａＡｓ層１１をエピ
タキシャル成長させ、さらにその上に部分的にＳｉＯ2
膜１２を形成し、これを熱アニールすることによって、
ＳｉＯ2 膜１２の下のＧａＡｓ層１１に部分的な応力を
加え、この応力が最も大きく加わるＳｉＯ2 膜１２の端
部のＧａＡｓ部分に転位を移動、集中させ、他の部分で
の転位を減少させる方法がある。
手法として、例えば、図５に示すように、シリコン基板
１０の表面に化合物半導体であるＧａＡｓ層１１をエピ
タキシャル成長させ、さらにその上に部分的にＳｉＯ2
膜１２を形成し、これを熱アニールすることによって、
ＳｉＯ2 膜１２の下のＧａＡｓ層１１に部分的な応力を
加え、この応力が最も大きく加わるＳｉＯ2 膜１２の端
部のＧａＡｓ部分に転位を移動、集中させ、他の部分で
の転位を減少させる方法がある。
【０００６】
【発明が解決しようとする課題】しかしながら上述のよ
うに素子を形成するＧａＡｓ層表面にＳｉＯ2 膜を形成
した場合、素子形成の際の妨げになり好ましくない。ま
た、転位の集中する部分は、ＳｉＯ2 膜の端部のみで、
他の部分では転位密度が低減されるものの、ＳｉＯ2 膜
が形成されている部分ではその下全面に応力が少なから
ず加わることになり、ＧａＡｓ層に結晶欠陥をもたらす
恐れがある。
うに素子を形成するＧａＡｓ層表面にＳｉＯ2 膜を形成
した場合、素子形成の際の妨げになり好ましくない。ま
た、転位の集中する部分は、ＳｉＯ2 膜の端部のみで、
他の部分では転位密度が低減されるものの、ＳｉＯ2 膜
が形成されている部分ではその下全面に応力が少なから
ず加わることになり、ＧａＡｓ層に結晶欠陥をもたらす
恐れがある。
【０００７】そこで、本発明の目的は、シリコン基板表
面に化合物半導体層をエピタキシャル成長させた化合物
半導体基板において、化合物半導体層への素子形成の妨
げとならず、素子形成領域の転位密度を低減した化合物
半導体基板を提供することである。
面に化合物半導体層をエピタキシャル成長させた化合物
半導体基板において、化合物半導体層への素子形成の妨
げとならず、素子形成領域の転位密度を低減した化合物
半導体基板を提供することである。
【０００８】
【課題を解決するための手段】上記目的を解決するため
の本発明は、シリコン基板表面に化合物半導体層をエピ
タキシャル成長させた化合物半導体基板において、前記
シリコン基板裏面に、前記シリコン基板との間で応力が
生じる膜を部分的に形成したことを特徴とする化合物半
導体基板である。
の本発明は、シリコン基板表面に化合物半導体層をエピ
タキシャル成長させた化合物半導体基板において、前記
シリコン基板裏面に、前記シリコン基板との間で応力が
生じる膜を部分的に形成したことを特徴とする化合物半
導体基板である。
【０００９】また本発明は、前記応力が生じる膜は、前
記シリコン基板の＜１１０＞方向に水平あるいは垂直な
格子状に形成したことを特徴とする化合物半導体基板で
あり、また、前記応力が生じる膜は、前記シリコン基板
の＜１１０＞方向に水平あるいは垂直なストライプ状に
形成したことを特徴とする化合物半導体基板である。
記シリコン基板の＜１１０＞方向に水平あるいは垂直な
格子状に形成したことを特徴とする化合物半導体基板で
あり、また、前記応力が生じる膜は、前記シリコン基板
の＜１１０＞方向に水平あるいは垂直なストライプ状に
形成したことを特徴とする化合物半導体基板である。
【００１０】
【作用】上述のように構成された本発明の化合物半導体
基板は、化合物半導体層をエピタキシャル成長させるシ
リコン基板の裏面に、シリコン基板との間で応力が生じ
る膜を、部分的に形成することで、シリコン基板裏面か
ら応力を加え、この応力が生じる膜の端部の部分に対面
したシリコン基板表面上の化合物半導体層に局部的な歪
みを形成し、この基板を熱アニールすることで、この歪
み部分に化合物半導体層の転位を移動、集中させること
によって、その他の部分の転位密度を減少させる。
基板は、化合物半導体層をエピタキシャル成長させるシ
リコン基板の裏面に、シリコン基板との間で応力が生じ
る膜を、部分的に形成することで、シリコン基板裏面か
ら応力を加え、この応力が生じる膜の端部の部分に対面
したシリコン基板表面上の化合物半導体層に局部的な歪
みを形成し、この基板を熱アニールすることで、この歪
み部分に化合物半導体層の転位を移動、集中させること
によって、その他の部分の転位密度を減少させる。
【００１１】本発明において、応力が生じる膜を格子状
またはストライプ状に形成することで、その格子または
ストライプの間隔を素子形成領域の大きさにあわせるこ
とによって、素子形成領域に不要な応力が加わることが
ない。
またはストライプ状に形成することで、その格子または
ストライプの間隔を素子形成領域の大きさにあわせるこ
とによって、素子形成領域に不要な応力が加わることが
ない。
【００１２】
【実施例】以下、本発明による一実施例を添付した図面
を参照して説明する。
を参照して説明する。
【００１３】図１は、本発明を適用した化合物半導体基
板の裏面の平面図であり、図２は図１におけるＡ−Ａ線
での断面図（図示する場合には、上が表面）である。な
お、図５と同一の機能の部材には同一付号を付した。
板の裏面の平面図であり、図２は図１におけるＡ−Ａ線
での断面図（図示する場合には、上が表面）である。な
お、図５と同一の機能の部材には同一付号を付した。
【００１４】本実施例の化合物半導体基板１は図示する
ように、単結晶シリコン基板１０表面にＧａＡｓ層１１
を公知のエピタキシャル成長法、例えばＭＯＣＶＤ法や
分子線エピタキシー法、ＭＯＭＢＥ法などが挙げられる
が、本実施例ではＭＯＣＶＤ法により得られたシリコン
基板上にＧｓＡｓをエピタキシャル基板させたものであ
る。
ように、単結晶シリコン基板１０表面にＧａＡｓ層１１
を公知のエピタキシャル成長法、例えばＭＯＣＶＤ法や
分子線エピタキシー法、ＭＯＭＢＥ法などが挙げられる
が、本実施例ではＭＯＣＶＤ法により得られたシリコン
基板上にＧｓＡｓをエピタキシャル基板させたものであ
る。
【００１５】具体的には、減圧ＭＯＣＶＤ法を用いて、
まず、シリコン基板をＨ2 、ＡｓＨ3 雰囲気中で、８５
０℃以上の高温で表面化処理を施し、ＴＭＧおよびＡｓ
Ｈ3を原料として供給して、４００℃にて、シリコン基
板上に単結晶ＧａＡｓを成長させるのに必要なバッファ
層（図示せず）を２００〜５００Å程度成長させ、その
後、７００℃まで昇温して、単結晶ＧａＡｓ層１１を約
３μｍエピタキシャル成長させる。
まず、シリコン基板をＨ2 、ＡｓＨ3 雰囲気中で、８５
０℃以上の高温で表面化処理を施し、ＴＭＧおよびＡｓ
Ｈ3を原料として供給して、４００℃にて、シリコン基
板上に単結晶ＧａＡｓを成長させるのに必要なバッファ
層（図示せず）を２００〜５００Å程度成長させ、その
後、７００℃まで昇温して、単結晶ＧａＡｓ層１１を約
３μｍエピタキシャル成長させる。
【００１６】さらにシリコン基板１０裏面に、ＳｉＯ2
膜２をＬＰＣＶＤ法や、熱ＣＶＤ法などによって膜厚
０．３〜０．５μｍ形成し、このＳｉＯ2 膜２をフォト
リソグラフィーおよびエッチングによって、例えばこの
化合物半導体基板１に形成されるトランジスタなどのゲ
ート間隔と等しい間隔Ｌで、ＳｉＯ2 膜の幅Ｗ３〜１０
μｍの格子状のＳｉＯ2 膜２としたものである。なお、
上記では、ＳｉＯ2 膜２より先にＧａＡｓ層を形成して
いるが、先にＳｉＯ2 膜２をシリコン基板全面に形成
し、その後、ＧａＡｓ層１１のエピタキシャル成長を行
い、ＳｉＯ2 膜２をエッチングして格子状にしてもよ
い。
膜２をＬＰＣＶＤ法や、熱ＣＶＤ法などによって膜厚
０．３〜０．５μｍ形成し、このＳｉＯ2 膜２をフォト
リソグラフィーおよびエッチングによって、例えばこの
化合物半導体基板１に形成されるトランジスタなどのゲ
ート間隔と等しい間隔Ｌで、ＳｉＯ2 膜の幅Ｗ３〜１０
μｍの格子状のＳｉＯ2 膜２としたものである。なお、
上記では、ＳｉＯ2 膜２より先にＧａＡｓ層を形成して
いるが、先にＳｉＯ2 膜２をシリコン基板全面に形成
し、その後、ＧａＡｓ層１１のエピタキシャル成長を行
い、ＳｉＯ2 膜２をエッチングして格子状にしてもよ
い。
【００１７】この格子状のＳｉＯ2 膜２は、シリコン基
板１０上に形成するＧａＡｓ層１１の転位欠陥を減少さ
せるためのもので、このＳｉＯ2 膜２によって、ＧａＡ
ｓ層中に両者の熱膨張係数差により応力の強弱をつくり
だし、転位の移動速度の差をつくることによって、転位
をトランジスタなどの能動素子形成領域外のところに集
中させて、実質的に素子形成領域部分の転位を減少させ
るものである。なお、ＳｉＯ2 膜２の膜厚が約０．３μ
ｍのときが１９９２年春季応用物理学会において発表さ
れており、それによると膜厚を約０．３μｍ以上に厚く
してもあまり効果はなく、応力はＧａＡｓ層にかかるよ
りもＳｉＯ2 膜２の方に欠陥が発生するなどにより、吸
収されてしまうため、不必要に厚くしても効果はない。
それよりも格子状のパターンをシリコン基板１０の結晶
方位＜１１０＞方向に、水平および垂直な方向とするこ
とで、より効果的に転位の集中を起こさせることができ
る。これは、転位が（１１１）面上を移動するため、シ
リコン基板からＧａＡｓに伸びる転位は、シリコン基板
状の＜１１０＞方向に向かって移動しやすいためであ
る。
板１０上に形成するＧａＡｓ層１１の転位欠陥を減少さ
せるためのもので、このＳｉＯ2 膜２によって、ＧａＡ
ｓ層中に両者の熱膨張係数差により応力の強弱をつくり
だし、転位の移動速度の差をつくることによって、転位
をトランジスタなどの能動素子形成領域外のところに集
中させて、実質的に素子形成領域部分の転位を減少させ
るものである。なお、ＳｉＯ2 膜２の膜厚が約０．３μ
ｍのときが１９９２年春季応用物理学会において発表さ
れており、それによると膜厚を約０．３μｍ以上に厚く
してもあまり効果はなく、応力はＧａＡｓ層にかかるよ
りもＳｉＯ2 膜２の方に欠陥が発生するなどにより、吸
収されてしまうため、不必要に厚くしても効果はない。
それよりも格子状のパターンをシリコン基板１０の結晶
方位＜１１０＞方向に、水平および垂直な方向とするこ
とで、より効果的に転位の集中を起こさせることができ
る。これは、転位が（１１１）面上を移動するため、シ
リコン基板からＧａＡｓに伸びる転位は、シリコン基板
状の＜１１０＞方向に向かって移動しやすいためであ
る。
【００１８】このようにして形成された化合物半導体基
板１は、図３に示すように、ＳｉＯ2 膜２のある部分に
応力が加わり、ＳｉＯ2 膜２のない部分とで、シリコン
基板に加わる力に差が生じ、ＳｉＯ2 膜２の端部で、シ
リコン基板１０とその表面に形成されているＧａＡｓ層
１にわずかながら歪み部分３が生じる。なお、図３は図
１のにおけるＳｉＯ2 を形成した部分の応力による歪み
を概念的に表した部分拡大断面図である。
板１は、図３に示すように、ＳｉＯ2 膜２のある部分に
応力が加わり、ＳｉＯ2 膜２のない部分とで、シリコン
基板に加わる力に差が生じ、ＳｉＯ2 膜２の端部で、シ
リコン基板１０とその表面に形成されているＧａＡｓ層
１にわずかながら歪み部分３が生じる。なお、図３は図
１のにおけるＳｉＯ2 を形成した部分の応力による歪み
を概念的に表した部分拡大断面図である。
【００１９】このため、この基板１を８５０〜９００℃
の熱アニールを行うことで、歪み部分３にＧａＡｓ層１
１内の転位が移動し、歪みの生じている部分３に集中
し、歪みのない部分では、転位が減少する。
の熱アニールを行うことで、歪み部分３にＧａＡｓ層１
１内の転位が移動し、歪みの生じている部分３に集中
し、歪みのない部分では、転位が減少する。
【００２０】上記実施例における格子状のＳｉＯ2 膜
は、上記のほか、格子間隔Ｌを、例えば素子を形成する
チップの大きさとし、幅Ｗはスクライブライン（ダイシ
ングライン）の幅と同じにすることで、素子形成領域内
の転位を減少させ、さらに、素子形成領域には不要な応
力を加えることがなく、この裏面に設けたＳｉＯ2 膜２
の応力によるＧａＡｓ層１１の結晶欠陥の発生を防ぐこ
とができる。
は、上記のほか、格子間隔Ｌを、例えば素子を形成する
チップの大きさとし、幅Ｗはスクライブライン（ダイシ
ングライン）の幅と同じにすることで、素子形成領域内
の転位を減少させ、さらに、素子形成領域には不要な応
力を加えることがなく、この裏面に設けたＳｉＯ2 膜２
の応力によるＧａＡｓ層１１の結晶欠陥の発生を防ぐこ
とができる。
【００２１】また、格子状の他に、図４に示すように、
ストライプ状に形成することによっても転位密度の減少
した領域を作ることが可能である。なお、ストライプ状
に形成する場合には、図示すようなオリエンテーション
フラットに対して垂直方向以外に、水平方向であっても
よい。すなわち、シリコン基板の＜１１０＞方向に水平
または垂直とすると効果的に転位を集中させて、素子形
成領域の転位を減少させることができる。
ストライプ状に形成することによっても転位密度の減少
した領域を作ることが可能である。なお、ストライプ状
に形成する場合には、図示すようなオリエンテーション
フラットに対して垂直方向以外に、水平方向であっても
よい。すなわち、シリコン基板の＜１１０＞方向に水平
または垂直とすると効果的に転位を集中させて、素子形
成領域の転位を減少させることができる。
【００２２】上記実施例においては、化合物半導体層と
してＧａＡｓ層をエピタキシャル成長させたものである
が、ＧａＡｓの他に、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａ
Ａｓ、ＧａＰ、ＡｌＧａＰ、ＩｎＧａＰ、ＩｎＡｌＡｓ
などの化合物半導体をシリコン基板上に形成した化合物
半導体基板において、好適に実施することができる。
してＧａＡｓ層をエピタキシャル成長させたものである
が、ＧａＡｓの他に、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａ
Ａｓ、ＧａＰ、ＡｌＧａＰ、ＩｎＧａＰ、ＩｎＡｌＡｓ
などの化合物半導体をシリコン基板上に形成した化合物
半導体基板において、好適に実施することができる。
【００２３】なお、本発明において、シリコン基板裏面
に格子状またはストライプ状に形成するシリコン基板と
の間で、応力を生じる膜としては、ＳｉＯ2 のような酸
化膜、ＳｉＮのような窒化膜、多結晶シリコンやアモル
ファスシリコンのような単結晶シリコンと結晶性が異な
るシリコン膜、さらに、Ｗ、Ｔｉ、Ｍｏなどのような金
属などであり、シリコン基板と線膨脹係数や体膨脹係数
が異なり、シリコン基板との間で応力を生じ、部分的な
力が加わるものであれば特に限定されるものではない
が、それを形成するためのプロセスの容易さや素子形成
に与える影響を考慮した場合、上記実施例のようにＳｉ
Ｏ2 のような酸化膜、またはＳｉＮのような窒化膜が好
ましい。
に格子状またはストライプ状に形成するシリコン基板と
の間で、応力を生じる膜としては、ＳｉＯ2 のような酸
化膜、ＳｉＮのような窒化膜、多結晶シリコンやアモル
ファスシリコンのような単結晶シリコンと結晶性が異な
るシリコン膜、さらに、Ｗ、Ｔｉ、Ｍｏなどのような金
属などであり、シリコン基板と線膨脹係数や体膨脹係数
が異なり、シリコン基板との間で応力を生じ、部分的な
力が加わるものであれば特に限定されるものではない
が、それを形成するためのプロセスの容易さや素子形成
に与える影響を考慮した場合、上記実施例のようにＳｉ
Ｏ2 のような酸化膜、またはＳｉＮのような窒化膜が好
ましい。
【００２４】
【発明の効果】以上説明したように、本発明の化合物半
導体基板は、化合物半導体を成長させるシリコン基板裏
面に部分的にシリコン基板との間で応力を生じる膜を形
成し、これにより化合物半導体層内に生じた局所的な歪
みを発生させ、アニール時における転位の移動速度を部
分的に変化させることにより、転位を集中させたため、
素子形成の際に化合物半導体層表面には素子形成に障害
となるものは一切存在せず、かつ素子形成領域において
は転位密度が減少されているので、素子形成に好適な基
板となる。
導体基板は、化合物半導体を成長させるシリコン基板裏
面に部分的にシリコン基板との間で応力を生じる膜を形
成し、これにより化合物半導体層内に生じた局所的な歪
みを発生させ、アニール時における転位の移動速度を部
分的に変化させることにより、転位を集中させたため、
素子形成の際に化合物半導体層表面には素子形成に障害
となるものは一切存在せず、かつ素子形成領域において
は転位密度が減少されているので、素子形成に好適な基
板となる。
【図１】 本発明を適応した一実施例の基板裏面の平面
図である。
図である。
【図２】 図１中のＡ−Ａ線での断面図である。
【図３】 応力による歪みを説明するための部分拡大断
面図である。
面図である。
【図４】 本発明を適応した他の実施例の基板裏面の平
面図である。
面図である。
【図５】 従来の化合物半導体基板の断面図である。
１…化合物半導体基板、 ２…ＳｉＯ2 膜（応力を生じる膜）、 ３…歪み部分、 １０…シリコン基板、 １１…ＧａＡｓ層（化合物半導体層）。
Claims (3)
- 【請求項１】 シリコン基板表面に化合物半導体層をエ
ピタキシャル成長させた化合物半導体基板において、 前記シリコン基板裏面に、前記シリコン基板との間で応
力が生じる膜を部分的に形成したことを特徴とする化合
物半導体基板。 - 【請求項２】 前記応力が生じる膜は、前記シリコン基
板の＜１１０＞方向に水平および垂直な格子状に形成し
たことを特徴とする請求項１に記載の化合物半導体基
板。 - 【請求項３】 前記応力が生じる膜は、前記シリコン基
板の＜１１０＞方向に水平あるいは垂直なストライプ状
に形成したことを特徴とする請求項１に記載の化合物半
導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6064939A JPH07273029A (ja) | 1994-04-01 | 1994-04-01 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6064939A JPH07273029A (ja) | 1994-04-01 | 1994-04-01 | 化合物半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273029A true JPH07273029A (ja) | 1995-10-20 |
Family
ID=13272510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6064939A Withdrawn JPH07273029A (ja) | 1994-04-01 | 1994-04-01 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592677B2 (en) | 2010-10-04 | 2013-11-26 | Samsung Electronics Co., Ltd. | Substrate, solar cell including the substrate, and method of manufacturing the same |
| WO2020196179A1 (ja) * | 2019-03-27 | 2020-10-01 | 東京エレクトロン株式会社 | 成膜装置、成膜方法、および成膜システム |
-
1994
- 1994-04-01 JP JP6064939A patent/JPH07273029A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592677B2 (en) | 2010-10-04 | 2013-11-26 | Samsung Electronics Co., Ltd. | Substrate, solar cell including the substrate, and method of manufacturing the same |
| WO2020196179A1 (ja) * | 2019-03-27 | 2020-10-01 | 東京エレクトロン株式会社 | 成膜装置、成膜方法、および成膜システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US4872046A (en) | Heterojunction semiconductor device with <001> tilt | |
| US6881651B2 (en) | Methods and devices using group III nitride compound semiconductor | |
| JP3027473B2 (ja) | 半導体からなる部品 | |
| KR20020011338A (ko) | 반도체 기판과 전계 효과형 트랜지스터 및 ＳｉＧｅ층의형성 방법 및 이것을 이용한 왜곡 Ｓｉ층의 형성 방법과전계 효과형 트랜지스터의 제조 방법 | |
| JPS62183509A (ja) | 半導体付着方法及びデバイス | |
| JPH02161718A (ja) | エピタキシャル層を形成する方法 | |
| JPH05166724A (ja) | シリコン基板化合物半導体装置とその製造方法 | |
| EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
| US7164187B2 (en) | Semiconductor and semiconductor substrate, method of manufacturing the same, and semiconductor device | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| US5955742A (en) | Semiconductor device formed on a substrate having an off-angle surface and a fabrication process thereof | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| JPH07273029A (ja) | 化合物半導体基板 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JPH07273025A (ja) | 半導体基板 | |
| JP2767601B2 (ja) | 半導体装置 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| JPH06260427A (ja) | 半導体膜の選択成長方法 | |
| JP2002075873A (ja) | 半導体素子 | |
| JPH0654763B2 (ja) | 半導体薄膜の成長方法 | |
| JPS6376451A (ja) | 化合物半導体結晶基板の製造方法 | |
| JP3421234B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62189720A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |