JPH07273310A - 共振トンネリングｆｅｔおよびその製造方法 - Google Patents

共振トンネリングｆｅｔおよびその製造方法

Info

Publication number
JPH07273310A
JPH07273310A JP7074735A JP7473595A JPH07273310A JP H07273310 A JPH07273310 A JP H07273310A JP 7074735 A JP7074735 A JP 7074735A JP 7473595 A JP7473595 A JP 7473595A JP H07273310 A JPH07273310 A JP H07273310A
Authority
JP
Japan
Prior art keywords
layer
resonant tunneling
contact
effect transistor
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7074735A
Other languages
English (en)
Inventor
Saied N Tehrani
サイード・エヌ・テラニ
Herbert Goronkin
ハーバート・ゴロンキン
Jun Shen
ジュン・シェン
Xiaodong T Zhu
クシアドン・セオドーア・ズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07273310A publication Critical patent/JPH07273310A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/031—Manufacture or treatment of three-or-more electrode devices
    • H10D48/032—Manufacture or treatment of three-or-more electrode devices of unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36—Unipolar devices
    • H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3222—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3422—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 既存の技術と組み合わせることができる、小
型の共振トンネリング素子を提供する。 【構造】 前記共振トンネリングＦＥＴ（２５）は、ヘ
テロ構造ＦＥＴ（２９）と共振トンネリング素子（２
８）とを含み、そのチャンネル層（１３）には、電流
（３１）接点および制御（４０）接点が動作的に結合さ
れている。前記共振トンネリング素子（２８）は、バリ
ア層（１８，２０）間に挟持された量子井戸層（１９）
を含み、共振トンネリング層（１７／２１）が一方のバ
リア層（１８／２０）の対向側に付着されており、前記
ヘテロ構造ＦＥＴ（２９）に動作的に結合されて、第２
電流接点を形成する。前記共振トンネリングＦＥＴ（２
９）は、同一基板上に他の素子（３５）の追加製造が可
能な材料系で構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はヘテロ接合トランジスタ
に関し、更に特定すれば共振トンネリング電界効果トラ
ンジスタに関するものである。
【０００２】
【従来の技術】種々の共振トンネリング素子が構成され
ており、或いは文献で提案されている。かかる構造の例
には、共振トンネリング・エミッタ・トランジスタ(res
onanttunneling emitter transistor)、熱電子トランジ
スタ(hot electron transistor)、および量子井戸共振
トンネリング・ベース・トランジスタ(quantum well re
sonant tunneling base transistor)がある。１つの重
大な問題は、これらの構造は全て、ピーク対バレー電流
比が低く、低温でないと殆ど機能しないということであ
る。更に、接点間に受け入れ難い量の漏れ電流を生じさ
せることなく、これらの構造（例えば、ベース、エミッ
タ、コレクタ、またはゲート、ソース、ドレイン）を接
触させることは困難である。
【０００３】共振トンネリング素子は、より小さな論理
回路を構築するのに利用可能な非単一特性(non-monoton
ic characteristics)を得ることができれば、論理回路
のように、用途によっては従来のトランジスタに取って
代わる潜在性を有する。現在これらの構造における制約
要因は、従来の技術とは組み合わせることができない貴
金属材料系(exotic material systems)で製造されてい
ることである。
【０００４】したがって、非単調特性を有し、既存の技
術と組み合わせることができる、小型の共振トンネリン
グ素子を提供する必要性がある。
【０００５】
【発明が解決しようとする課題】本発明の目的は、新た
な改良された共振トンネリング電界効果トランジスタを
提供することである。
【０００６】本発明の他の目的は、既存のＶＬＳＩおよ
びＵＬＳＩ技術と容易に統合可能な、新たな改良された
共振トンネリング電界効果トランジスタを提供すること
である。
【０００７】本発明の更に他の目的は、既存の技術と組
み合わせて高性能でしかも小型化したダイを論理回路に
もたらすことができる、新たな改良された共振トンネリ
ング電界効果トランジスタを提供することである。
【０００８】
【課題を解決するための手段】上述のおよびその他の問
題の解決、ならびに上述のおよびその他の目的の実現
は、本発明による共振トンネリング電界効果トランジス
タによって達成される。本発明の共振トンネリング電界
効果トランジスタは、電流および制御接点を備え、それ
らと動作的に結合されたチャンネル層を有するヘテロ構
造電界効果トランジスタと、前記ヘテロ構造電界効果ト
ランジスタに動作的に付着(affix)され、第２電流接点
を形成する共振トンネリング素子とを含み、前記トンネ
リング素子は、バリア層間に挟持された量子井戸層を含
み、共振トンネリング層が一方のバリア層の対向側に付
着されている。
【０００９】一実施例では、前記共振トンネリング素子
の共振トンネリング層には、多数の量子状態エネルギ・
レベルが形成され、共振トンネリング素子の転送特性曲
線に複数のピークを与えることにより、論理タイプのス
イッチング共振トンネリング電界効果トランジスタを形
成する。
【００１０】また、上述のおよびその他の問題の解決、
ならびに上述のおよびその他の目的の実現は、本発明に
よる共振トンネリング電界効果トランジスタ製造方法の
１つによって達成される。この方法は、基板に比較的平
坦な表面を設けるステップと、前記基板上の平坦な表面
上のバッファ層、前記バッファ層上のチャンネル層、前
記チャンネル層上の供給層、前記供給層上の導電層、前
記導電層上のエッチ・ストップ層、前記エッチ・ストッ
プ層上の第１共振トンネリング層、前記共振トンネリン
グ層上の第１バリア層、前記第１バリア層上の量子井戸
層、前記量子井戸層上の第２バリア層、および前記第２
バリア層上の第２共振トンネリング層を含む複数の層を
形成するステップとを含む。前記方法は、更に、前記第
２共振トンネリング層上にオーム金属接点を形成し、第
１のエッチング剤を用いると共に前記エッチ・ストップ
層をマスクとして用いて、前記第２共振トンネリング
層、前記第２バリア層、前記量子井戸層、前記第１バリ
ア層および前記第１共振トンネリング層を選択的に前記
エッチ・ストップ層までエッチングするステップと、次
に、第２エッチング剤を用いると共に前記オーム金属接
点をマスクとして用いて、前記エッチ・ストップ層を前
記導電層まで選択的にエッチングするステップとを含
む。次に、前記導電層上にオーム金属接点を形成する。
更に、ゲート接点領域を規定し、このゲート接点領域内
の導電層を選択的に除去し、前記供給層の表面を露出さ
せ、前記ゲート接点領域内の供給層の露出された表面上
に、ショットキ金属接点を形成する。
【００１１】上記方法のステップは、種々の異なる順序
で行うことができ、また、不純物を注入して少なくとも
いくつかの端子を形成することによって、多少異なるＦ
ＥＴを得ることができる。
【００１２】
【実施例】以下、図面を参照しながら本発明の実施例に
ついて説明する。図面では、同様な部分は同様な参照記
号で示されている。
【００１３】図１を具体的に参照すると、平坦な表面上
に物質層のヘテロ構造を成長させた基板１０の簡略断面
図が示されている。ここでは一例として具体的な物質系
における具体的な物質および具体的な層の厚さが用いら
れるが、多少変更してもここに記載する目的には影響を
与えないことは理解されよう。
【００１４】基板１０は半絶縁ガリウム砒素（ＧａＡ
ｓ）で形成される。後から形成される層の結晶応力(cry
stal stress)を低減するために、その平坦な表面上にガ
リウム砒素（ＧａＡｓ）のバッファ層１２をエピタキシ
ャル成長させる。インジウム・ガリウム砒素（ＩｎＧａ
Ａｓ）のチャンネル層１３を、バッファ層１２の表面上
に、エピタキシャル成長させる。チャンネル層１３の表
面上に、アルミニウム・ガリウム砒素（ＡｌＧａＡｓ）
の供給層１４を成長させる。ＧａＡｓの比較的多量にド
ープされた接触層１５を、供給層１４の表面上に成長さ
せる。層１５は、比較的良好な導電性を得るために、例
えば、シリコン・イオン等を約２ｘ１０18ｃｍ-3の濃度
でドープされている。この理由はこの明細書で明らかと
なろう。
【００１５】この点について、主に後続するステップの
順序によっては、いくつかの異なる製造方法を用いるこ
ともある。したがって、以後説明する一連のステップに
変更の可能性があることも考慮しつつ、第１の製造方法
について説明する。
【００１６】ガリウム・アンチモン化物（ＧａＳｂ）の
エッチ・ストップ層１６を、接触層１５の表面上に成長
させる。インジウム砒素（ＩｎＡｓ）の第１共振トンネ
リング層、または遷移層１７を、エッチ・ストップ層１
６の表面上に成長させる。ＡｌＳｂの比較的薄い（約１
５−２５オングストローム）第１バリア層１８を、Ｉｎ
Ａｓ共振トンネリング層１７の表面上にエピタキシャル
成長させ、続いて、ＧａＳｂの量子井戸層１９（厚さ１
００オングストローム未満、好ましくは約６５オングス
トローム）、更に続いて、ＡｌＳｂの比較的薄い第２バ
リア層２０を形成する。ＩｎＡｓの比較的多量にドープ
された第２層を、最終層として、バリア層２０上にエピ
タキシャル成長させる。ここでより詳細に説明すると、
製造される共振トンネリング電界効果トランジスタを具
体的に何に使用するかによって、層２１は共振トンネリ
ング層としてまたは遷移層として形成することができ
る。また、共振トンネリング層を傾斜ＩｎＧａＡｓ材料
(graded InGaAs material)で形成することにより、Ｇａ
Ａｓ層１５とＧａＳｂ層１８との間の遷移を最少に押さ
え、結晶の欠陥(crystal dislocation)を最少にすると
共に、物質の信頼性を向上させることができる。
【００１７】図１の構造は、以下のようにエッチングを
行い外部接点を適当に形成することにより、第１製造方
法では、図２に示される共振トンネリング電界効果トラ
ンジスタ（ＦＥＴ）２５の中に形成される。第１オーム
接点３０が最終ＩｎＡｓ層２１で形成される。この接点
は、共振トンネリングＦＥＴ２５のドレインとして、ま
た別の場合にはソースとして機能する。接点３０をマス
クとして用いて、上側の層即ち層２１，２０，１９，１
８，１７を、エッチ・ストップ層１６までエッチングす
る。典型的な例では、ＣＨ3ＣＯＯＨ：Ｈ2０2：Ｈ2０が
約５：１：５の比率である第１溶液を用いて、層２１の
エッチングを行う。次に、ＮＨ4０Ｈ：Ｈ2０が約１０：
１の比率である第２溶液を用いて、層２０，１９，１８
のエッチングを行い、その後、再び前記第１溶液を用い
て層１７をエッチ・ストップ層１６までエッチングす
る。次に、第２溶液を用いて、エッチ・ストップ層１６
を接触層１５に至るまで除去する。エッチング後にオー
ム接点３０および層２１，２０，１９，１８，１７によ
って形成されたメサが、共振トンネリング素子２８を構
成する。
【００１８】従来の方法によって、多量にドープされた
ＧａＡｓ接触層１５を用いて、第２オーム接点３１を形
成する。オーム接点３１は、共振トンネリングＦＥＴ２
５のソース、また別の場合にはドレインを形成する。こ
の時点で、１つのＦＥＴ３５によって代表される他の従
来のＦＥＴに、他のオーム接点３３，３４を作る。接点
３１，３３，３４は全て、ニッケル−金−ゲルマニウム
（ＮｉＡｕＧｅ）のような従来の金属系で形成され、蒸
着(evaporation)やリフト−オフ(lift-off)のような従
来のいずれかの方法を適用できる。共振トンネリングＦ
ＥＴ２５のゲート接点領域３７、および従来のＦＥＴ３
５のゲート接点領域３８は、マスクやフォトレジストの
ような従来の方法を用いて規定される。接点領域３７，
３８において、エッチング等によって、多量にドープさ
れたＧａＡｓ接触層１５を除去し、供給層１４の露出さ
れた上面上に、ショットキ金属接点４０，４１を形成す
る。
【００１９】オーム金属接点３１とショットキ金属接点
４０は、その下の領域と共に、ヘテロ構造電界効果トラ
ンジスタ２９を形成し、ここに共振トンネリング素子２
８が接続されると、共振トンネリングＦＥＴ２５とな
る。共振トンネリングＦＥＴ２５と従来のＦＥＴ３５
は、深い抵抗性インプラント(implants)４５のような適
切な従来方法のいずれかによって、互いに分離即ち絶縁
される。インプラント４５は層１５，１４，１３を貫通
し、少なくとも層１２に達する。当業者であれば理解で
きようが、深めのエッチング(deep etching)、深めの酸
化等を含む他の絶縁構造も利用することができる。ま
た、絶縁構造はこれだけに限られる訳ではない。
【００２０】図３を具体的に参照すると、従来の空乏層
式ＦＥＴ(depletion-mode FET)に種々のゲート電圧を印
加した場合の、ドレイン電流対ドレイン−ソース・バイ
アス曲線のグラフが示されている。図示されている曲線
は、一般的には、例えば図２のＦＥＴ３５の転送特性で
ある。
【００２１】共振トンネリング素子２８（図２参照）で
は、比較的狭いＩｎＡｓ層２１のバンドギャップは、比
較的広いバリア層２０のバンドギャップによって、Ｇａ
Ｓｂ量子井戸層１９のバンドギャップから分離されてい
る。更に、ＧａＳｂ量子井戸層１９のバンドギャップ
は、比較的大きなバンドギャップのバリア層１８によっ
て、ＩｎＡｓ共振トンネリング層１７のバンドギャップ
から分離されている。一般的に、バリア層１８，２０は
比較的大きなバンドギャップを有するので、キャリアが
そこを貫通して自由に流れることができるが、非常に薄
く形成されるので、キャリアは整列されたエネルギ・バ
ンド間を比較的容易にくぐり抜けることができる。この
具体的実施例では、ＧａＳｂ量子井戸層１９は十分広く
形成されているので、その価電子帯における基底状態の
量子化レベル(quantized level)が、ＩｎＡｓの導電帯
より高くなることができる。
【００２２】接点３０，３１間にドレイン−ソース電位
Ｖdsを徐々に印加することによって、ＩｎＡｓ層内の電
子が、ＧａＳｂ層１９における価電子帯エネルギ状態に
トンネルする。これが生じると、概略的に図４に示すよ
うに、ドレイン電流Ｉdsにピーク５２が発生する。更に
電位Ｖdsを加えると、ＩｎＡｓ層内の電子はＧａＳｂ層
１９のバンド・ギャップによって阻止され、図４の５３
に示すように、Ｉdsは急激にバレー５４に低下する。電
位Ｖdsが更に上昇すると、ＩｎＡｓ層内の電子はＧａＳ
ｂ層１９の導電帯エネルギ状態を潜り抜け、電流Ｉdsが
上昇し始める（５５）。本実施例では、比較的多量にド
ープされたＩｎＡｓ層２１，１７が含まれているので、
共振トンネリング素子８のアクセス路の抵抗は低い。
【００２３】ヘテロ構造のＦＥＴ２９を共振トンネリン
グ素子２８と組み合わせることによって、共振トンネリ
ングＦＥＴ２５が得られる。図５は、共振トンネリング
ＦＥＴ２５の非単調特性を示す。共振トンネリングＦＥ
Ｔ２５が空乏型素子の場合、Ｖgs＜０の時、共振トンネ
リングＦＥＴ２５のヘテロ接続２９を通過する最大電流
は、共振トンネリング素子２８のピーク電流より低くな
る。ヘテロ構造ＦＥＴ２９のソース側では、共振トンネ
リング素子２８は負荷抵抗として作用し、図５において
Ｖgs＜０の範囲に示されるような既知の曲線に沿って、
ＩdsはＶdsと共に増加する。Ｖgs＝０の場合について
は、ヘテロ構造ＦＥＴ２９の最大電流は、共振トンネリ
ング素子２８の最大電流よりも高くなる。全バイアスＶ
dsは、共振トンネリング素子２８とヘテロ構造ＦＥＴ２
９との間で共有される。Ｖdsがゼロから増加するに連れ
て、共振トンネリング素子２８間のバイアスも増加し、
共振トンネリング素子２８、即ち共振トンネリングＦＥ
Ｔ２５を通る電流も増加するに至る。Ｖdsがある値に達
すると、共振トンネリング素子２８はそのピーク電流に
達し、大幅に低いバレー電流（図５の５４）に急激に低
下する。更にＶdsが増加すると、共振トンネリング素子
２８は再びヘテロ構造ＦＥＴ２９に対して負荷抵抗とし
て作用する。Ｖgs＞０の場合については、ヘテロ構造Ｆ
ＥＴ２９は非導通である。結果として、共振トンネリン
グ素子２８上のＶdsのパーセンテージは高くなる。共振
トンネリング素子２８のピーク電流に達するのに要する
Ｖdsの値は小さくなる。このように、共振トンネリング
ＦＥＴ２５は実質的に非単調特性を有し、例えば、論理
スイッチング素子として便利に用いることができる。
【００２４】多少異なる共振トンネリングＦＥＴ２５お
よび従来のＦＥＴ３５の製造方法では、基板１０を用意
し、層１２〜１５を上述のように成長させる。オーム金
属接点３１，３３を上述のように形成し、ショットキ接
点４０，４１を上述のように形成する。これらの過程
は、用いられる具体的な方法にとって最も都合の良い順
序で行えばよい。次に、例えば、マスキングおよびフォ
トレジストによって共振トンネリング素子空間を規定
し、規定した空間上に層１７〜２１を選択的に成長さ
せ、共振トンネリング素子２８を形成する。上述の実施
例のようにこれらの層にはエッチングを行わないので、
エッチ・ストップ層は必要ない。上述のようにオーム接
点３０を層２１上に形成し、共振トンネリングＦＥＴ２
５および従来のＦＥＴ３５を完成させる。この方法で
も、絶縁部４５があると便利なところにはそれを設け
る。
【００２５】図６を参照すると、別の共振トンネリング
ＦＥＴ６０の簡略断面図が示されている。トランジスタ
６０の製造において、実質的に平坦な表面を有する基板
６２を用意する。これから述べる具体例では、基板６２
はＧａＡｓであり、便宜上ＩｎＡｓ／ＧａＳｂ／ＡｌＳ
ｂ材料系を用いる。基板６２上に成長させるＧａＡｓの
バッファ層６３を含む複数の層を、連続的に互いの上に
エピタキシャル成長させ、ＩｎＧａＡｓのチャンネル層
６４をバッファ層６３上にエピタキシャル成長させ、Ａ
ｌＧａＡｓの供給層６５をチャンネル層６４の表面上に
成長させ、多量にドープされた接触層６６を供給層６５
の表面上に成長させる。再びこの点についても、多種多
様な方法が用いられたり、或はステップの順序を様々に
変えることもある。
【００２６】第１の連続方法では、ＧａＳｂのエッチ・
ストップ層６７を接触層６６上に成長させ、エッチ・ス
トップ層６７上にＩｎＡｓの共振トンネリング層６８を
成長させ、共振トンネリング層６８上にＡｌＳｂの第１
バリア層６９を成長させ、第１バリア層６９上に量子井
戸層７０を成長させ、量子井戸層７０上に第２バリア層
７１を成長させ、第２バリア層７１上にＩｎＡｓの接触
層７２を成長させる。オーム接点７５を接触層７２上に
形成し、先に述べたようにこれをマスクとして用いて、
層７２〜層６８をエッチ・ストップ層６７に至るまでエ
ッチングする。次に、オーム接点７５をマスクとして用
いて、エッチ・ストップ層６７をエッチングする。ショ
ットキ金属ゲート接点７６，７７を、共振トンネリング
ＦＥＴ６０および従来のＦＥＴ８０のために形成する。
フォトレジストのような他のマスキング方法と共にゲー
ト接点７６，７７を用いて、共振トンネリングＦＥＴ６
０に領域８１，８２を埋め込む(implant)と共に、従来
のＦＥＴ８０に領域８３，８４を埋め込む。共振トンネ
リングＦＥＴ６０はオーム接点８５を形成することによ
って完成し、一方従来のＦＥＴ８０はオーム接点８６，
８７を形成することによって完成する。ここでも、共振
トンネリングＦＥＴ６０を従来のＦＥＴ８０から分離す
るために、ある形状の絶縁部９０を用いる。
【００２７】ステップの順序を多少変えた場合、接触層
６６の成長の直後に、ショットキ金属ゲート接点７６，
７７を形成し、インプラント８１，８２，８３，８４を
作る。必要であれば、この時点でアニーリング・ステッ
プを実行し、Ｓｉ3Ｎ4のようなマスク層（図示せず）で
構造全体を被覆する。次にウインドウを開け、層６８〜
７２を選択的に成長させて、共振トンネリング素子を形
成する。先に述べたように、オーム接点７５を層７２の
上面上に形成して、共振トンネリングＦＥＴ６０を完成
させる。更に、ウインドウを開け、インプラント８２，
８３，８４とそれぞれ接触するオーム接点８５，８６，
８７を形成する。
【００２８】上述の新規で改良された共振トンネリング
ＦＥＴは、特性曲線に示されているように、動作におい
て実質的に非単調特性を有する。また、既存のＶＬＳＩ
およびＵＬＳＩ技術と容易に統合可能な新規で改良され
た共振トンネリングＦＥＴも開示された。この新規で改
良された共振トンネリング電界効果トランジスタは、既
存の技術と組み合わせて高性能および小型化されたダイ
を論理回路にもたらすことができるので、特に有用であ
る。
【図面の簡単な説明】
【図１】本発明による共振トンネリング電界効果トラン
ジスタの製造におけるある構造を示す簡略断面図。
【図２】本発明による共振トンネリング電界効果トラン
ジスタの製造におけるある構造を示す簡略断面図。
【図３】ヘテロ構造電界効果トランジスタのドレイン電
流−ゲート電圧特性を表わすグラフ。
【図４】共振トンネリング素子の電流−電圧特性を表わ
すグラフ。
【図５】本発明による共振トンネリングＦＥＴの電流−
電圧特性を表すグラフ。
【図６】本発明による別の共振トンネリング電界効果ト
ランジスタを示す簡略断面図。
【符号の説明】
１０ 基板 １２ バッファ層 １３ チャンネル層 １４ 供給層 １５ 接触層 １６ エッチ・ストップ層 １７，２１ 共振トンネリング層 １８，２０ バリア層 １９ 量子井戸層 ２５ 共振トンネリングＦＥＴ ２８ 共振トンネリング素子 ２９ ヘテロ構造電界効果トランジスタ ３０，３１，３３，３４ オーム接点 ３５ ＦＥＴ ３７，３８ 接点領域 ４０，４１ ショットキ金属接点 ４５ インプラント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハーバート・ゴロンキン アメリカ合衆国アリゾナ州テンピ、サウ ス・カチャイナ・ドライブ8623 (72)発明者 ジュン・シェン アメリカ合衆国アリゾナ州フェニックス、 サウス・25ス・プレース14654 (72)発明者 クシアドン・セオドーア・ズ アメリカ合衆国アリゾナ州チャンドラー、 ノース・コングレス・ドライブ1351

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】共振トンネリング電界効果トランジスタ
    （２５）であって：電流（３１）および制御（４０）接
    点が動作可能に結合されたチャンネル層（１３）を含む
    ヘテロ構造電界効果トランジスタ（２９）；および前記
    ヘテロ構造電界効果トランジスタ（２９）に動作可能に
    結合され、第２電流接点（７５）を形成する共振トンネ
    リング素子（２８）であって、バリア層（１８，２０）
    間に挟持された量子井戸層（１９）と、前記バリア層の
    一方（１８／２０）の対向側に付着された共振トンネリ
    ング層（１７／２１）とを含む前記共振トンネリング素
    子（２８）；から成ることを特徴とする共振トンネリン
    グ電界効果トランジスタ。
  2. 【請求項２】共振トンネリング電界効果トランジスタ
    （２５）であって：基板（１０）；供給層（１４）とバ
    ッファ層（１２）とに挟持されたチャンネル層（１３）
    を含み、前記基板（１０）上に前記バッファ層（１２）
    が配置され、前記供給層（１４）上に制御接点（４０）
    が配置され、前記供給層（１４）上に制御接点（４０）
    が配置され、比較的多量にドープされた材料の導電層
    （１５）が前記供給層（１４）の一部に配置され、前記
    導電層（１５）の第１部分上に第１電流接点（３１）が
    配置された、ヘテロ構造電界効果トランジスタ（２
    ９）；およびバリア層（１８，２０）間に挟持された量
    子井戸層（１９）を含み、第１および第２共振トンネリ
    ング層（１７，２１）が前記バリア層（１８，２０）の
    対向側に付着され、前記第１共振トンネリング層（１
    ７）が前記導電層（１５）の第２部分に動作可能に付着
    され、第２電流接点（３０）が前記第２共振トンネリン
    グ層（２１）上に配置されて、ヘテロ構造電界効果トラ
    ンジスタ（２９）に第２電流接点を形成する、共振トン
    ネリング素子（２８）；から成ることを特徴とする共振
    トンネリング電界効果トランジスタ。
  3. 【請求項３】共振トンネリング電界効果トランジスタ
    （２５）を製造する方法であって：比較的平坦な表面を
    有する基板（１０）を用意するステップ；前記基板の平
    坦な表面上のバッファ層（１２）、前記バッファ層（１
    ２）上のチャンネル層（１３）、前記チャンネル層（１
    ３）上の供給層（１４）、前記供給層（１４）上の導電
    層（１５）、前記導電層（１５）上のエッチ・ストップ
    層（１６）、前記エッチ・ストップ層（１６）上の第１
    共振トンネリング層（１７）、前記共振トンネリング層
    （１７）上の第１バリア層（１８）、前記第１バリア層
    （１８）上の量子井戸層（１９）、前記量子井戸層（１
    ９）上の第２バリア層（２０）、および前記第２バリア
    層（２０）上の第２共振トンネリング層（２１）を含
    む、複数の層を形成するステップ；前記第２共振トンネ
    リング層（２１）上にオーム金属接点（３０）を形成す
    るステップ；前記オーム金属接点をマスクとしておよび
    第１エッチング剤を用いて、前記第２共振トンネリング
    層（２１）、前記第２バリア層（２０）、前記量子井戸
    層（１９）、前記第１バリア層（１８）および前記第１
    共振トンネリング層（１７）を、前記エッチ・ストップ
    層（１６）まで選択的にエッチングするステップ；前記
    オーム金属接点をマスクとして、および第２エッチング
    剤を用いて、前記エッチ・ストップ層（１６）を前記導
    電層（１５）まで選択的にエッチングするステップ；前
    記導電層（１５）上にオーム金属接点（３１）を形成す
    るステップ；ゲート接点領域（３７）を規定し、前記ゲ
    ート接点領域（３７）内の導電層（１５）を選択的に除
    去して前記供給層（１４）の表面を露出させるステッ
    プ；および前記ゲート接点領域（３７）内の前記供給層
    （１４）の露出された表面上にショットキ金属接点（４
    ０）を形成するステップ；から成ることを特徴とする方
    法。
  4. 【請求項４】共振トンネリング電界効果トランジスタ
    （２５）および付随する電界効果トランジスタ（３５）
    を製造する方法であって：比較的平坦な表面を有する基
    板（１０）を用意するステップ；前記基板（１０）の平
    坦な表面上のバッファ層（１２）、前記バッファ層（１
    ２）上のチャンネル層（１３）、前記チャンネル層（１
    ３）上の供給層（１４）、前記供給層（１４）上の導電
    層（１５）、前記導電層（１５）上のエッチ・ストップ
    層（１６）、前記エッチ・ストップ層（１６）上の第１
    共振トンネリング層（１７）、前記共振トンネリング層
    （１７）上の第１バリア層（１８）、前記第１バリア層
    （１８）上の量子井戸層（１９）、前記量子井戸層（１
    ９）上の第２バリア層（２０）、および前記第２バリア
    層（２０）上の第２共振トンネリング層（２１）を含
    む、複数の層を形成するステップ；前記第２共振トンネ
    リング層（２１）上にオーム金属接点（３０）を形成す
    るステップ；前記オーム金属接点（３０）をマスクとし
    て、および第１エッチング剤を用いて、前記第２共振ト
    ンネリング層（２１）、前記第２バリア層（２０）、前
    記量子井戸層（１９）、前記第１バリア層（１８）およ
    び前記第１共振トンネリング層（１７）を、前記エッチ
    ・ストップ層（１６）まで選択的にエッチングするステ
    ップ；前記オーム金属接点（３０）をマスクとして、お
    よび第２エッチング剤を用いて、前記エッチ・ストップ
    層（１６）を前記導電層（１５）まで選択的にエッチン
    グするステップ；前記共振トンネリング電界効果トラン
    ジスタ（２５）のために前記導電層（１５）上にオーム
    金属接点（３１）を形成し、前記付随する電界効果トラ
    ンジスタ（３５）のために複数のオーム接点（３３，３
    ４）を付加形成するステップ；前記共振トンネリング電
    界効果トランジスタ（２５）のためにゲート接点領域
    （３７）を規定し、前記付随する電界効果トランジスタ
    （３５）のために付加ゲート接点領域（３８）を規定
    し、前記ゲート接点領域（３７）および前記付加ゲート
    接点領域（３８）内の前記導電層（１５）を選択的に除
    去して、前記ゲート接点領域（３７）および前記付加ゲ
    ート接点領域（３８）の各々において前記供給層（１
    ５）の表面を露出させるステップ；および前記ゲート接
    点領域（３７）および前記付加ゲート接点領域（３８）
    内の前記供給層（１５）の露出表面上に、ショットキ金
    属接点（４０，４１）を形成するステップ；から成るこ
    とを特徴とする方法。
  5. 【請求項５】共振トンネリング電界効果トランジスタ
    （６０）を製造する方法であって：比較的平坦な表面を
    有する基板（６２）を用意するステップ；前記基板（６
    ２）の平坦な表面上のバッファ層（６３）、前記バッフ
    ァ層（６３）上のチャンネル層（６４）、前記チャンネ
    ル層（６４）上の供給層（６５）、前記供給層（６５）
    上の導電層（６６）、前記導電層（６６）上のエッチ・
    ストップ層（６７）、前記エッチ・ストップ層（６７）
    上の第１共振トンネリング層（６８）、前記共振トンネ
    リング層（６８）上の第１バリア層（６９）、前記第１
    バリア層（６９）上の量子井戸層（７０）、前記量子井
    戸層（７０）上の第２バリア層（７１）、および前記第
    ２バリア層（７１）上の第２共振トンネリング層（７
    ２）を含む複数の層を形成するステップ；前記第２共振
    トンネリング層（７２）上に第１オーム金属接点（７
    ５）を形成するステップ；第１エッチング剤を用いて前
    記第１オーム金属接点（７５）をマスクとして用いて、
    前記第２共振トンネリング層（７２）、前記第２バリア
    層（７１）、前記量子井戸層（７０）、前記第１バリア
    層（６９）および前記第１共振トンネリング層（６８）
    を、前記エッチ・ストップ層（６７）まで選択的にエッ
    チングするステップ；第２エッチング剤を用いて前記第
    １オーム金属接点（７５）をマスクとして用いて、前記
    エッチ・ストップ層（６７）を前記導電層（６６）まで
    選択的にエッチングするステップ；前記導電層（６６）
    の表面上にゲート接点領域を規定し、前記ゲート接点領
    域内の前記導電層（６６）の露出された表面上にショッ
    トキ金属接点（７６）を形成するステップ；少なくとも
    部分的に前記第１オーム金属接点（７５）および前記シ
    ョットキ金属（７６）をマスクとして用いて、前記導電
    層（６６）の前記表面上に第２接点領域を規定し、前記
    導電層（６６）、前記供給層（６５）、前記チャンネル
    層（６４）、および少なくとも部分的に前記バッファ層
    （６３）にドーパント（８２）を注入するステップ；お
    よび前記第２接点領域内の前記導電層（６６）上に、前
    記注入されたドーパント（８２）と接触するオーム金属
    接点（８５）を形成するステップ；から成ることを特徴
    とする方法。
  6. 【請求項６】共振トンネリング電界効果トランジスタ
    （６０）および付随する電界効果トランジスタ（８０）
    を製造する方法であって：比較的平坦な表面を有する基
    板（６２）を用意するステップ；前記基板（６２）の平
    坦な表面上のバッファ層（６３）、前記バッファ層（６
    ３）上のチャンネル層（６４）、前記チャンネル層（６
    ４）上の供給層（６５）、前記供給層（６５）上の導電
    層（６６）、前記導電層（６６）上のエッチ・ストップ
    層（６７）、前記エッチ・ストップ層（６７）上の第１
    共振トンネリング層（６８）、前記共振トンネリング層
    （６８）上の第１バリア層（６９）、前記第１バリア層
    （６９）上の量子井戸層（７０）、前記量子井戸層（７
    ０）上の第２バリア層（７１）、および前記第２バリア
    層（７１）上の第２共振トンネリング層（７２）を含む
    複数の層を形成するステップ；前記第２共振トンネリン
    グ層（７２）上に第１オーム金属接点（７５）を形成す
    るステップ；第１エッチング剤を用いて前記第１オーム
    金属接点（７５）をマスクとして用いて、前記第２共振
    トンネリング層（７２）、前記第２バリア層（７１）、
    前記量子井戸層（７０）、前記第１バリア層（６９）お
    よび前記第１共振トンネリング層（６８）を、前記エッ
    チ・ストップ層（６７）まで選択的にエッチングするス
    テップ；第２エッチング剤を用いて前記第１オーム金属
    接点（７５）をマスクとして用いて、前記エッチ・スト
    ップ層（６７）を前記導電層（６６）まで選択的にエッ
    チングするステップ；前記共振トンネリング電界効果ト
    ランジスタ（６０）のためにゲート接点領域を規定し、
    前記付随する電界効果トランジスタ（８０）のために付
    加ゲート接点領域を規定し、前記ゲート接点領域および
    前記付加ゲート接点領域に、ショットキ金属接点（７
    ６，７７）を形成するステップ；前記共振トンネリング
    電界効果トランジスタ（６０）の第２接点領域、および
    前記付随する電界効果トランジスタ（８０）に複数の接
    点領域を前記導電層（６６）の表面上に規定し、前記第
    ２接点領域および前記複数の接点領域内の前記導電層
    （６６）、前記供給層（６５）、前記チャンネル層（６
    ４）、および少なくとも前記バッファ層（６３）の一部
    に、ドーパント（８２，８３，８４）を注入するステッ
    プ；および前記共振トンネリング電界効果トランジスタ
    （６０）のために、前記導電層（６６）上に、前記第２
    接点領域に注入された前記ドーパント（８２）と接触す
    るオーム金属接点（８５）を形成し、付随する電界効果
    トランジスタ（８０）のために、前記導電層（６６）上
    に、前記複数の接点領域の各々に注入された前記ドーパ
    ント（８３，８４）と接触する複数のオーム接点（８
    ６，８７）を付加形成するステップ；から成ることを特
    徴とする方法。
  7. 【請求項７】共振トンネリング電界効果トランジスタ
    （２５）を製造する方法であって：比較的平坦な表面を
    有する基板を用意するステップ；前記基板（１０）の平
    坦な表面上のバッファ層（１２）、前記バッファ層（１
    ２）上のチャンネル層（１３）、前記チャンネル層（１
    ３）上の供給層（１４）、および前記供給層（１４）上
    の導電層（１５）を含む複数の層を形成するステップ；
    前記導電層（１５）の第１接点領域上にオーム金属接点
    （３１）を形成するステップ；ゲート接点領域（３７）
    を規定し、前記ゲート接点領域（３７）内の導電層（１
    ５）を選択的に除去して、前記供給層（１４）の表面を
    露出させるステップ；前記ゲート接点領域（３７）内の
    前記供給層（１４）の露出された表面上に、ショットキ
    金属接点（４０）を形成するステップ；前記導電層（１
    ５）上に第２接点領域を規定するステップ；前記導電層
    （１５）上に第１共振トンネリング層（１７）、前記共
    振トンネリング層（１７）上に第１バリア層（１８）、
    前記第１バリア層（１８）上に量子井戸層（１９）、前
    記量子井戸層（１９）上に第２バリア層（２０）、およ
    び前記第２接点領域内の前記第２バリア層（２０）上に
    第２共振トンネリング層（２１）を形成するステップ；
    および前記第２共振トンネリング層（２１）上にオーム
    金属接点（７５）を形成するステップ；から成ることを
    特徴とする方法。
  8. 【請求項８】共振トンネリング電界効果トランジスタ
    （６０）を製造する方法であって：比較的平坦な表面を
    有する基板（６２）を用意するステップ；前記基板（６
    ２）の平坦な表面上のバッファ層（６３）、前記バッフ
    ァ層（６３）上のチャンネル層（６４）、前記チャンネ
    ル層（６４）上の供給層（６５）、および前記供給層
    （６５）上の導電層（６６）を含む複数の層を形成する
    ステップ；前記導電層（６６）の表面上に接点領域を規
    定し、前記導電層（６６）、前記供給層（６５）、前記
    チャンネル層（６４）、および前記バッファ層（６３）
    の少なくとも一部に、ドーパント（８２）を注入するス
    テップ；前記注入されたドーパント（８２）と接触する
    前記第２接点領域内の前記導電層（６６）上にオーム金
    属接点（８５）を形成するステップ；前記導電層（６
    ６）上にゲート接点領域を規定し、前記ゲート接点領域
    内の導電層（６６）の露出された表面上にショットキ金
    属接点（７６）を形成するステップ；前記導電層（６
    ６）上に第２接点領域を規定するステップ；前記導電層
    （６６）上に第１共振トンネリング層（６８）、前記共
    振トンネリング層（６８）上に第１バリア層（６９）、
    前記第１バリア層（６９）上に量子井戸層（７０）、前
    記量子井戸層（７０）上に第２バリア層（７１）、およ
    び前記第２接点領域内の前記第２バリア層（７１）上に
    第２共振トンネリング層（７２）を形成するステップ；
    および前記第２共振トンネリング層上にオーム金属接点
    （７５）を形成するステップ；から成ることを特徴とす
    る方法。
JP7074735A 1994-03-11 1995-03-08 共振トンネリングｆｅｔおよびその製造方法 Pending JPH07273310A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US20978894A 1994-03-11 1994-03-11
US209788 1994-03-11

Publications (1)

Publication Number Publication Date
JPH07273310A true JPH07273310A (ja) 1995-10-20

Family

ID=22780277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7074735A Pending JPH07273310A (ja) 1994-03-11 1995-03-08 共振トンネリングｆｅｔおよびその製造方法

Country Status (2)

Country Link
US (1) US5552330A (ja)
JP (1) JPH07273310A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036404B2 (ja) * 1995-05-25 2000-04-24 株式会社村田製作所 半導体装置とその製造方法
US5869364A (en) * 1996-07-22 1999-02-09 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for metal semiconductor field effect transistor (MESFET)
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
US6864131B2 (en) * 1999-06-02 2005-03-08 Arizona State University Complementary Schottky junction transistors and methods of forming the same
CA2373602A1 (en) * 1999-06-02 2000-12-07 Trevor J. Thornton Current controlled field effect transistor
US20060091467A1 (en) * 2004-10-29 2006-05-04 Doyle Brian S Resonant tunneling device using metal oxide semiconductor processing
US8008649B2 (en) * 2009-02-13 2011-08-30 Board Of Regents, The University Of Texas System Incorporating gate control over a resonant tunneling structure in CMOS to reduce off-state current leakage, supply voltage and power consumption
US8890118B2 (en) * 2010-12-17 2014-11-18 Intel Corporation Tunnel field effect transistor
CN104465657B (zh) * 2013-09-22 2017-10-20 中芯国际集成电路制造(上海)有限公司 互补tfet 及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148740A (ja) * 1988-11-29 1990-06-07 Fujitsu Ltd 半導体装置及びその製造方法
US5113231A (en) * 1989-09-07 1992-05-12 California Institute Of Technology Quantum-effect semiconductor devices
JPH0812916B2 (ja) * 1989-12-20 1996-02-07 日本電気株式会社 電界効果トランジスタ
US5060031A (en) * 1990-09-18 1991-10-22 Motorola, Inc Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置

Also Published As

Publication number Publication date
US5552330A (en) 1996-09-03

Similar Documents

Publication Publication Date Title
JP3827346B2 (ja) 負差分抵抗素子を有する論理回路およびその製造方法
US4830980A (en) Making complementary integrated p-MODFET and n-MODFET
US4583105A (en) Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
EP0256363B1 (en) Algaas/gaas complementary ic structure
JPH06342921A (ja) 電力用縦型電界効果デバイス
US5161235A (en) Field-effect compound semiconductive transistor with GaAs gate to increase barrier height and reduce turn-on threshold
JPH05110086A (ja) トンネルトランジスタ
EP0206274A1 (en) High transconductance complementary IC structure
EP0184827A2 (en) A high speed and high power transistor
US5610410A (en) III-V compound semiconductor device with Schottky electrode of increased barrier height
KR920003799B1 (ko) 반도체 장치
EP0566591B1 (en) Semiconductor device
US5448086A (en) Field effect transistor
JPH07273310A (ja) 共振トンネリングｆｅｔおよびその製造方法
US5877047A (en) Lateral gate, vertical drift region transistor
US6429471B1 (en) Compound semiconductor field effect transistor and method for the fabrication thereof
US8288260B1 (en) Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility
US4994868A (en) Heterojunction confined channel FET
US4962050A (en) GaAs FET manufacturing process employing channel confining layers
JP2770340B2 (ja) 半導体装置、絶縁ゲート型電界効果トランジスタ及びショットキーゲート型電界効果トランジスタ
JP2000208753A (ja) 半導体装置とその製造方法
JP2822400B2 (ja) 半導体装置
JPH05259192A (ja) ヘテロ接合型電界効果トランジスタおよびその製造方法
GB2239557A (en) High electron mobility transistors
KR910006751B1 (ko) 반도체 집적회로장치 및 그의 제조방법