JPH07273614A - 電圧ランプ信号発生回路 - Google Patents
電圧ランプ信号発生回路Info
- Publication number
- JPH07273614A JPH07273614A JP7078369A JP7836995A JPH07273614A JP H07273614 A JPH07273614 A JP H07273614A JP 7078369 A JP7078369 A JP 7078369A JP 7836995 A JP7836995 A JP 7836995A JP H07273614 A JPH07273614 A JP H07273614A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- output
- input
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 238000007599 discharging Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Picture Signal Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Liquid Crystal Display Device Control (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 広い周波数範囲にわたって最小限の振幅変動
を持つ電圧ランプ信号（ＶRAMP）を発生する回路１０を
提供する。 【構成】 この回路は、ランプ・コンデンサ３２の電圧
を基準電圧と比較する比較器４０を含む。この比較の結
果、電圧ランプ信号が基準電圧より低い時間中はサンプ
リング・コンデンサ（１６）が放電され、電圧ランプ信
号が基準電圧より高い時間中は充電される。結果として
得られるサンプリング・コンデンサの電圧は保持され、
ランプ・コンデンサを充電する電流を調整するトランス
コンダクタンス増幅器（２０）にフィードバックされ、
それによって電圧ランプ信号のピーク振幅を調整する。
を持つ電圧ランプ信号（ＶRAMP）を発生する回路１０を
提供する。 【構成】 この回路は、ランプ・コンデンサ３２の電圧
を基準電圧と比較する比較器４０を含む。この比較の結
果、電圧ランプ信号が基準電圧より低い時間中はサンプ
リング・コンデンサ（１６）が放電され、電圧ランプ信
号が基準電圧より高い時間中は充電される。結果として
得られるサンプリング・コンデンサの電圧は保持され、
ランプ・コンデンサを充電する電流を調整するトランス
コンダクタンス増幅器（２０）にフィードバックされ、
それによって電圧ランプ信号のピーク振幅を調整する。
Description
【０００１】
【産業上の利用分野】本発明は、一般にランプ信号に関
し、詳しくは、広い動作周波数範囲に対し一定した垂直
ランプ信号を発生する回路に関する。
し、詳しくは、広い動作周波数範囲に対し一定した垂直
ランプ信号を発生する回路に関する。
【０００２】
【従来の技術】多重同期モニタ用タイム・ベース・プロ
セッサなど多くの適用分野で、垂直ランプ信号を発生す
る必要性が存在する。しかし、垂直ランプ信号の振幅変
動は、広い動作周波数範囲では著しく変化する。例え
ば、フィリップス社によって製造される部品番号ＴＤＡ
４８５１は、４０Ｈｚから１２５Ｈｚの動作周波数に対
し３パーセントの振幅変動を持つ２．４ボルトのランプ
信号を発生する。この振幅変動は、多くの適用分野で容
認することができない。
セッサなど多くの適用分野で、垂直ランプ信号を発生す
る必要性が存在する。しかし、垂直ランプ信号の振幅変
動は、広い動作周波数範囲では著しく変化する。例え
ば、フィリップス社によって製造される部品番号ＴＤＡ
４８５１は、４０Ｈｚから１２５Ｈｚの動作周波数に対
し３パーセントの振幅変動を持つ２．４ボルトのランプ
信号を発生する。この振幅変動は、多くの適用分野で容
認することができない。
【０００３】
【発明が解決しようとする課題】したがって、広い動作
周波数範囲で最小限の振幅変動を持つ垂直ランプ信号を
発生する必要性が存在する。
周波数範囲で最小限の振幅変動を持つ垂直ランプ信号を
発生する必要性が存在する。
【０００４】
【実施例】図１を参照すると、電圧ランプ信号（ＶRAM
P）を発生する回路１０の詳細構成／ブロック図が示さ
れる。回路１０は、ランプ発生器１４の出力に結合され
た第１入力，および第１基準電圧ＶREF1を受け取るよう
に結合された第２入力を有する電流出力比較回路１２を
含む。電流出力比較回路１２の出力は、サンプリング・
コンデンサ１６の第１端子およびサンプル・ホールド回
路１８の第１入力に結合される。コンデンサ１６の第２
端子は接地に帰る。
P）を発生する回路１０の詳細構成／ブロック図が示さ
れる。回路１０は、ランプ発生器１４の出力に結合され
た第１入力，および第１基準電圧ＶREF1を受け取るよう
に結合された第２入力を有する電流出力比較回路１２を
含む。電流出力比較回路１２の出力は、サンプリング・
コンデンサ１６の第１端子およびサンプル・ホールド回
路１８の第１入力に結合される。コンデンサ１６の第２
端子は接地に帰る。
【０００５】サンプル・ホールド回路１８の出力は、ト
ランスコンダクタンス増幅器２０の第１入力に結合され
る。トランスコンダクタンス増幅器２０の第２入力は、
第２基準電圧ＶREF2を受け取るように結合される。トラ
ンスコンダクタンス増幅器２０の出力は、クランプ回路
２２およびランプ発生器１４の出力に結合される。ラン
プ発生器１４，電流出力比較器１２，およびサンプル・
ホールド回路１８は全て、垂直同期パルス信号ＶＥＲＴ
＿ＳＹＮＣ＿ＰＵＬＳＥを受け取るように結合されたそ
れぞれの入力を有する。
ランスコンダクタンス増幅器２０の第１入力に結合され
る。トランスコンダクタンス増幅器２０の第２入力は、
第２基準電圧ＶREF2を受け取るように結合される。トラ
ンスコンダクタンス増幅器２０の出力は、クランプ回路
２２およびランプ発生器１４の出力に結合される。ラン
プ発生器１４，電流出力比較器１２，およびサンプル・
ホールド回路１８は全て、垂直同期パルス信号ＶＥＲＴ
＿ＳＹＮＣ＿ＰＵＬＳＥを受け取るように結合されたそ
れぞれの入力を有する。
【０００６】特に、ランプ発生器１４は、垂直同期パル
ス信号を受け取るように結合されたベースおよび接地に
帰るエミッタを有するトランジスタ３０を含む。トラン
ジスタ３０のコレクタは、ランプ・コンデンサ３２を介
して結合され、接地に帰る。また、トランジスタ３０の
コレクタは、電流源３４を介して電源電圧端子に結合さ
れ、ここから動作電圧ＶCCが印加される。さらに、トラ
ンジスタ３０のコレクタは、電圧ランプ信号ＶRAMPを発
生するランプ発生器１４の出力に結合される。
ス信号を受け取るように結合されたベースおよび接地に
帰るエミッタを有するトランジスタ３０を含む。トラン
ジスタ３０のコレクタは、ランプ・コンデンサ３２を介
して結合され、接地に帰る。また、トランジスタ３０の
コレクタは、電流源３４を介して電源電圧端子に結合さ
れ、ここから動作電圧ＶCCが印加される。さらに、トラ
ンジスタ３０のコレクタは、電圧ランプ信号ＶRAMPを発
生するランプ発生器１４の出力に結合される。
【０００７】電流出力比較器１２は、ランプ発生器１４
の出力に結合された第１入力および電圧ＶREF1を受け取
るように結合された第２入力を有する比較器４０を含
む。比較器４０は垂直同期パルス信号によりイネーブル
され、周波数切換え信号ＦＲＥＱＡＷを受け取るように
結合される。比較器４０の第１出力は切換え可能電流源
４２に結合され、比較器４０の第２出力は切換え可能電
流源４４に結合される。切換え可能電流源４２は、電源
電圧端子と電流出力比較器１２の出力との間に結合さ
れ、切換え可能電流源４４は、電流出力比較器４２の出
力と接地基準との間に結合される。
の出力に結合された第１入力および電圧ＶREF1を受け取
るように結合された第２入力を有する比較器４０を含
む。比較器４０は垂直同期パルス信号によりイネーブル
され、周波数切換え信号ＦＲＥＱＡＷを受け取るように
結合される。比較器４０の第１出力は切換え可能電流源
４２に結合され、比較器４０の第２出力は切換え可能電
流源４４に結合される。切換え可能電流源４２は、電源
電圧端子と電流出力比較器１２の出力との間に結合さ
れ、切換え可能電流源４４は、電流出力比較器４２の出
力と接地基準との間に結合される。
【０００８】サンプル・ホールド回路１８は、電流出力
比較器１２の出力およびサンプリング・コンデンサ１６
の第１端子に結合された第１入力を有するバッファ５０
を含む。バッファ５０の第２入力は、バッファ５０の出
力およびサンプル・ホールド回路１８の出力に結合され
る。バッファ回路５０の出力は、ホールド・コンデンサ
５２を介して結合され、接地に帰る。
比較器１２の出力およびサンプリング・コンデンサ１６
の第１端子に結合された第１入力を有するバッファ５０
を含む。バッファ５０の第２入力は、バッファ５０の出
力およびサンプル・ホールド回路１８の出力に結合され
る。バッファ回路５０の出力は、ホールド・コンデンサ
５２を介して結合され、接地に帰る。
【０００９】動作時には、回路１０に垂直同期パルス信
号が与えられると、トランジスタ３０が作動状態にな
り、ランプ・コンデンサ３２が放電を開始する。しか
し、クランプ回路２２のため、トランジスタ３０のコレ
クタに現われる電圧、すなわち電圧ランプ信号（ＶRAM
P）は、予め決められた電圧、例えば１．５ボルトより
下には降下しない。したがって、ランプ・コンデンサ３
２の電圧は、垂直同期期間中１．５ボルトの最小値を維
持する。これは信号ＶRAMPの始動電圧である。
号が与えられると、トランジスタ３０が作動状態にな
り、ランプ・コンデンサ３２が放電を開始する。しか
し、クランプ回路２２のため、トランジスタ３０のコレ
クタに現われる電圧、すなわち電圧ランプ信号（ＶRAM
P）は、予め決められた電圧、例えば１．５ボルトより
下には降下しない。したがって、ランプ・コンデンサ３
２の電圧は、垂直同期期間中１．５ボルトの最小値を維
持する。これは信号ＶRAMPの始動電圧である。
【００１０】また、垂直同期パルス期間中、比較器４０
はディスエーブルされ、サンプル・ホールド回路１８は
イネーブルされる。その結果、サンプリング・コンデン
サ１６に現われる電圧は一定に維持され、バッファ回路
５０を介して結合され、ホールド・コンデンサ５２に運
ばれる。ホールド・コンデンサ５２は、トランスコンダ
クタンス増幅器２０の第１入力に電圧を印加する。これ
は、トランスコンダクタンス増幅器２０の出力における
電流を調整する効果を持ち、それによってランプ・コン
デンサ３２の充電電流が調整される。この方法により、
ホールド・コンデンサ５２に現われる電圧は、以下で詳
細に説明するように、電圧ランプ信号ＶRAMPの振幅を制
御し、調整する。
はディスエーブルされ、サンプル・ホールド回路１８は
イネーブルされる。その結果、サンプリング・コンデン
サ１６に現われる電圧は一定に維持され、バッファ回路
５０を介して結合され、ホールド・コンデンサ５２に運
ばれる。ホールド・コンデンサ５２は、トランスコンダ
クタンス増幅器２０の第１入力に電圧を印加する。これ
は、トランスコンダクタンス増幅器２０の出力における
電流を調整する効果を持ち、それによってランプ・コン
デンサ３２の充電電流が調整される。この方法により、
ホールド・コンデンサ５２に現われる電圧は、以下で詳
細に説明するように、電圧ランプ信号ＶRAMPの振幅を制
御し、調整する。
【００１１】垂直同期パルス期間の後、つまり垂直同期
パルス信号が論理ローから論理ハイに遷移すると、トラ
ンジスタ３０は非動作状態になり、ランプ・コンデンサ
３２は、電流源３４から供給される電流からトランスコ
ンダクタンス増幅器２０の出力によって低下される電流
を引いたＤＣ電流によって充電される。その結果、コン
デンサ３２に電圧ランプ信号が生成される。この電圧ラ
ンプ信号は、垂直同期期間の最後にようやく始動し、そ
れによって垂直ジッタが排除される。 このパルス期間
中、比較器４０はイネーブルされ、電圧ランプ信号ＶRA
MPは基準電圧ＶREF1と比較され、サンプリング・コンデ
ンサ１６の充電および放電を制御する。ランプ信号ＶRA
MPの中心（中点値）電圧が基準電圧ＶREF1と同一である
場合には、電流源４２は電流源４４がイネーブルされる
のと同じ時間量だけイネーブルされ、サンプリング・コ
ンデンサ１６の充電時間と放電時間は同一になる。その
結果、コンデンサ１６の電圧は、前のパルス期間から変
わらずに維持される。しかし、ランプ信号ＶRAMPの中心
電圧が基準電圧ＶREF1と同一でない場合には、その結果
得られるサンプリング・コンデンサ１６の電圧は、ラン
プ信号ＶRAMPの振幅が小さすぎるときは減少し、電圧ラ
ンプ信号ＶRAMPの振幅が大きすぎるときは増加する。こ
の方法により、サンプリング・コンデンサ１６の電圧
は、電圧ランプ信号ＶRAMPの振幅を示唆する電圧とな
る。
パルス信号が論理ローから論理ハイに遷移すると、トラ
ンジスタ３０は非動作状態になり、ランプ・コンデンサ
３２は、電流源３４から供給される電流からトランスコ
ンダクタンス増幅器２０の出力によって低下される電流
を引いたＤＣ電流によって充電される。その結果、コン
デンサ３２に電圧ランプ信号が生成される。この電圧ラ
ンプ信号は、垂直同期期間の最後にようやく始動し、そ
れによって垂直ジッタが排除される。 このパルス期間
中、比較器４０はイネーブルされ、電圧ランプ信号ＶRA
MPは基準電圧ＶREF1と比較され、サンプリング・コンデ
ンサ１６の充電および放電を制御する。ランプ信号ＶRA
MPの中心（中点値）電圧が基準電圧ＶREF1と同一である
場合には、電流源４２は電流源４４がイネーブルされる
のと同じ時間量だけイネーブルされ、サンプリング・コ
ンデンサ１６の充電時間と放電時間は同一になる。その
結果、コンデンサ１６の電圧は、前のパルス期間から変
わらずに維持される。しかし、ランプ信号ＶRAMPの中心
電圧が基準電圧ＶREF1と同一でない場合には、その結果
得られるサンプリング・コンデンサ１６の電圧は、ラン
プ信号ＶRAMPの振幅が小さすぎるときは減少し、電圧ラ
ンプ信号ＶRAMPの振幅が大きすぎるときは増加する。こ
の方法により、サンプリング・コンデンサ１６の電圧
は、電圧ランプ信号ＶRAMPの振幅を示唆する電圧とな
る。
【００１２】図２を参照すると、図１の回路に関連する
様々な信号の典型的波形を示すグラフ図が示される。信
号ＶＥＲＴ＿ＳＹＮＣ＿ＰＵＬＳＥのパルス６０で表わ
される第１垂直同期パルス期間中に、トランジスタ３０
は動作状態になり、信号ＶRAMPは、クランプ回路２２に
よって設定された予め決められた最小電圧、例えば１．
５ボルトにまで放電される。波形ＩC16 によって表わさ
れるコンデンサ１６の電流は、比較器４０が非動作状態
になるので、実質的に零に等しい。また、波形ＶC16 に
よって表わされるコンデンサの電圧は、実質的に一定で
ある。さらに、サンプル・ホールド回路１８により保持
され、トランスコンダクタンス増幅器２０の第１入力に
フィードバックされるのは、コンデンサ１６のこの電圧
である。
様々な信号の典型的波形を示すグラフ図が示される。信
号ＶＥＲＴ＿ＳＹＮＣ＿ＰＵＬＳＥのパルス６０で表わ
される第１垂直同期パルス期間中に、トランジスタ３０
は動作状態になり、信号ＶRAMPは、クランプ回路２２に
よって設定された予め決められた最小電圧、例えば１．
５ボルトにまで放電される。波形ＩC16 によって表わさ
れるコンデンサ１６の電流は、比較器４０が非動作状態
になるので、実質的に零に等しい。また、波形ＶC16 に
よって表わされるコンデンサの電圧は、実質的に一定で
ある。さらに、サンプル・ホールド回路１８により保持
され、トランスコンダクタンス増幅器２０の第１入力に
フィードバックされるのは、コンデンサ１６のこの電圧
である。
【００１３】パルス６０が消えると、トランジスタ３０
は非動作状態になり、コンデンサ３２の電圧は、線分６
２によって表わされるように増加し始める。線分６２が
基準電圧ＶREF1より低い部分では、電流源４４はコンデ
ンサ１６を放電し、コンデンサ１６の電流（ＩC16 ）
は、線分６４で示されるように負の値として表わされ、
コンデンサ１６の電圧（ＶC16 ）は、線分７０で表わさ
れるように減少していく。
は非動作状態になり、コンデンサ３２の電圧は、線分６
２によって表わされるように増加し始める。線分６２が
基準電圧ＶREF1より低い部分では、電流源４４はコンデ
ンサ１６を放電し、コンデンサ１６の電流（ＩC16 ）
は、線分６４で示されるように負の値として表わされ、
コンデンサ１６の電圧（ＶC16 ）は、線分７０で表わさ
れるように減少していく。
【００１４】しかし、線分６２が基準電圧ＶREF1を越え
ると、電流源４２はコンデンサ１６を充電し始め、コン
デンサ１６の電流は、線分６８で表わされるように正の
値を取り、コンデンサ１６の電圧（ＶC16 ）は、線分７
２で表わされるように増加していく。
ると、電流源４２はコンデンサ１６を充電し始め、コン
デンサ１６の電流は、線分６８で表わされるように正の
値を取り、コンデンサ１６の電圧（ＶC16 ）は、線分７
２で表わされるように増加していく。
【００１５】この例では、電圧ＶRAMPがそのピーク振幅
値をその前のピーク振幅値より、ｄＶ1 によって表わさ
れる電圧だけ増加していることに気付くことが重要であ
る。その結果、線分６８の長さによって表わされるコン
デンサ１６の充電に費やされる時間は、線分６４によっ
て表わされるコンデンサ１６の放電に費やされる時間よ
り長くなる。したがって、コンデンサ１６の電圧は、電
圧ｄＶ2 によって表わされるように、その前（パルス６
０の前）の値より増加する。
値をその前のピーク振幅値より、ｄＶ1 によって表わさ
れる電圧だけ増加していることに気付くことが重要であ
る。その結果、線分６８の長さによって表わされるコン
デンサ１６の充電に費やされる時間は、線分６４によっ
て表わされるコンデンサ１６の放電に費やされる時間よ
り長くなる。したがって、コンデンサ１６の電圧は、電
圧ｄＶ2 によって表わされるように、その前（パルス６
０の前）の値より増加する。
【００１６】パルス７４によって表わされる第２垂直同
期パルス期間中に、コンデンサ１６に現われるこの新し
い電圧は、サンプル・ホールド回路１８によって保持さ
れ、トランスコンダクタンス増幅器２０の第１入力に印
加される。この電圧は前のパルス期間より増加した電圧
であるので、トランスコンダクタンス増幅器２０は、増
加した電流をその出力で低下するように機能し、それに
より、遷移７６によって表わされるように、コンデンサ
３２の充電のために得られる電流（ＩC32 ）が減少す
る。つまり、信号ＶRAMPの振幅が増加したので、コンデ
ンサ１６の電圧もまた、トランスコンダクタンス増幅器
２０によって低下される電流と同様に増加した。こうし
て、トランスコンダクタンス増幅器２０によって低下さ
れる増加電流は、コンデンサ３２を充電するために得ら
れる電流を減少し、それによって信号ＶRAMPのピーク電
圧を調整する（この場合は減少する）。
期パルス期間中に、コンデンサ１６に現われるこの新し
い電圧は、サンプル・ホールド回路１８によって保持さ
れ、トランスコンダクタンス増幅器２０の第１入力に印
加される。この電圧は前のパルス期間より増加した電圧
であるので、トランスコンダクタンス増幅器２０は、増
加した電流をその出力で低下するように機能し、それに
より、遷移７６によって表わされるように、コンデンサ
３２の充電のために得られる電流（ＩC32 ）が減少す
る。つまり、信号ＶRAMPの振幅が増加したので、コンデ
ンサ１６の電圧もまた、トランスコンダクタンス増幅器
２０によって低下される電流と同様に増加した。こうし
て、トランスコンダクタンス増幅器２０によって低下さ
れる増加電流は、コンデンサ３２を充電するために得ら
れる電流を減少し、それによって信号ＶRAMPのピーク電
圧を調整する（この場合は減少する）。
【００１７】同様の方法により、コンデンサ１６の電圧
がその前の値より低いときは、コンデンサ３２の電流の
調整が行なわれ、トランスコンダクタンス増幅器２０に
よって低下される電流が減少し、より多くの電流でコン
デンサ３２を充電することが可能になることを理解され
たい。
がその前の値より低いときは、コンデンサ３２の電流の
調整が行なわれ、トランスコンダクタンス増幅器２０に
よって低下される電流が減少し、より多くの電流でコン
デンサ３２を充電することが可能になることを理解され
たい。
【００１８】図３を参照すると、図１の回路が４０Ｈｚ
および１２５Ｈｚの周波数で作動するときに発生する電
圧ランプ信号ＶRAMPのシミュレーション結果を示すグラ
フ図が示される。横軸９０は時間（単位：秒）を表わ
し、縦軸９２は電圧（単位：ボルト）を表わす。さら
に、波形９４は、実質的に４０Ｈｚに等しい周波数で作
動する図１の回路１０の信号ＶRAMPを表わす。また、波
形９６は、実質的に１２５Ｈｚに等しい周波数で作動す
る図１の回路１０の信号ＶRAMPを表わす。図３から、波
形９４と９６の間の振幅変動は最小限であることが明ら
かである。特に、４０Ｈｚおよび１２５Ｈｚの動作周波
数における振幅変動は０．５％未満である。また、２５
℃から１２５℃の温度範囲における信号ＶRAMPの振幅変
動が１％未満であることも、シミュレーションで明らか
になった。このように、本発明は、大きい振幅範囲で作
動するときに最小限の振幅変動を持つ電圧ランプ信号を
生成する回路を提供する。さらに、この電圧ランプ信号
は、大きい温度範囲で作動するときに最小限の振幅変動
を持つ。
および１２５Ｈｚの周波数で作動するときに発生する電
圧ランプ信号ＶRAMPのシミュレーション結果を示すグラ
フ図が示される。横軸９０は時間（単位：秒）を表わ
し、縦軸９２は電圧（単位：ボルト）を表わす。さら
に、波形９４は、実質的に４０Ｈｚに等しい周波数で作
動する図１の回路１０の信号ＶRAMPを表わす。また、波
形９６は、実質的に１２５Ｈｚに等しい周波数で作動す
る図１の回路１０の信号ＶRAMPを表わす。図３から、波
形９４と９６の間の振幅変動は最小限であることが明ら
かである。特に、４０Ｈｚおよび１２５Ｈｚの動作周波
数における振幅変動は０．５％未満である。また、２５
℃から１２５℃の温度範囲における信号ＶRAMPの振幅変
動が１％未満であることも、シミュレーションで明らか
になった。このように、本発明は、大きい振幅範囲で作
動するときに最小限の振幅変動を持つ電圧ランプ信号を
生成する回路を提供する。さらに、この電圧ランプ信号
は、大きい温度範囲で作動するときに最小限の振幅変動
を持つ。
【００１９】回路１０は、追加機能をも含む。入力垂直
パルス信号が予め決められた周波数、例えば８５Ｈｚよ
り大きい場合、信号ＦＲＥＱＳＷが起動し、比較器４０
の電流出力を倍増し、それによってａｃループ利得を増
加する。これにより、回路１０はより高い周波数でも、
高速引入れ時間で最小限の振幅変動を維持しながら作動
することが可能になる。
パルス信号が予め決められた周波数、例えば８５Ｈｚよ
り大きい場合、信号ＦＲＥＱＳＷが起動し、比較器４０
の電流出力を倍増し、それによってａｃループ利得を増
加する。これにより、回路１０はより高い周波数でも、
高速引入れ時間で最小限の振幅変動を維持しながら作動
することが可能になる。
【００２０】以上の開示により、大きい周波数範囲で最
小限の振幅変動を持つ電圧ランプ信号を生成する新規の
回路が提供されたことを理解されたい。この回路は、ラ
ンプコンデンサの電圧を基準電圧と比較する比較器を含
む。この比較の結果から、電圧ランプ信号が基準電圧よ
り低い時間中は、サンプリング・コンデンサが放電さ
れ、電圧ランプ信号が基準電圧より高い時間中は充電さ
れる。その結果得られるサンプリング・コンデンサの電
圧は保持され、ランプ・コンデンサを充電する電流を調
整するトランスコンダクタンス増幅器にフィードバック
され、それによって電圧ランプ信号のピーク振幅を調整
する。
小限の振幅変動を持つ電圧ランプ信号を生成する新規の
回路が提供されたことを理解されたい。この回路は、ラ
ンプコンデンサの電圧を基準電圧と比較する比較器を含
む。この比較の結果から、電圧ランプ信号が基準電圧よ
り低い時間中は、サンプリング・コンデンサが放電さ
れ、電圧ランプ信号が基準電圧より高い時間中は充電さ
れる。その結果得られるサンプリング・コンデンサの電
圧は保持され、ランプ・コンデンサを充電する電流を調
整するトランスコンダクタンス増幅器にフィードバック
され、それによって電圧ランプ信号のピーク振幅を調整
する。
【００２１】本発明を特定の実施例で説明したが、当業
者にとって多くの変化や変形、変造を推量できることは
明白である。また、そうした変化や変形、変造は全て、
本明細書中の特許請求の範囲に包含されるものとする。
者にとって多くの変化や変形、変造を推量できることは
明白である。また、そうした変化や変形、変造は全て、
本明細書中の特許請求の範囲に包含されるものとする。
【図面の簡単な説明】
【図１】本発明による電圧ランプ信号発生回路を示す詳
細構成／ブロック図である。
細構成／ブロック図である。
【図２】図１の回路に関連する様々な信号の典型的な波
形を示すグラフ図である。
形を示すグラフ図である。
【図３】図１の回路を４０Ｈｚおよび１２５Ｈｚの周波
数で作動したときに生成される電圧ランプ信号のシミュ
レーション結果を示すグラフ図である。
数で作動したときに生成される電圧ランプ信号のシミュ
レーション結果を示すグラフ図である。
１０ 回路 １２ 電流出力比較回路 １４ ランプ発生器 １６ サンプリング・コンデンサ １８ サンプル・ホールド回路 ２０ トランスコンダクタンス増幅器 ２２ クランプ回路 ３０ トランジスタ ３４，４２，４３ 電流源 ４０ 比較器 ５０ バッファ回路 ５２ ホールド・コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チー・マン・リン ホンコン、カオルーン、25ユー・チャウ・ ストリート、11エフ、ビーエルケイ・イー
Claims (3)
- 【請求項１】 電圧ランプ信号（ＶRAMP）を発生する回
路（１０）であって：入力および出力を有するランプ発
生器（１４）であって、前記ランプ発生器（１４）の入
力はパルス信号（ＶＥＲＴ＿ＳＹＮＣ＿ＰＵＬＳＥ）を
受け取るように結合され、前記ランプ発生器（１４）の
出力は前記電圧ランプ信号（ＶRAMP）を発生するように
結合されて成る前記ランプ発生器（１４）；前記パルス
信号（ＶＥＲＴ＿ＳＹＮＣ＿ＰＵＬＳＥ）に応答し、入
力および出力を有する電流出力比較器（１２）であっ
て、前記電流出力比較器（１２）の入力は、前記ランプ
発生器（１４）の出力に結合されて成る前記電流出力比
較器（１２）；第１および第２端子を有する第１コンデ
ンサ（１６）であって、前記第１コンデンサ（１６）の
第１端子は前記電流出力比較器（１２）の出力に結合さ
れ、前記第１コンデンサ（１６）の第２端子は第１電源
電圧端子に結合されて成る前記第１コンデンサ（１
６）；前記パルス信号（ＶＥＲＴ＿ＳＹＮＣ＿ＰＵＬＳ
Ｅ）に応答し、入力および出力を有するサンプル・ホー
ルド回路（１８）であって、前記サンプル・ホールド回
路（１８）の入力は前記第１コンデンサ（１６）の第１
端子に結合されて成る前記サンプル・ホールド回路回路
（１８）；および入力および出力を有するトランスコン
ダクタンス増幅器（２０）であって、前記トランスコン
ダクタンス増幅器（２０）の入力は前記サンプル・ホー
ルド回路（１８）の出力に結合され、前記トランスコン
ダクタンス増幅器（２０）の出力は前記ランプ発生器
（１４）の出力に結合されて成る前記トランスコンダク
タンス増幅器（２０）；によって構成されることを特徴
とする回路。 - 【請求項２】 電圧ランプ信号（ＶRAMP）を発生する方
法であって：第１論理状態にあるパルス信号（ＶＥＲＴ
＿ＳＹＮＣ＿ＰＵＬＳＥ）に応答して、第１コンデンサ
（３２）を放電する段階；第２論理状態にある前記パル
ス信号（ＶＥＲＴ＿ＳＹＮＣ＿ＰＵＬＳＥ）に応答し
て、 前記第１コンデンサ（３２）に第１電流を充電する段
階；前記第１コンデンサ（３２）に現われる電圧が基準
電圧（ＶREF1）より低いときは、第２コンデンサ（１
６）を放電する段階；前記第１コンデンサ（３２）に現
われる前記電圧が前記基準電圧（ＶREF1）より高いとき
は、前記第２コンデンサ（１６）を充電する段階；前記
第２コンデンサ（１６）に現われる電圧を保持する段階
であって、前記第２コンデンサ（１６）に現われる前記
電圧は、前記第１コンデンサ（３２）に現われる前記電
圧のピーク振幅を表わす段階；および前記保持電圧を用
いて前記第１電流を調整し、それによって前記第１コン
デンサ（３２）に現われる電圧のピーク振幅を調整する
段階；によって構成されることを特徴とする方法。 - 【請求項３】 ある周波数範囲にわたって最小限の振幅
変動を持つ電圧ランプ信号（ＶRAMP）を発生する回路
（１０）であって：パルス信号（ＶＥＲＴ＿ＳＹＮＣ＿
ＰＵＬＳＥ）に応答して第１コンデンサ（３２）を放電
および充電する第１手段（１４）であって、前記第１手
段（１４）は入力および出力を有し、前記第１手段（１
４）の入力は、前記パルス信号（ＶＥＲＴ＿ＳＹＮＣ＿
ＰＵＬＳＥ）を受け取るように結合され、前記第１手段
（１４）の出力は電圧ランプ信号（ＶRAMP）を提供する
ように結合されて成る前記第１手段（１４）；第１およ
び第２端子を有する第２コンデンサ（１６）であって、
前記第２コンデンサ（１６）の第２端子は第１電源電圧
端子に結合されて成る前記第２コンデンサ（１６）；前
記パルス信号（ＶＥＲＴ＿ＳＹＮＣ＿ＰＵＬＳＥ）に応
答して、前記第１コンデンサ（３２）に現われる電圧が
基準電圧（ＶREF1）より低いときは、前記第２コンデン
サ（１６）を放電し、前記第１コンデンサ（３２）に現
われる電圧が基準電圧（ＶREF1）より高いときは、前記
第２コンデンサ（１６）を充電する第２手段（１２）で
あって、前記第２手段（１２）は入力および出力を有
し、前記第２手段（１２）の入力は前記第１手段（１
４）の出力に結合され、前記第２手段（１２）の出力は
前記第２コンデンサ（１６）の第１端子に結合されて成
る前記第２手段；前記パルス信号（ＶＥＲＴ＿ＳＹＮＣ
＿ＰＵＬＳＥ）に応答して、前記第２コンデンサ（１
６）に現われる電圧を保持する第３手段（１８）であっ
て、前記第３手段（１８）は入力および出力を有し、前
記第３手段（１８）の入力は前記第２コンデンサ（１
６）の第１端子に結合されて成る前記第３手段；および
前記第３手段（１８）の出力に現われる電圧に応答し
て、前記第１コンデンサ（３２）を充電する電流を調整
する第４手段（２０）であって、前記第４手段（２０）
は入力および出力を有し、前記第４手段（２０）の入力
は前記第３手段（１８）の出力に結合され、前記第４手
段（２０）の出力は前記第１手段（１４）の出力に結合
されて成る前記第４手段；によって構成されることを特
徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/212,750 US5502410A (en) | 1994-03-14 | 1994-03-14 | Circuit for providing a voltage ramp signal |
| US212750 | 1994-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273614A true JPH07273614A (ja) | 1995-10-20 |
| JP4139447B2 JP4139447B2 (ja) | 2008-08-27 |
Family
ID=22792283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07836995A Expired - Lifetime JP4139447B2 (ja) | 1994-03-14 | 1995-03-10 | 電圧ランプ信号発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5502410A (ja) |
| JP (1) | JP4139447B2 (ja) |
| KR (1) | KR100325909B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963290A (en) * | 1996-05-01 | 1999-10-05 | Nec Corporation | Liquid crystal display |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2738089B1 (fr) * | 1995-08-24 | 1997-10-31 | Sgs Thomson Microelectronics | Dispositif de correction de linearite de rampes d'un signal en dents de scie et generateur d'un tel signal |
| US5734276A (en) * | 1996-02-20 | 1998-03-31 | Motorola, Inc. | Circuit and method for reducing distortion in a track and hold amplifier |
| US5952858A (en) * | 1997-01-23 | 1999-09-14 | Stmicroelectronics, Inc. | Junction capacitor compensation for wave shaping |
| US5982205A (en) * | 1997-10-17 | 1999-11-09 | Lucent Technologies, Inc. | Low voltage sample and hold circuits |
| US5973518A (en) * | 1997-10-17 | 1999-10-26 | Lucent Technologies, Inc. | Low voltage sample and hold circuit |
| JP3566060B2 (ja) * | 1998-01-29 | 2004-09-15 | 富士通株式会社 | 半導体装置 |
| US5914621A (en) * | 1998-02-05 | 1999-06-22 | Applied Micro Circuits Corporation | Charge balanced ramp with improved signal linearity |
| US5973522A (en) * | 1998-02-05 | 1999-10-26 | Applied Micro Circuits Corporation | Current injected ramp with reduced recovery time background of the invention |
| US5952949A (en) * | 1998-02-05 | 1999-09-14 | Applied Micro Circuits Corporation | Timer with dynamic reset threshold |
| US6023133A (en) * | 1998-03-20 | 2000-02-08 | Motorola, Inc. | Parabolic signal generator |
| DE19841719C2 (de) * | 1998-09-11 | 2002-04-25 | St Microelectronics Gmbh | Schaltungsanordnung zur Flankensteilheitsformung |
| US6169433B1 (en) * | 1999-01-14 | 2001-01-02 | National Semiconductor Corporation | Method and apparatus using feedback to generate a ramped voltage with controlled maximum amplitude |
| DE60039101D1 (de) * | 2000-03-31 | 2008-07-17 | St Microelectronics Srl | Integrierter Generator einer langsamen Spannungsrampe |
| JP2001326562A (ja) * | 2000-05-15 | 2001-11-22 | Nec Corp | 可変遅延回路 |
| US6670941B2 (en) * | 2001-10-22 | 2003-12-30 | Koninklijke Philips Electronics N.V. | Slow rate controlled ramp and its use in liquid crystal displays |
| US7038514B2 (en) * | 2003-10-28 | 2006-05-02 | Intersil Americas Inc. | Startup circuit for a DC-DC converter |
| KR100843194B1 (ko) * | 2004-01-30 | 2008-07-02 | 삼성전자주식회사 | 램프신호 발생회로 |
| US7750706B1 (en) * | 2006-07-21 | 2010-07-06 | Marvell International Ltd. | Circuits, architectures, apparatuses, systems, and methods for low voltage clock delay generation |
| ATE547840T1 (de) * | 2006-07-26 | 2012-03-15 | Austriamicrosystems Ag | Verstärkeranordnung und verstärkungsverfahren |
| EP1884856B1 (en) * | 2006-07-26 | 2016-04-06 | ams AG | Voltage/current converter circuit and method for providing a ramp current |
| US7583113B2 (en) * | 2006-12-04 | 2009-09-01 | Linear Technology Corporation | Sawtooth oscillator having controlled endpoints and methodology therefor |
| US7336110B1 (en) | 2007-01-17 | 2008-02-26 | Atmel Corporation | Differential amplitude controlled sawtooth generator |
| US7671642B2 (en) * | 2006-12-13 | 2010-03-02 | Atmel Corporation | Amplitude controlled sawtooth generator |
| US7746129B2 (en) * | 2008-04-04 | 2010-06-29 | Freescale Semiconductor, Inc. | Ultra low power servo-controlled single clock ramp generator with amplitude independent to clock frequency |
| US7746130B2 (en) * | 2008-07-14 | 2010-06-29 | Elite Semiconductor Memory Technology, Inc. | Triangular wave generating circuit having synchronization with external clock |
| TWI448056B (zh) * | 2010-06-14 | 2014-08-01 | Richtek Technology Corp | 適應性調整固定導通時間之電路與適應性調整固定導通時間之方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4284906A (en) * | 1979-10-03 | 1981-08-18 | The United States Of America As Represented By The Secretary Of The Navy | Constant amplitude variable frequency synchronized linear ramp generator |
| US4945292A (en) * | 1988-08-08 | 1990-07-31 | Unisys Corp. | Dynamic vertical height control circuit |
| US5196741A (en) * | 1989-01-25 | 1993-03-23 | Hewlett-Packard Company | Recycling ramp interpolator |
| US5394020A (en) * | 1992-12-30 | 1995-02-28 | Zenith Electronics Corporation | Vertical ramp automatic amplitude control |
-
1994
- 1994-03-14 US US08/212,750 patent/US5502410A/en not_active Expired - Lifetime
-
1995
- 1995-01-27 KR KR1019950001480A patent/KR100325909B1/ko not_active Expired - Lifetime
- 1995-03-10 JP JP07836995A patent/JP4139447B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963290A (en) * | 1996-05-01 | 1999-10-05 | Nec Corporation | Liquid crystal display |
| US6160604A (en) * | 1996-05-01 | 2000-12-12 | Nec Corporation | Liquid crystal display with pixel electrode having aperture containing additional electrode |
| US6177976B1 (en) | 1996-05-01 | 2001-01-23 | Nec Corporation | Liquid crystal display |
| EP1992985A2 (en) | 1996-05-01 | 2008-11-19 | NEC Corporation | Liquid crystal display |
| EP1992984A2 (en) | 1996-05-01 | 2008-11-19 | NEC Corporation | Liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4139447B2 (ja) | 2008-08-27 |
| KR100325909B1 (ko) | 2002-06-29 |
| KR950035044A (ko) | 1995-12-30 |
| US5502410A (en) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07273614A (ja) | 電圧ランプ信号発生回路 | |
| CN113497558B (zh) | 稳压控制系统及其方法 | |
| US5287242A (en) | Degaussing apparatus | |
| US6424379B1 (en) | Vertical synchronization separation circuit | |
| JPH10335089A (ja) | バックライト照明装置の調光用バーストパルス発生回路 | |
| US3992648A (en) | Drive pulse generator for a television deflection circuit | |
| JPS60191567A (ja) | 映像表示装置用偏向回路 | |
| TW550954B (en) | Circuit and method for adjusting width of fly-back pulse in video signal processing unit realized in one chip | |
| JP2535851B2 (ja) | 鋸歯状波信号発生回路 | |
| KR0123835B1 (ko) | 다중 모드 모니터의 수평 구동 듀티 제어 회로 | |
| KR100207544B1 (ko) | 위상 조정이 가능한 삼각파 신호 발생기 | |
| US4338550A (en) | Circuit for obtaining saw-tooth current in a coil | |
| JP3037298B1 (ja) | 水平ドライブ信号出力装置 | |
| US3953765A (en) | Vertical deflection circuit | |
| JPH10112810A (ja) | 画面補正回路 | |
| JP2940758B2 (ja) | クランプ回路 | |
| JPH1013196A (ja) | 垂直鋸波発生回路 | |
| KR930000450Y1 (ko) | 디스플레이 장치의 고압안정화회로 | |
| JP3254347B2 (ja) | 安定化電源 | |
| KR0136008B1 (ko) | 합성동기신호의 처리가 가능한 분리동기신호 처리장치 | |
| JPH03198584A (ja) | Ｃｒｔの水平偏向回路 | |
| JPH08307216A (ja) | タイミングパルス生成回路 | |
| JP2000004378A (ja) | 水平発振回路 | |
| JP2001203563A (ja) | 発振回路および自動周波数制御回路 | |
| JPH1041791A (ja) | 三角波信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |