JPH07273670A - ビタビ復号器 - Google Patents
ビタビ復号器Info
- Publication number
- JPH07273670A JPH07273670A JP6058649A JP5864994A JPH07273670A JP H07273670 A JPH07273670 A JP H07273670A JP 6058649 A JP6058649 A JP 6058649A JP 5864994 A JP5864994 A JP 5864994A JP H07273670 A JPH07273670 A JP H07273670A
- Authority
- JP
- Japan
- Prior art keywords
- metric
- branch
- path
- path metric
- candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高速復号動作の可能なビタビ復号器を提供す
る。 【構成】 加算手段５０〜５７は、枝メトリック１０〜
１７とパスメトリック１８〜２１とを状態遷移の枝毎に
加算して新たなパスメトリックの候補２２〜２９を求め
る。正負判定手段５８〜６１は、枝メトリック１０〜１
７とパスメトリック１８〜２１とを入力し、新たなパス
メトリックの候補１２〜１９の大小を状態毎に判定して
その情報を選択情報３０〜３３として出力する。選択手
段６２〜６５は、選択情報３０〜３３に従って、新たな
パスメトリックの候補２２〜２９からそれぞれ一つを選
択し、新たなパスメトリック３４〜３７として出力す
る。メモリ６６〜６９は、新たなパスメトリック３４〜
３７を保存し、次の時点でパスメトリック１８〜２１と
して出力する。
る。 【構成】 加算手段５０〜５７は、枝メトリック１０〜
１７とパスメトリック１８〜２１とを状態遷移の枝毎に
加算して新たなパスメトリックの候補２２〜２９を求め
る。正負判定手段５８〜６１は、枝メトリック１０〜１
７とパスメトリック１８〜２１とを入力し、新たなパス
メトリックの候補１２〜１９の大小を状態毎に判定して
その情報を選択情報３０〜３３として出力する。選択手
段６２〜６５は、選択情報３０〜３３に従って、新たな
パスメトリックの候補２２〜２９からそれぞれ一つを選
択し、新たなパスメトリック３４〜３７として出力す
る。メモリ６６〜６９は、新たなパスメトリック３４〜
３７を保存し、次の時点でパスメトリック１８〜２１と
して出力する。
Description
【０００１】
【産業上の利用分野】本発明は、畳み込み符号化された
信号系列を最尤復号するビタビ復号器に関するものであ
る。
信号系列を最尤復号するビタビ復号器に関するものであ
る。
【０００２】
【従来の技術】畳み込み符号化された信号系列の最尤復
号法とは、送信側で畳み込み符号化されて送信され、伝
送路で雑音が付加された信号系列を受信側で入力し、符
号化の規則を満足するような全ての情報系列（符号化前
の信号系列）の内、最も確からしい情報系列を求めるも
のである。
号法とは、送信側で畳み込み符号化されて送信され、伝
送路で雑音が付加された信号系列を受信側で入力し、符
号化の規則を満足するような全ての情報系列（符号化前
の信号系列）の内、最も確からしい情報系列を求めるも
のである。
【０００３】畳み込み符号化された信号系列の最尤復号
法を実現するものとして、ビタビ復号器が広く知られて
いる（特開昭６０ー１１１５３３号公報，特開昭６１−
６６４１２号公報，特開昭６１−１６１０２７号公報
等）。
法を実現するものとして、ビタビ復号器が広く知られて
いる（特開昭６０ー１１１５３３号公報，特開昭６１−
６６４１２号公報，特開昭６１−１６１０２７号公報
等）。
【０００４】図１は、一般的なビタビ復号器の構成を示
すものである。図１を用いて、従来例のビタビ復号器に
ついて説明する。
すものである。図１を用いて、従来例のビタビ復号器に
ついて説明する。
【０００５】本従来例では、拘束長３、符号化率１／２
のビタビ復号器について説明する。０は、１時点毎に入
力される受信信号である。１は、枝メトリックである。
２は、選択情報である。３は、復号出力である。４は、
受信信号０を入力し、枝メトリック１を求める枝メトリ
ック生成回路である。５は、枝メトリック１を入力し、
選択情報２を出力するＡＣＳ回路である。６は、選択情
報２を入力し、状態毎に保存し、最尤状態、あるいは任
意の状態から最古ビットを復号出力３として出力するパ
スメモリである。図４は、前記ＡＣＳ回路５の内部構成
を示すものである。１０〜１７は、１時点毎に入力され
る枝メトリックである。１８〜２１は、パスメトリック
である。２２〜２９は、新たなパスメトリックの候補で
ある。３０〜３３は、選択情報である。３４〜３７は、
新たなパスメトリックである。５０〜５７は、それぞれ
枝メトリック１０〜１７とパスメトリック１８，１８，
１９，１９，２０，２０，２１，２１とを入力し、２つ
の入力を加算して、それぞれ新たなパスメトリックの候
補２２〜２９として出力する加算手段である。２５８〜
２６１は、それぞれ新たなパスメトリックの候補２２〜
２５と２６〜２９とを入力し、２つの入力のうち小さい
方を判定して、その情報をそれぞれ選択情報３０〜３３
として出力する比較手段である。６２〜６５は、それぞ
れ新たなパスメトリックの候補２２〜２５と２６〜２９
と選択情報３０〜３３とを入力し、選択情報３０〜３３
の情報に従って、２つの新たなパスメトリックの候補の
内一つをそれぞれ新たなパスメトリック３４〜３７とし
て出力する選択手段である。６６〜６９は、それぞれ新
たなパスメトリック３４〜３７を保存し、次の時点でそ
れぞれパスメトリック１８〜２１として出力するメモリ
である。
のビタビ復号器について説明する。０は、１時点毎に入
力される受信信号である。１は、枝メトリックである。
２は、選択情報である。３は、復号出力である。４は、
受信信号０を入力し、枝メトリック１を求める枝メトリ
ック生成回路である。５は、枝メトリック１を入力し、
選択情報２を出力するＡＣＳ回路である。６は、選択情
報２を入力し、状態毎に保存し、最尤状態、あるいは任
意の状態から最古ビットを復号出力３として出力するパ
スメモリである。図４は、前記ＡＣＳ回路５の内部構成
を示すものである。１０〜１７は、１時点毎に入力され
る枝メトリックである。１８〜２１は、パスメトリック
である。２２〜２９は、新たなパスメトリックの候補で
ある。３０〜３３は、選択情報である。３４〜３７は、
新たなパスメトリックである。５０〜５７は、それぞれ
枝メトリック１０〜１７とパスメトリック１８，１８，
１９，１９，２０，２０，２１，２１とを入力し、２つ
の入力を加算して、それぞれ新たなパスメトリックの候
補２２〜２９として出力する加算手段である。２５８〜
２６１は、それぞれ新たなパスメトリックの候補２２〜
２５と２６〜２９とを入力し、２つの入力のうち小さい
方を判定して、その情報をそれぞれ選択情報３０〜３３
として出力する比較手段である。６２〜６５は、それぞ
れ新たなパスメトリックの候補２２〜２５と２６〜２９
と選択情報３０〜３３とを入力し、選択情報３０〜３３
の情報に従って、２つの新たなパスメトリックの候補の
内一つをそれぞれ新たなパスメトリック３４〜３７とし
て出力する選択手段である。６６〜６９は、それぞれ新
たなパスメトリック３４〜３７を保存し、次の時点でそ
れぞれパスメトリック１８〜２１として出力するメモリ
である。
【０００６】上記した構成の従来のビタビ復号器の動作
を以下に説明する。まず、枝メトリック生成回路４は、
受信信号０を入力し、枝毎に枝メトリック１を求める。
次に、ＡＣＳ回路５は、枝メトリック１を入力する。こ
こで、枝メトリック１は、枝メトリック１０〜１７で構
成されている。ＡＣＳ回路５は、まず、加算手段５０〜
５７において、枝メトリック１０〜１７とパスメトリッ
ク１８〜２１とを状態遷移の枝毎に加算して、状態毎に
２つずつの新たなパスメトリックの候補２２〜２９を求
める。次に、比較手段２５８〜２６１において、新たな
パスメトリックの候補２２〜２９の大小を合流する状態
毎に判定し、状態毎に選択情報３０〜３３を出力する。
そして、選択手段６２〜６５において、選択情報３０〜
３３に従って、新たなパスメトリックの候補２２〜２９
からそれぞれ一つを選択し、新たなパスメトリック３４
〜３７として出力する。更に、メモリ６６〜６９におい
て、新たなパスメトリック３４〜３７を次の時点でのパ
スメトリックとして保存する。パスメモリ６は、選択情
報２を入力する。ここで、選択情報２は、選択情報３０
〜３３で構成されている。パスメモリ６は、選択情報２
を状態毎に保存し、最尤状態、あるいは任意の状態から
最古ビットを復号出力３として出力する。このように、
従来のビタビ復号器の構成では、ＡＣＳ回路に於て、１
時点の内に、加算、比較、選択の処理を順次行なってい
た。
を以下に説明する。まず、枝メトリック生成回路４は、
受信信号０を入力し、枝毎に枝メトリック１を求める。
次に、ＡＣＳ回路５は、枝メトリック１を入力する。こ
こで、枝メトリック１は、枝メトリック１０〜１７で構
成されている。ＡＣＳ回路５は、まず、加算手段５０〜
５７において、枝メトリック１０〜１７とパスメトリッ
ク１８〜２１とを状態遷移の枝毎に加算して、状態毎に
２つずつの新たなパスメトリックの候補２２〜２９を求
める。次に、比較手段２５８〜２６１において、新たな
パスメトリックの候補２２〜２９の大小を合流する状態
毎に判定し、状態毎に選択情報３０〜３３を出力する。
そして、選択手段６２〜６５において、選択情報３０〜
３３に従って、新たなパスメトリックの候補２２〜２９
からそれぞれ一つを選択し、新たなパスメトリック３４
〜３７として出力する。更に、メモリ６６〜６９におい
て、新たなパスメトリック３４〜３７を次の時点でのパ
スメトリックとして保存する。パスメモリ６は、選択情
報２を入力する。ここで、選択情報２は、選択情報３０
〜３３で構成されている。パスメモリ６は、選択情報２
を状態毎に保存し、最尤状態、あるいは任意の状態から
最古ビットを復号出力３として出力する。このように、
従来のビタビ復号器の構成では、ＡＣＳ回路に於て、１
時点の内に、加算、比較、選択の処理を順次行なってい
た。
【０００７】
【発明が解決しようとする課題】上述のように、従来の
ビタビ復号器の構成では、その内部のＡＣＳ回路に於
て、加算処理の結果を用いて比較処理を行ない、その結
果に基づいて選択するという処理を行なうこととなる。
一般に加算及び比較は信号処理時間が非常に長いため
に、加算処理と比較処理とを順次行なう信号処理時間は
非常に長くなり、ビタビ復号器の復号動作速度が制限さ
れる。
ビタビ復号器の構成では、その内部のＡＣＳ回路に於
て、加算処理の結果を用いて比較処理を行ない、その結
果に基づいて選択するという処理を行なうこととなる。
一般に加算及び比較は信号処理時間が非常に長いため
に、加算処理と比較処理とを順次行なう信号処理時間は
非常に長くなり、ビタビ復号器の復号動作速度が制限さ
れる。
【０００８】本発明は、上記従来の課題を解決するもの
で、高速復号動作の可能なビタビ復号器を提供すること
を目的とする。
で、高速復号動作の可能なビタビ復号器を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明のビタビ復号器
は、ＡＣＳ回路に於て、加算手段の出力を比較して選択
情報を求める代わりに、加算手段の入力から直接選択情
報を求めることにより、加算処理と従来の比較処理に相
当する処理とを並列に行なうものである。
は、ＡＣＳ回路に於て、加算手段の出力を比較して選択
情報を求める代わりに、加算手段の入力から直接選択情
報を求めることにより、加算処理と従来の比較処理に相
当する処理とを並列に行なうものである。
【００１０】
【作用】本発明のビタビ復号器に於ては、加算処理と従
来の比較処理に相当する処理とを並列に行なうために、
信号処理時間が短くなり、ビタビ復号器の高速復号動作
が可能である。
来の比較処理に相当する処理とを並列に行なうために、
信号処理時間が短くなり、ビタビ復号器の高速復号動作
が可能である。
【００１１】
【実施例】以下、実施例について詳細に述べる。本実施
例では、拘束長３、符号化率１／２のビタビ復号器につ
いて説明する。
例では、拘束長３、符号化率１／２のビタビ復号器につ
いて説明する。
【００１２】本発明の第１の実施例のビタビ復号器につ
いて説明する。本発明の第１の実施例のビタビ復号器
は、基本的な構成は図１に示した一般的なビタビ復号器
の構成と同じであり、異なる部分は図１のＡＣＳ回路５
の内部構成だけであるので、基本的な構成に関しては図
示を共用し、図１を用いて説明する。
いて説明する。本発明の第１の実施例のビタビ復号器
は、基本的な構成は図１に示した一般的なビタビ復号器
の構成と同じであり、異なる部分は図１のＡＣＳ回路５
の内部構成だけであるので、基本的な構成に関しては図
示を共用し、図１を用いて説明する。
【００１３】図２は、本発明の第１の実施例におけるビ
タビ復号器のＡＣＳ回路５の内部構成を示すものであ
る。なお、図２に示す本実施例のビタビ復号器のＡＣＳ
回路において、加算手段５０〜５７，選択手段６２〜６
５，メモリ６６〜６９は、図４に示した従来例のビタビ
復号器のＡＣＳ回路と同じ構成であるので、詳細な説明
を省略する。
タビ復号器のＡＣＳ回路５の内部構成を示すものであ
る。なお、図２に示す本実施例のビタビ復号器のＡＣＳ
回路において、加算手段５０〜５７，選択手段６２〜６
５，メモリ６６〜６９は、図４に示した従来例のビタビ
復号器のＡＣＳ回路と同じ構成であるので、詳細な説明
を省略する。
【００１４】５８〜６１は、それぞれ枝メトリック１０
〜１３（以下Ａ）と１４〜１７（以下Ｂ）とパスメトリ
ック１８，１８，２０，２０（以下Ｃ）と１９，１９，
２１，２１（以下Ｄ）とを入力し、（Ａ−Ｂ＋Ｃ−Ｄ）
が正であるか負であるかを求め、それぞれ選択情報３０
〜３３として出力する正負手段である。
〜１３（以下Ａ）と１４〜１７（以下Ｂ）とパスメトリ
ック１８，１８，２０，２０（以下Ｃ）と１９，１９，
２１，２１（以下Ｄ）とを入力し、（Ａ−Ｂ＋Ｃ−Ｄ）
が正であるか負であるかを求め、それぞれ選択情報３０
〜３３として出力する正負手段である。
【００１５】上記した構成の本発明の第１の実施例のビ
タビ復号器の動作を以下に説明する。
タビ復号器の動作を以下に説明する。
【００１６】まず、枝メトリック生成回路４は、受信信
号０を入力し、枝毎に枝メトリック１を求める。次に、
ＡＣＳ回路５は、枝メトリック１を入力する。ここで、
枝メトリック１は、枝メトリック１０〜１７で構成され
ている。ＡＣＳ回路５は、まず、加算手段５０〜５７に
おいて、枝メトリック１０〜１７とパスメトリック１８
〜２１とを状態遷移の枝毎に加算して、状態毎に２つず
つの新たなパスメトリックの候補２２〜２９を求る。
号０を入力し、枝毎に枝メトリック１を求める。次に、
ＡＣＳ回路５は、枝メトリック１を入力する。ここで、
枝メトリック１は、枝メトリック１０〜１７で構成され
ている。ＡＣＳ回路５は、まず、加算手段５０〜５７に
おいて、枝メトリック１０〜１７とパスメトリック１８
〜２１とを状態遷移の枝毎に加算して、状態毎に２つず
つの新たなパスメトリックの候補２２〜２９を求る。
【００１７】一方、正負判定手段５８〜６１において、
新たなパスメトリックの候補２２〜２９の大小を合流す
る状態毎に判定し、状態毎に選択情報３０〜３３を出力
する。ただし、正負判定手段５８〜６１は、新たなパス
メトリックの候補２２〜２９を入力して大小を判定する
のではなく、新たなパスメトリックの候補２２〜２９の
もととなるパスメトリック１８〜２１と枝メトリック１
０〜１７とを入力し、以下の演算を行って、新たなパス
メトリックの候補２２〜２９の大小を判定する。
新たなパスメトリックの候補２２〜２９の大小を合流す
る状態毎に判定し、状態毎に選択情報３０〜３３を出力
する。ただし、正負判定手段５８〜６１は、新たなパス
メトリックの候補２２〜２９を入力して大小を判定する
のではなく、新たなパスメトリックの候補２２〜２９の
もととなるパスメトリック１８〜２１と枝メトリック１
０〜１７とを入力し、以下の演算を行って、新たなパス
メトリックの候補２２〜２９の大小を判定する。
【００１８】正負判定手段５８は、枝メトリック１０と
１４とパスメトリック１８と２０とを入力し、（枝メト
リック１０−枝メトリック１４＋パスメトリック１８−
パスメトリック２０）が正であるか負であるかを求め
る。新たなパスメトリックの候補２２は枝メトリック１
０とパスメトリック１８の和であり、新たなパスメトリ
ックの候補２６は枝メトリック１４とパスメトリック２
０の和であるので、上述の正負判定手段５８の動作は、
（新たなパスメトリックの候補２２−新たなパスメトリ
ックの候補２６）の正負を求めていることと同じであ
る。正であれば新たなパスメトリックの候補２２が大で
あり、負であれば新たなパスメトリックの候補２６が大
である。
１４とパスメトリック１８と２０とを入力し、（枝メト
リック１０−枝メトリック１４＋パスメトリック１８−
パスメトリック２０）が正であるか負であるかを求め
る。新たなパスメトリックの候補２２は枝メトリック１
０とパスメトリック１８の和であり、新たなパスメトリ
ックの候補２６は枝メトリック１４とパスメトリック２
０の和であるので、上述の正負判定手段５８の動作は、
（新たなパスメトリックの候補２２−新たなパスメトリ
ックの候補２６）の正負を求めていることと同じであ
る。正であれば新たなパスメトリックの候補２２が大で
あり、負であれば新たなパスメトリックの候補２６が大
である。
【００１９】正負判定手段５９は、枝メトリック１１と
１５とパスメトリック１８と２０とを入力し、（枝メト
リック１１−枝メトリック１５＋パスメトリック１８−
パスメトリック２０）が正であるか負であるかを求め
る。新たなパスメトリックの候補２３は枝メトリック１
１とパスメトリック１８の和であり、新たなパスメトリ
ックの候補２７は枝メトリック１５とパスメトリック２
０の和であるので、上述の正負判定手段５９の動作は、
（新たなパスメトリックの候補２３−新たなパスメトリ
ックの候補２７）の正負を求めていることと同じであ
る。正であれば新たなパスメトリックの候補２３が大で
あり、負であれば新たなパスメトリックの候補２７が大
である。
１５とパスメトリック１８と２０とを入力し、（枝メト
リック１１−枝メトリック１５＋パスメトリック１８−
パスメトリック２０）が正であるか負であるかを求め
る。新たなパスメトリックの候補２３は枝メトリック１
１とパスメトリック１８の和であり、新たなパスメトリ
ックの候補２７は枝メトリック１５とパスメトリック２
０の和であるので、上述の正負判定手段５９の動作は、
（新たなパスメトリックの候補２３−新たなパスメトリ
ックの候補２７）の正負を求めていることと同じであ
る。正であれば新たなパスメトリックの候補２３が大で
あり、負であれば新たなパスメトリックの候補２７が大
である。
【００２０】正負判定手段６０は、枝メトリック１２と
１６とパスメトリック１９と２１とを入力し、（枝メト
リック１２−枝メトリック１６＋パスメトリック１９−
パスメトリック２１）が正であるか負であるかを求め
る。新たなパスメトリックの候補２４は枝メトリック１
２とパスメトリック１９の和であり、新たなパスメトリ
ックの候補２８は枝メトリック１６とパスメトリック２
１の和であるので、上述の正負判定手段６０の動作は、
（新たなパスメトリックの候補２４−新たなパスメトリ
ックの候補２８）の正負を求めていることと同じであ
る。正であれば新たなパスメトリックの候補２４が大で
あり、負であれば新たなパスメトリックの候補２８が大
である。
１６とパスメトリック１９と２１とを入力し、（枝メト
リック１２−枝メトリック１６＋パスメトリック１９−
パスメトリック２１）が正であるか負であるかを求め
る。新たなパスメトリックの候補２４は枝メトリック１
２とパスメトリック１９の和であり、新たなパスメトリ
ックの候補２８は枝メトリック１６とパスメトリック２
１の和であるので、上述の正負判定手段６０の動作は、
（新たなパスメトリックの候補２４−新たなパスメトリ
ックの候補２８）の正負を求めていることと同じであ
る。正であれば新たなパスメトリックの候補２４が大で
あり、負であれば新たなパスメトリックの候補２８が大
である。
【００２１】正負判定手段６１は、枝メトリック１３と
１７とパスメトリック１９と２１とを入力し、（枝メト
リック１３−枝メトリック１７＋パスメトリック１９−
パスメトリック２１）が正であるか負であるかを求め
る。新たなパスメトリックの候補２５は枝メトリック１
３とパスメトリック１９の和であり、新たなパスメトリ
ックの候補２９は枝メトリック１７とパスメトリック２
１の和であるので、上述の正負判定手段６１の動作は、
（新たなパスメトリックの候補２５−新たなパスメトリ
ックの候補２９）の正負を求めていることと同じであ
る。正であれば新たなパスメトリックの候補２５が大で
あり、負であれば新たなパスメトリックの候補２９が大
である。
１７とパスメトリック１９と２１とを入力し、（枝メト
リック１３−枝メトリック１７＋パスメトリック１９−
パスメトリック２１）が正であるか負であるかを求め
る。新たなパスメトリックの候補２５は枝メトリック１
３とパスメトリック１９の和であり、新たなパスメトリ
ックの候補２９は枝メトリック１７とパスメトリック２
１の和であるので、上述の正負判定手段６１の動作は、
（新たなパスメトリックの候補２５−新たなパスメトリ
ックの候補２９）の正負を求めていることと同じであ
る。正であれば新たなパスメトリックの候補２５が大で
あり、負であれば新たなパスメトリックの候補２９が大
である。
【００２２】そして、選択手段６２〜６５において、選
択情報３０〜３３に従って、新たなパスメトリックの候
補２２〜２９からそれぞれ一つを選択し、新たなパスメ
トリック３４〜３７として出力する。
択情報３０〜３３に従って、新たなパスメトリックの候
補２２〜２９からそれぞれ一つを選択し、新たなパスメ
トリック３４〜３７として出力する。
【００２３】更に、メモリ６６〜６９において、新たな
パスメトリック３４〜３７を次の時点でのパスメトリッ
クとして保存する。
パスメトリック３４〜３７を次の時点でのパスメトリッ
クとして保存する。
【００２４】パスメモリ６は、選択情報２を入力する。
ここで、選択情報２は、選択情報３０〜３３で構成され
ている。パスメモリ６は、選択情報２を状態毎に保存
し、最尤状態、あるいは任意の状態から最古ビットを復
号出力３として出力する。
ここで、選択情報２は、選択情報３０〜３３で構成され
ている。パスメモリ６は、選択情報２を状態毎に保存
し、最尤状態、あるいは任意の状態から最古ビットを復
号出力３として出力する。
【００２５】このように、本発明の第１の実施例のビタ
ビ復号器は、ＡＣＳ回路に於て、加算手段の出力を比較
して選択情報を求める代わりに、加算手段の入力から直
接選択情報を求めることにより、加算処理と本来の比較
処理に相当する処理とを並列に行なうものである。その
ため、信号処理時間が短くなり、ビタビ復号器の高速復
号動作が可能である。
ビ復号器は、ＡＣＳ回路に於て、加算手段の出力を比較
して選択情報を求める代わりに、加算手段の入力から直
接選択情報を求めることにより、加算処理と本来の比較
処理に相当する処理とを並列に行なうものである。その
ため、信号処理時間が短くなり、ビタビ復号器の高速復
号動作が可能である。
【００２６】本発明の第２の実施例のビタビ復号器につ
いて説明する。本発明の第２の実施例のビタビ復号器
は、基本的な構成は図１に示した一般的なビタビ復号器
の構成と同じであり、異なる部分は図１のＡＣＳ回路５
の内部構成だけであるので、基本的な構成に関しては図
示を共用し、図１を用いて説明する。
いて説明する。本発明の第２の実施例のビタビ復号器
は、基本的な構成は図１に示した一般的なビタビ復号器
の構成と同じであり、異なる部分は図１のＡＣＳ回路５
の内部構成だけであるので、基本的な構成に関しては図
示を共用し、図１を用いて説明する。
【００２７】図３は、本発明の第２の実施例におけるビ
タビ復号器のＡＣＳ回路５の内部構成を示すものであ
る。なお、図３に示す本実施例のビタビ復号器のＡＣＳ
回路において、選択手段６２〜６５，メモリ６６〜６９
は、図４に示した従来例のビタビ復号器のＡＣＳ回路と
同じ構成であるので、詳細な説明を省略する。
タビ復号器のＡＣＳ回路５の内部構成を示すものであ
る。なお、図３に示す本実施例のビタビ復号器のＡＣＳ
回路において、選択手段６２〜６５，メモリ６６〜６９
は、図４に示した従来例のビタビ復号器のＡＣＳ回路と
同じ構成であるので、詳細な説明を省略する。
【００２８】３８〜４９は、枝メトリックである。７０
〜７７は、それぞれ枝メトリック１０〜１７を保存し、
次の時点でそれぞれ枝メトリック３８〜４５として出力
するメモリである。
〜７７は、それぞれ枝メトリック１０〜１７を保存し、
次の時点でそれぞれ枝メトリック３８〜４５として出力
するメモリである。
【００２９】７８〜８１は、それぞれ枝メトリック１０
〜１３（以下Ａ）と１４〜１７（以下Ｂ）とを入力し、
（Ａ−Ｂ）を求めて、次の時点でそれぞれ枝メトリック
４６〜４９として出力するメトリック変換手段である。
〜１３（以下Ａ）と１４〜１７（以下Ｂ）とを入力し、
（Ａ−Ｂ）を求めて、次の時点でそれぞれ枝メトリック
４６〜４９として出力するメトリック変換手段である。
【００３０】１５０〜１５７は、それぞれ枝メトリック
３８〜４５とパスメトリック１８，１８，１９，１９，
２０，２０，２１，２１とを入力し、２つの入力を加算
して、それぞれ新たなパスメトリックの候補２２〜２９
として出力する加算手段である。
３８〜４５とパスメトリック１８，１８，１９，１９，
２０，２０，２１，２１とを入力し、２つの入力を加算
して、それぞれ新たなパスメトリックの候補２２〜２９
として出力する加算手段である。
【００３１】１５８〜１６１は、それぞれ枝メトリック
４６〜４９（以下Ｃ）とパスメトリック１８，１８，１
９，１９（以下Ｄ）と２０，２０，２１，２１（以下
Ｅ）とを入力し、（Ｃ＋Ｄ−Ｅ）が正であるか負である
かを求め、それぞれ選択情報３０〜３３として出力する
正負手段である。
４６〜４９（以下Ｃ）とパスメトリック１８，１８，１
９，１９（以下Ｄ）と２０，２０，２１，２１（以下
Ｅ）とを入力し、（Ｃ＋Ｄ−Ｅ）が正であるか負である
かを求め、それぞれ選択情報３０〜３３として出力する
正負手段である。
【００３２】上記した構成の本発明の第１の実施例のビ
タビ復号器の動作を以下に説明する。
タビ復号器の動作を以下に説明する。
【００３３】まず、枝メトリック生成回路４は、受信信
号０を入力し、枝毎に枝メトリック１を求める。
号０を入力し、枝毎に枝メトリック１を求める。
【００３４】次に、ＡＣＳ回路５は、枝メトリック１を
入力する。ここで、枝メトリック１は、枝メトリック１
０〜１７で構成されている。
入力する。ここで、枝メトリック１は、枝メトリック１
０〜１７で構成されている。
【００３５】ＡＣＳ回路５は、まず、メモリ７０〜７７
とメトリック変換手段７８〜８１において、枝メトリッ
ク３８〜４９を求め、次の時点で出力する。枝メトリッ
ク３８〜４５は、それぞれ枝メトリック１０〜１７その
ものであり、枝メトリック４６〜４９は、それぞれ（枝
メトリック１０−枝メトリック１４），（枝メトリック
１１−枝メトリック１５），（枝メトリック１２−枝メ
トリック１６），（枝メトリック１３−枝メトリック１
７）である。
とメトリック変換手段７８〜８１において、枝メトリッ
ク３８〜４９を求め、次の時点で出力する。枝メトリッ
ク３８〜４５は、それぞれ枝メトリック１０〜１７その
ものであり、枝メトリック４６〜４９は、それぞれ（枝
メトリック１０−枝メトリック１４），（枝メトリック
１１−枝メトリック１５），（枝メトリック１２−枝メ
トリック１６），（枝メトリック１３−枝メトリック１
７）である。
【００３６】ＡＣＳ回路５は、次に、加算手段１５０〜
１５７において、枝メトリック３８〜４１とパスメトリ
ック１８〜２１とを状態遷移の枝毎に加算して、状態毎
に２つずつの新たなパスメトリックの候補２２〜２９を
求る。
１５７において、枝メトリック３８〜４１とパスメトリ
ック１８〜２１とを状態遷移の枝毎に加算して、状態毎
に２つずつの新たなパスメトリックの候補２２〜２９を
求る。
【００３７】一方、正負判定手段１５８〜１６１におい
て、新たなパスメトリックの候補２２〜２９の大小を合
流する状態毎に判定し、状態毎に選択情報３０〜３３を
出力する。ただし、正負判定手段１５８〜１６１は、新
たなパスメトリックの候補２２〜２９を入力して大小を
判定するのではなく、新たなパスメトリックの候補２２
〜２９のもととなるパスメトリック１８〜２１と、同じ
く新たなパスメトリックの候補２２〜２９のもととなる
枝メトリック１０〜１７に由来する枝メトリック４６〜
４９とを入力し、以下の演算を行って、新たなパスメト
リックの候補２２〜２９の大小を判定する。
て、新たなパスメトリックの候補２２〜２９の大小を合
流する状態毎に判定し、状態毎に選択情報３０〜３３を
出力する。ただし、正負判定手段１５８〜１６１は、新
たなパスメトリックの候補２２〜２９を入力して大小を
判定するのではなく、新たなパスメトリックの候補２２
〜２９のもととなるパスメトリック１８〜２１と、同じ
く新たなパスメトリックの候補２２〜２９のもととなる
枝メトリック１０〜１７に由来する枝メトリック４６〜
４９とを入力し、以下の演算を行って、新たなパスメト
リックの候補２２〜２９の大小を判定する。
【００３８】正負判定手段１５８は、枝メトリック４６
と、パスメトリック１８，２０とを入力し、（枝メトリ
ック４６＋パスメトリック１８−パスメトリック２０）
が正であるか負であるかを求める。枝メトリック４６
は、（枝メトリック３８−枝メトリック４２）であり、
また、新たなパスメトリックの候補２２は枝メトリック
１０とパスメトリック１８の和であり、新たなパスメト
リックの候補２６は枝メトリック１４とパスメトリック
２０の和であるので、上述の正負判定手段１５８の動作
は、（新たなパスメトリックの候補２２−新たなパスメ
トリックの候補２６）の正負を求めていることと同じで
ある。正であれば新たなパスメトリックの候補２２が大
であり、負であれば新たなパスメトリックの候補２６が
大である。
と、パスメトリック１８，２０とを入力し、（枝メトリ
ック４６＋パスメトリック１８−パスメトリック２０）
が正であるか負であるかを求める。枝メトリック４６
は、（枝メトリック３８−枝メトリック４２）であり、
また、新たなパスメトリックの候補２２は枝メトリック
１０とパスメトリック１８の和であり、新たなパスメト
リックの候補２６は枝メトリック１４とパスメトリック
２０の和であるので、上述の正負判定手段１５８の動作
は、（新たなパスメトリックの候補２２−新たなパスメ
トリックの候補２６）の正負を求めていることと同じで
ある。正であれば新たなパスメトリックの候補２２が大
であり、負であれば新たなパスメトリックの候補２６が
大である。
【００３９】正負判定手段１５９は、枝メトリック４７
と、パスメトリック１８，２０とを入力し、（枝メトリ
ック４７＋パスメトリック１８−パスメトリック２０）
が正であるか負であるかを求める。枝メトリック４７
は、（枝メトリック３９−枝メトリック４３）であり、
また、新たなパスメトリックの候補２３は枝メトリック
１１とパスメトリック１８の和であり、新たなパスメト
リックの候補２７は枝メトリック１５とパスメトリック
２０の和であるので、上述の正負判定手段１５９の動作
は、（新たなパスメトリックの候補２３−新たなパスメ
トリックの候補２７）の正負を求めていることと同じで
ある。正であれば新たなパスメトリックの候補２３が大
であり、負であれば新たなパスメトリックの候補２７が
大である。
と、パスメトリック１８，２０とを入力し、（枝メトリ
ック４７＋パスメトリック１８−パスメトリック２０）
が正であるか負であるかを求める。枝メトリック４７
は、（枝メトリック３９−枝メトリック４３）であり、
また、新たなパスメトリックの候補２３は枝メトリック
１１とパスメトリック１８の和であり、新たなパスメト
リックの候補２７は枝メトリック１５とパスメトリック
２０の和であるので、上述の正負判定手段１５９の動作
は、（新たなパスメトリックの候補２３−新たなパスメ
トリックの候補２７）の正負を求めていることと同じで
ある。正であれば新たなパスメトリックの候補２３が大
であり、負であれば新たなパスメトリックの候補２７が
大である。
【００４０】正負判定手段１６０は、枝メトリック４８
と、パスメトリック１９，２１とを入力し、（枝メトリ
ック４８＋パスメトリック１９−パスメトリック２１）
が正であるか負であるかを求める。枝メトリック４８
は、（枝メトリック４０−枝メトリック４４）であり、
また、新たなパスメトリックの候補２４は枝メトリック
１２とパスメトリック１９の和であり、新たなパスメト
リックの候補２８は枝メトリック１６とパスメトリック
２１の和であるので、上述の正負判定手段１６０の動作
は、（新たなパスメトリックの候補２４−新たなパスメ
トリックの候補２８）の正負を求めていることと同じで
ある。正であれば新たなパスメトリックの候補２４が大
であり、負であれば新たなパスメトリックの候補２８が
大である。
と、パスメトリック１９，２１とを入力し、（枝メトリ
ック４８＋パスメトリック１９−パスメトリック２１）
が正であるか負であるかを求める。枝メトリック４８
は、（枝メトリック４０−枝メトリック４４）であり、
また、新たなパスメトリックの候補２４は枝メトリック
１２とパスメトリック１９の和であり、新たなパスメト
リックの候補２８は枝メトリック１６とパスメトリック
２１の和であるので、上述の正負判定手段１６０の動作
は、（新たなパスメトリックの候補２４−新たなパスメ
トリックの候補２８）の正負を求めていることと同じで
ある。正であれば新たなパスメトリックの候補２４が大
であり、負であれば新たなパスメトリックの候補２８が
大である。
【００４１】正負判定手段１６１は、枝メトリック４９
と、パスメトリック１９，２１とを入力し、（枝メトリ
ック４９＋パスメトリック１９−パスメトリック２１）
が正であるか負であるかを求める。枝メトリック４９
は、（枝メトリック４１−枝メトリック４５）であり、
また、新たなパスメトリックの候補２５は枝メトリック
１３とパスメトリック１９の和であり、新たなパスメト
リックの候補２９は枝メトリック１７とパスメトリック
２１の和であるので、上述の正負判定手段１６１の動作
は、（新たなパスメトリックの候補２５−新たなパスメ
トリックの候補２９）の正負を求めていることと同じで
ある。正であれば新たなパスメトリックの候補２５が大
であり、負であれば新たなパスメトリックの候補２９が
大である。
と、パスメトリック１９，２１とを入力し、（枝メトリ
ック４９＋パスメトリック１９−パスメトリック２１）
が正であるか負であるかを求める。枝メトリック４９
は、（枝メトリック４１−枝メトリック４５）であり、
また、新たなパスメトリックの候補２５は枝メトリック
１３とパスメトリック１９の和であり、新たなパスメト
リックの候補２９は枝メトリック１７とパスメトリック
２１の和であるので、上述の正負判定手段１６１の動作
は、（新たなパスメトリックの候補２５−新たなパスメ
トリックの候補２９）の正負を求めていることと同じで
ある。正であれば新たなパスメトリックの候補２５が大
であり、負であれば新たなパスメトリックの候補２９が
大である。
【００４２】そして、選択手段６２〜６５において、選
択情報３０〜３３に従って、新たなパスメトリックの候
補２２〜２９からそれぞれ一つを選択し、新たなパスメ
トリック３４〜３７として出力する。
択情報３０〜３３に従って、新たなパスメトリックの候
補２２〜２９からそれぞれ一つを選択し、新たなパスメ
トリック３４〜３７として出力する。
【００４３】更に、メモリ６６〜６９において、新たな
パスメトリック３４〜３７を次の時点でのパスメトリッ
クとして保存する。
パスメトリック３４〜３７を次の時点でのパスメトリッ
クとして保存する。
【００４４】パスメモリ６は、選択情報２を入力する。
ここで、選択情報２は、選択情報３０〜３３で構成され
ている。パスメモリ６は、選択情報２を状態毎に保存
し、最尤状態、あるいは任意の状態から最古ビットを復
号出力３として出力する。
ここで、選択情報２は、選択情報３０〜３３で構成され
ている。パスメモリ６は、選択情報２を状態毎に保存
し、最尤状態、あるいは任意の状態から最古ビットを復
号出力３として出力する。
【００４５】このように、本発明の第２の実施例のビタ
ビ復号器は、ＡＣＳ回路に於て、加算手段の出力を比較
して選択情報を求める代わりに、加算手段の入力から直
接選択情報を求めることにより、加算処理と本来の比較
処理に相当する処理とを並列に行なうものである。その
ため、信号処理時間が短くなり、ビタビ復号器の高速復
号動作が可能である。
ビ復号器は、ＡＣＳ回路に於て、加算手段の出力を比較
して選択情報を求める代わりに、加算手段の入力から直
接選択情報を求めることにより、加算処理と本来の比較
処理に相当する処理とを並列に行なうものである。その
ため、信号処理時間が短くなり、ビタビ復号器の高速復
号動作が可能である。
【００４６】
【発明の効果】以上のように、本発明のビタビ復号器
は、ＡＣＳ回路の内部の比較手段に於て、加算手段の出
力を比較して選択情報を求める代わりに、加算手段の入
力から直接選択情報を求めることにより、加算処理と本
来の比較処理に相当する処理とを並列に行なうために、
信号処理時間が短くなり、ビタビ復号器の高速復号動作
が可能である。
は、ＡＣＳ回路の内部の比較手段に於て、加算手段の出
力を比較して選択情報を求める代わりに、加算手段の入
力から直接選択情報を求めることにより、加算処理と本
来の比較処理に相当する処理とを並列に行なうために、
信号処理時間が短くなり、ビタビ復号器の高速復号動作
が可能である。
【図１】一般的なビタビ復号器の構成を示すブロック図
【図２】本発明の第１の実施例のビタビ復号器における
ＡＣＳ回路の内部構成を示すブロック図
ＡＣＳ回路の内部構成を示すブロック図
【図３】本発明の第２の実施例のビタビ復号器における
ＡＣＳ回路の内部構成を示すブロック図
ＡＣＳ回路の内部構成を示すブロック図
【図４】従来例のビタビ復号器におけるＡＣＳ回路の内
部構成を示すブロック図
部構成を示すブロック図
０ 受信信号 １ 枝メトリック ２ 選択情報 ３ 復号出力 ４ 枝メトリック生成回路 ５ ＡＣＳ回路 ６ パスメモリ １０〜１７ 枝メトリック １８〜２１ パスメトリック ２２〜２９ 新たなパスメトリックの候補 ３０〜３３ 選択情報 ３４〜３７ 新たなパスメトリック ３８〜４９ 枝メトリック ５０〜５７ 加算手段 ５８〜６１ 正負手段 ６２〜６５ 選択手段 ６６〜６９ メモリ ７０〜７７ メモリ ７８〜８１ メトリック変換手段 １５８〜１６１ 正負手段 ２５８〜２６１ 比較手段
Claims (2)
- 【請求項１】受信信号を入力し、枝メトリックを求める
枝メトリック生成回路と、状態毎に、枝メトリックを入
力して、パスメトリックを求めて保存し、パスの選択を
示す選択情報を出力するＡＣＳ回路と、選択情報を状態
毎に保存するパスメモリとを具備するビタビ復号器にお
いて、 各状態に合流する枝の、第１の枝の枝メトリックを第１
の枝メトリック、前記第１の枝の起点の状態のパスメト
リックを第１のパスメトリックとし、第２の枝の枝メト
リックを第２の枝メトリック、前記第２の枝の起点の状
態のパスメトリックを第２のパスメトリックとし、 前記ＡＣＳ回路が、状態毎に、 前記第１のパスメトリックと前記第１の枝メトリックと
を入力し、２つの入力を加算して第１のパスメトリック
候補として出力する加算手段と、 前記第２のパスメトリックと前記第２の枝メトリックと
を入力し、２つの入力を加算して第２のパスメトリック
候補として出力する加算手段と、 前記第１のパスメトリックと前記第２のパスメトリック
と前記第１の枝メトリックと前記第２の枝メトリックと
を入力し、（第１のパスメトリック−第２のパスメトリ
ック＋第１の枝メトリック−第２の枝メトリック）が正
であるか負であるかを求め、前記選択情報として出力す
る正負判定手段と、 前記第１のパスメトリック候補と前記第２のパスメトリ
ック候補と前記選択情報とを入力し、前記選択情報に従
って、前記第１のパスメトリック候補叉は前記第２のパ
スメトリック候補のいずれか一方を選択する選択手段
と、 前記選択手段によって選択されたパスメトリック候補を
次の時点でのパスメトリックとして保存するメモリとを
具備することを特徴とするビタビ復号器。 - 【請求項２】受信信号を入力し、枝メトリックを求める
枝メトリック生成回路と、状態毎に、枝メトリックを入
力して、パスメトリックを求めて保存し、パスの選択を
示す選択情報を出力するＡＣＳ回路と、選択情報を状態
毎に保存するパスメモリとを具備するビタビ復号器にお
いて、 各状態に合流する枝の、一方の枝の枝メトリックを第１
の枝メトリック、その枝の起点の状態のパスメトリック
を第１のパスメトリックとし、他方の枝の枝メトリック
を第２の枝メトリック、その枝の起点の状態のパスメト
リックを第２のパスメトリックとし、 状態毎に、 前記第１の枝メトリックを入力して１時点後に第３の枝
メトリックとして出力する遅延手段と、 前記第２の枝メトリックを入力して１時点後に第４の枝
メトリックとして出力する遅延手段と、 前記第１の枝メトリックと前記第２の枝メトリックとを
入力し、（第１の枝メトリック−第２の枝メトリック）
を求めて１時点後に第５の枝メトリックとして出力する
メトリック変換手段とを具備し、 前記ＡＣＳ回路が、状態毎に、 前記第１のパスメトリックと前記第３の枝メトリックと
を入力し、２つの入力を加算して第１のパスメトリック
候補として出力する加算手段と、 前記第２のパスメトリックと前記第４の枝メトリックと
を入力し、２つの入力を加算して第２のパスメトリック
候補として出力する加算手段と、 前記第１のパスメトリックと前記第２のパスメトリック
と前記第５の枝メトリックとを入力し、（第１のパスメ
トリック−第２のパスメトリック＋第５の枝メトリッ
ク）が正であるか負であるかを求め、前記選択情報とし
て出力する正負判定手段と、 前記第１のパスメトリック候補と前記第２のパスメトリ
ック候補と前記選択情報とを入力し、前記選択情報に従
って、前記第１のパスメトリック候補叉は前記第２のパ
スメトリック候補のいずれか一方を選択する選択手段
と、 前記選択手段によって選択されたパスメトリック候補を
次の時点でのパスメトリックとして保存するメモリとを
具備することを特徴とするビタビ復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6058649A JPH07273670A (ja) | 1994-03-29 | 1994-03-29 | ビタビ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6058649A JPH07273670A (ja) | 1994-03-29 | 1994-03-29 | ビタビ復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273670A true JPH07273670A (ja) | 1995-10-20 |
Family
ID=13090437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6058649A Pending JPH07273670A (ja) | 1994-03-29 | 1994-03-29 | ビタビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273670A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048518A1 (en) * | 1997-04-22 | 1998-10-29 | Zsp Corporation | An apparatus and method for computing the result of a viterbi equation in a single cycle |
-
1994
- 1994-03-29 JP JP6058649A patent/JPH07273670A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048518A1 (en) * | 1997-04-22 | 1998-10-29 | Zsp Corporation | An apparatus and method for computing the result of a viterbi equation in a single cycle |
| US5987638A (en) * | 1997-04-22 | 1999-11-16 | Lsi Logic Corporation | Apparatus and method for computing the result of a viterbi equation in a single cycle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05327524A (ja) | ビット・シリアル・ヴィタービ（ｖｉｔｅｒｂｉ）デコーダの加算／比較／選択アレイ | |
| JPH1070471A (ja) | 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 | |
| JP2001136080A (ja) | 変形された逆追跡方式の２段軟出力ビタビアルゴリズム復号化器 | |
| JP2000196469A (ja) | デ―タ誤り訂正システム | |
| CN1190902C (zh) | 用于维特比译码器的相加比较选择单元 | |
| JP2005045727A (ja) | ビタビ復号器 | |
| US20040044947A1 (en) | Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit | |
| JPH07273670A (ja) | ビタビ復号器 | |
| US20020199154A1 (en) | Super high speed viterbi decoder and decoding method using circularly connected 2-dimensional analog processing cell array | |
| JP3203941B2 (ja) | ビタビ復号装置 | |
| JP2622014B2 (ja) | ビタビデコーダ | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JPH07147546A (ja) | ビタビ復号器 | |
| US6904105B1 (en) | Method and implemention of a traceback-free parallel viterbi decoder | |
| KR20040050754A (ko) | 고속 비터비 디코더 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JPH10200419A (ja) | ビタビ復号方法および装置 | |
| JP3120342B2 (ja) | ビタビ復号器 | |
| US20070106926A1 (en) | Viterbi decoding method and apparatus for high speed data transmissions | |
| JPH0746145A (ja) | 演算装置 | |
| CN1235429A (zh) | 相加－比较选择电路 | |
| JPH11112361A (ja) | データ復号装置及びデータ復号方法 | |
| JPH07245567A (ja) | ビタビ復号演算装置 | |
| KR100491016B1 (ko) | 역방향 상태 천이의 연속적 제어에 의한 역추적 비터비복호기 및 그 방법 | |
| JPH09181617A (ja) | ビタビ復号回路 |