JPH0746145A

JPH0746145A - 演算装置

Info

Publication number: JPH0746145A
Application number: JP5191092A
Authority: JP
Inventors: Nobuo Asano; 延夫浅野; Mitsuru Uesugi; 充上杉; Toshihiro Ishikawa; 利広石川; Minoru Okamoto; 稔岡本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-08-02
Filing date: 1993-08-02
Publication date: 1995-02-14

Abstract

(57)【要約】【目的】ブランチメトリック計算を行う演算ステップ
数の軽減を図る。【構成】同一のポインタ３８で番地指定する二つのデ
ータメモリ２１，２２と、ＡＬＵ３０と、このＡＬＵ３
０と並行して加算を行う加算器３１と、ＡＬＵ３０と加
算器３１が同時に処理実施する場合に一対で使用するレ
ジスタ３２，３３，３４，３５とを備える。二つのデー
タメモリ２１，２２から同一のポインタ３８で指す番地
の内容をそれぞれ読み出してＡＬＵ３０と加算器３１に
入力する。さらに、一対のレジスタ３２，３３，３４，
３５の内容をそれぞれＡＬＵ３０と加算器３１に他方の
入力して加算し、それぞれの演算結果を再び一対のレジ
スタ３２，３３，３４，３５に格納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル信号処理プ
ロセッサなどに利用し、誤り訂正用畳み込み符号化デー
タのビタビ復号を行う演算装置に関する。

【０００２】

【従来の技術】近年、ディジタル信号処理プロセッサ
（ＤＳＰ）が、ディジタル移動通信装置、例えば、携帯
電話機の回路処理用として多用されている。ディジタル
移動無線ではビット誤りが頻繁に発生し、誤り訂正処理
を行う必要がある。この誤り訂正処理として畳み込み符
号のビタビ復号を用いるものがあり、この誤り訂正処理
にＤＳＰを使用している。

【０００３】ビタビ復号は、加算、比較、選択という単
純な処理の繰り返し及び最終的にデータを復号するトレ
ースバック操作で畳み込み符号の最適な復号を行うもで
ある。ビタビ復号では、情報ビット１ビットに対応する
符号化データ（受信系列）を得るごとに、その時点の各
状態へ、一つ前の時点の状態から伸びるブランチ（枝）
についてのメトリック、すなわち、ブランチメトリック
を計算する必要がある。図２は、従来の畳み込み符号器
における状態遷移の説明のための図である。図２におい
て、この例は、符号化率１／Ｎ、拘束長ｋの畳み込み符
号器であり、一つ前の時点における状態Ｓ［ｉ］（ｉ＝
０〜２^k-1−１）に対して、現時点の状態Ｓ［２ｉ］と
状態Ｓ［２ｉ＋１］への状態遷移を表す２本のブランチ
がのびている様子を示している。ここで状態Ｓの括弧
［］の内の数が２^k-1以上となる場合は２^k-1の剰余
を取る。

【０００４】図２中のＲ₀Ｒ₁・・・Ｒ_N-1はＮビット
分の受信信号であり、この受信信号は硬判定値、軟判定
値のいずれでも良い。また状態Ｓ［ｉ］から状態Ｓ［２
ｉ］に遷移する場合に得られる畳み込み符号化データを
Ｅ₀Ｅ₁・・・Ｅ_N-1（Ｅ₁，ｉ＝０〜Ｎ−１は０又は
１の２値信号）とすると、状態Ｓ［ｉ］から状態Ｓ［２
ｉ＋１］に遷移する場合に得られる畳み込み符号化デー
タは必ずＥ₀Ｅ₁・・・Ｅ_N-1のように反転した関係と
なる。このときそれぞれのブランチのブランチメトリッ
クＢ［２ｉ］は次式（数１）で求めることが出来る。

【０００５】

【数１】

【０００６】またブランチメトリックＢ［２ｉ＋１］は
次式（数２）で求めることが出来る。

【０００７】

【数２】

【０００８】ここでｄ（Ａ，Ｂ）はＡとＢとの距離を示
す。距離計算についてはハミング距離、ユークリッド距
離など多種の求め方があり、その方法については限定し
ない。また状態遷移するときに得られる畳み込み符号化
データのパタンは、２^N種類であり、この２^N種類に対
して距離計算を行えば、２^k-1個のブランチメトリック
それぞれについて必ずしも距離計算を行う必要はない。
例えば、Ｎ＝２を例にとるとブランチメトリックの種類
は以下に示す４（２²）種類を求めておけば良い。

【０００９】Ｒ₀Ｒ₁と００の距離ｄ（Ｒ₀，０）＋ｄ（Ｒ₁，
０）Ｒ₀Ｒ₁と０１の距離ｄ（Ｒ₀，０）＋ｄ（Ｒ₁，
１）Ｒ₀Ｒ₁と１０の距離ｄ（Ｒ₀，１）＋ｄ（Ｒ₁，
０）Ｒ₀Ｒ₁と１１の距離ｄ（Ｒ₀，１）＋ｄ（Ｒ₁，
１）図３は従来の演算装置の構成を示すブロック図である。
図３において、この演算装置は、受信信号、距離などの
データを記憶するデータメモリ１と、データメモリ１に
接続されデータの供給や演算結果の格納等を行うための
バスライン２と、算術論理演算回路（以下、ＡＬＵと略
称する）５の右側入力の値を一時記憶するラッチ回路３
とを有している。さらに、この演算装置は、ＡＬＵ５の
左側入力の値を一時記憶するラッチ回路４と、算術論理
演算を行うＡＬＵ５と、演算結果を一時記憶するレジス
タ６，７，８，９と、このレジスタ６，７，８，９の出
力を選択するマルチプレクサ１０と、データメモリ１の
読み出し番地又は格納番地を示すポインタ１１とを有し
ている。

【００１０】次に、この従来例の構成の動作について説
明する。ある時点の２^N種類のブランチメトリックを求
める場合を説明する。データメモリ１には受信信号及び
現実性のある規模であれば受信信号Ｒの取り得る全ての
値について距離ｄ（Ｒ，０）、ｄ（Ｒ，１）を予め求め
たテーブルとして格納する。このテーブルは距離ｄ
（Ｒ，１）は距離ｄ（Ｒ，０）の次の番地に格納してあ
る。また受信信号はそのテーブルを引くための番地とす
る。

【００１１】次にブランチメトリックを求める動作概要
をＮ＝０の場合について処理順に説明する。（１）受信信号Ｒ₀をデータメモリ１から読み出してポ
インタ１１に格納する。（２）ポインタ１１が指すデータメモリ１の番地から距
離ｄ（Ｒ₀，０）を読み出して、ラッチ回路３に格納す
る。ＡＬＵ５はラッチ回路３の内容を通過させてレジス
タ６に格納する。（３）ポインタ１１が指すデータメモリ１の番地から距
離ｄ（Ｒ₀，０）を読み出し、ラッチ回路３に格納す
る。ＡＬＵ５はラッチ回路３の内容を通過させてレジス
タ７に格納する。（４）ポインタ１１をインクリメント後、ポインタ１１
が指すデータメモリ１の番地から距離ｄ（Ｒ₀，１）を
読み出し、ラッチ回路３に格納する。ＡＬＵ５はラッチ
回路３の内容を通過させてレジスタ８に格納する。（５）ポインタ１１が指すデータメモリ１の番地から距
離ｄ（Ｒ₀，１）を読み出し、ラッチ回路３に格納す
る。ＡＬＵ５はラッチ回路３の内容を通過させてレジス
タ９に格納する。（６）受信信号Ｒ₁をデータメモリ１から読み出してポ
インタ１１に格納する。（７）ポインタ１１が指すデータメモリ１の番地から距
離ｄ（Ｒ₁，０）を読み出し、ラッチ回路３に格納す
る。一方レジスタ６の内容をラッチ回路４に格納する。
ＡＬＵ５はラッチ回路３の内容とラッチ回路４の内容を
加算し、その結果をレジスタ６に格納する。すなわち、
レジスタ６ではＲ₀Ｒ₁と００の距離が求められてい
る。（８）ポインタ１１が指すデータメモリ１の番地から距
離ｄ（Ｒ₁，０）を読み出し、ラッチ回路３に格納す
る。一方レジスタ８の内容をラッチ回路４に格納する。
ＡＬＵ５はラッチ回路３の内容とラッチ回路４の内容を
加算し、その結果をレジスタ８に格納する。すなわち、
レジスタ８ではＲ₀Ｒ₁と１０の距離が求められてい
る。（９）ポインタ１１をインクリメント後、ポインタ１１
が指すデータメモリ１の番地から距離ｄ（Ｒ₁，１）を
読み出し、ラッチ回路３に格納する。一方レジスタ７の
内容をラッチ回路４に格納する。ＡＬＵ５はラッチ回路
３の内容とラッチ回路４の内容を加算し、その結果をレ
ジスタ７に格納する。すなわち、レジスタ７ではＲ₀Ｒ
₁と０１の距離が求められている。（１０）ポインタ１１が指すデータメモリ１の番地から
距離ｄ（Ｒ₁，１）を読み出し、ラッチ回路３に格納す
る。一方レジスタ９の内容をラッチ回路４に格納する。
ＡＬＵ５はラッチ回路３の内容とラッチ回路４の内容を
加算し、その結果をレジスタ９に格納する。すなわち、
レジスタ９ではＲ₀Ｒ₁と１１の距離が求められてい
る。

【００１２】このように上記従来の演算装置では、Ｎ＝
２の場合に２²種類のブランチメトリックを求める場合
に１０ステップ程度で処理することが出来る。一般にＮ
＝Ｎの場合に２^N種類のブランチメトリックを求めるの
にＮ（２^N＋１）ステップ程度の処理で行うことが出来
る。ただしＮが大きく、レジスタの本数の制限等がある
場合は多少のステップ増加を見込む必要がある。またテ
ーブルを持つことが現実的でない場合は、受信信号か
ら、その都度、距離ｄ（Ｒ，０）、ｄ（Ｒ，１）を求め
ることが必要となり、その分のステップが増加する。

【００１３】

【発明が解決しようとする課題】ところで上記従来の演
算装置がディジタル移動通信に適用される場合、１フレ
ーム数百ビットに対して畳み込み符号化されている場合
が多い。したがって、ブランチメトリック計算がビット
ごとに必要になり、その演算量が多くなるという欠点が
ある。

【００１４】本発明は、このような従来の問題を解決す
るものであり、ブランチメトリック計算を行う演算ステ
ップ数を軽減できる優れた演算装置の提供を目的とす
る。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の演算装置は、同一のポインタで番地指定を
行う二つのデータメモリと、算術論理演算手段と、この
算術論理演算手段と並行して加算を行う加算手段と、算
術論理演算手段と加算手段が同時に処理実施する場合に
一対で使用する複数の記憶手段とを備え、二つのデータ
メモリから同一のポインタで指す番地の内容をそれぞれ
読み出して算術論理演算手段及び加算手段に入力すると
ともに、一対の記憶手段の内容をそれぞれ算術論理演算
手段及び加算手段の他方に入力して算術論理演算手段及
び加算手段で加算し、それぞれの演算結果を再び一対の
記憶手段に格納する構成としている。

【００１６】

【作用】このような構成により、本発明の演算装置は、
算術論理演算手段及び加算手段で同時に加算を行うこと
が出来るため、同時に二つのブランチメトリック計算が
行われる。したがって、データメモリを二つに分割する
ものの、データメモリのサイズ増加がなく、ブランチメ
トリック計算を行う演算ステップ数が軽減される。

【００１７】

【実施例】以下、本発明の演算装置の実施例を図面を参
照して詳細に説明する。

【００１８】図１は本発明の演算装置の実施例における
構成を示すブロック図である。図１において、この演算
装置は、受信信号、距離などを記憶するデータメモリ２
１，２２と、このデータメモリ２１，２２に接続されデ
ータの供給や演算結果の格納等を行うためのバスライン
２３，２４と、バスライン２４からの入力とマルチプレ
クサ３６からの入力とを選択するマルチプレクサ２５と
を有している。さらに、この演算装置は、算術論理演算
回路（以下、ＡＬＵと略称する）３０の右側入力の値を
一時記憶するラッチ回路２６と、ＡＬＵ３０の左側入力
の値を一時記憶するラッチ回路２７と、加算器３１の右
側入力の値を一時記憶するラッチ回路２８と、加算器３
１の左側入力の値を一時記憶するラッチ回路２９とを有
している。また、この演算装置は、算術論理演算を行う
ＡＬＵ３０と、加算器３１と、演算結果を一時記憶する
レジスタ３２，３３，３４，３５と、このレジスタレジ
スタ３２，３３，３４，３５の出力を選択するマルチプ
レクサ３６，３７と、データメモリ２１，２２の読み出
し番地又は格納番地を示すポインタ３８とを有してい
る。

【００１９】次に、この実施例の構成における動作につ
いて説明する。ここでは、ある時点の２^N種類のブラン
チメトリックを求める動作について示す。データメモリ
２１には受信信号及び現実性のある規模であれば受信信
号Ｒの取り得る全ての値について距離ｄ（Ｒ，０）を、
予め求めたテーブルとして格納する。データメモリ２２
には受信信号Ｒの取り得る全ての値について距離ｄ
（Ｒ，１）を予め求めたテーブルとして格納する。デー
タメモリ２１，２２では、ｄ（Ｒ，０）とｄ（Ｒ，１）
とを同一番地に格納する。またデータメモリ２１に格納
する受信信号はテーブルを引くための番地である。ＡＬ
Ｕ３０と加算器３１を同時に使用する場合は、レジスタ
３２とレジスタ３５及びレジスタ３３とレジスタ３４を
それぞれ一対で使用する。

【００２０】次にブランチメトリックを求める動作概要
をＮ＝２の場合について処理順に説明する。（１）受信信号Ｒ₀をデータメモリ２１から読み出しポ
インタ３８に格納する。（２）ポインタ３８が指すデータメモリ２１の番地から
距離ｄ（Ｒ₀，０）を読み出してラッチ回路２６に格納
する。ＡＬＵ３０はラッチ回路２６の内容を通過させて
レジスタ３２に格納する。一方ポインタ３８が指すデー
タメモリ２２の番地から距離ｄ（Ｒ₀，１）を読み出し
てラッチ回路２９に格納する。加算器３１はラッチ回路
２９の内容を通過させてレジスタ３５に格納する。（３）ＡＬＵ３０はラッチ回路２６の上記（２）の処理
をもって格納した内容を通過させてレジスタ３３に格納
する。一方加算器３１はラッチ回路２９の上記（２）の
処理をもって格納した内容を通過させてレジスタ３４に
格納する。（４）受信信号Ｒ₁をデータメモリ２１から読み出しポ
インタ３８に格納する。（５）ポインタ３８が指すデータメモリ２１の番地から
距離ｄ（Ｒ₁，０）を読み出してラッチ回路２６に格納
する。レジスタ３２の内容をラッチ回路２７に格納す
る。ＡＬＵ３０はラッチ回路２６の内容とラッチ回路２
７の内容を加算し、その結果をレジスタ３２に格納す
る。一方ポインタ３８が指すデータメモリ２２の番地か
ら距離ｄ（Ｒ₁，１）を読み出し，ラッチ回路２９に格
納する。レジスタ３５の内容をラッチ回路２８に格納す
る。加算器３１はラッチ回路２８の内容とラッチ回路２
９の内容を加算し、その結果をレジスタ３５に格納す
る。

【００２１】したがって、レジスタ３２ではＲ₀Ｒ₁と
００との距離が求められ、さらに、レジスタ３５にはＲ
₀Ｒ₁と１１との距離が求められている。（６）レジスタ３４の内容をラッチ回路２７に格納す
る。ＡＬＵ３０はラッチ回路２６の上記（５）の処理を
もって格納した内容とラッチ回路２７の内容を加算し、
その結果をレジスタ３４に格納する。一方レジスタ３３
の内容をラッチ回路２８に格納する。加算器３１はラッ
チ回路２９の上記（５）の処理をもって格納した内容と
ラッチ回路２８の内容を加算し、その結果をレジスタ３
３に格納する。したがって、レジスタ３３にはＲ₀Ｒ₁
と０１との距離が求められており、また、レジスタ３４
にはＲ₀Ｒ₁と１０との距離が求められている。

【００２２】以上のように本実施例によれば、Ｎ＝２の
場合に２²種類のブランチメトリックを求める際の処理
が６ステップ程度で可能になる。一般にＮ＝Ｎの場合に
２^N種類のブラウスメトリックを求めるのにＮ（２^N／
２＋１）ステップ処理で行うことが出来る。ただしＮが
大きく、レジスタの本数の制限等があるときは多少のス
テップ処理の増加を見込む必要がある。またテーブルを
備えることが現実的でない場合は、受信信号からその都
度、距離ｄ（Ｒ，０）、ｄ（Ｒ，１）を求めることが必
要となり、その分のステップは増加する。すなわち、慣
用的な処理同様である。

【００２３】

【発明の効果】以上の説明から明らかなように、本発明
の演算装置は、ＡＬＵ及び加算器で同時に加算を行うこ
とが出来るため、同時に二つのブランチメトリック計算
が行われる。この場合、データメモリを二つに分割する
ものの、データメモリのサイズ増加がなく、ブランチメ
トリック計算を行う演算ステップ数を軽減できるという
効果を有する。

【図面の簡単な説明】

【図１】本発明の演算装置の実施例における構成を示す
ブロック図

【図２】従来の畳み込み符号器における状態遷移の説明
のための説明図

【図３】従来の演算装置の構成を示すブロック図

【符号の説明】

２１，２２データメモリ２３，２４バスライン２５，３６，３７マルチプレクサ３０ＡＬＵ２６，２７，２８，２９ラッチ回路３１加算器３２，３３，３４，３５レジスタ３８ポインタ

フロントページの続き (72)発明者岡本稔大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】同一のポインタで番地指定を行う二つの
データメモリと、算術論理演算手段と、この算術論理演
算手段と並行して加算を行う加算手段と、上記算術論理
演算手段と上記加算手段が同時に処理実施する場合に一
対で使用する複数の記憶手段とを備え、上記二つのデー
タメモリから同一のポインタで指す番地の内容をそれぞ
れ読み出して上記算術論理演算手段及び上記加算手段に
入力するとともに、一対の上記記憶手段の内容をそれぞ
れ上記算術論理演算手段及び上記加算手段の他方に入力
して上記算術論理演算手段及び上記加算手段で加算し、
それぞれの演算結果を再び一対の上記記憶手段に格納す
ることを特徴とする演算装置。