JPH07274155A - Text/graphic processing video tex interface device - Google Patents

Text/graphic processing video tex interface device

Info

Publication number
JPH07274155A
JPH07274155A JP6324754A JP32475494A JPH07274155A JP H07274155 A JPH07274155 A JP H07274155A JP 6324754 A JP6324754 A JP 6324754A JP 32475494 A JP32475494 A JP 32475494A JP H07274155 A JPH07274155 A JP H07274155A
Authority
JP
Japan
Prior art keywords
videotex
interface
system microprocessor
signal
text
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6324754A
Other languages
Japanese (ja)
Other versions
JP2860632B2 (en
Inventor
Chul Ho Jang
哲浩 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH07274155A publication Critical patent/JPH07274155A/en
Application granted granted Critical
Publication of JP2860632B2 publication Critical patent/JP2860632B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Computer And Data Communications (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE: To reduce the number of parts to reduce the cost by providing an interface processor only for video tex where various controllers or the like provided in a video tex terminal machine are incorporated in one chip. CONSTITUTION: One color value in the case of read of video data from a video rem connected to a video tex processing part 106 by a system microprocessor consists of four plans. A peripheral selection signal is generated by the processor and is inputted to the processing part 106. Then, a microprocessor interface part 106a of the processing part 106 chip-enables a printer interface part 106c to provide video tex related data. Thus, the interface part 106c prints video tex related data, which is generated in the processor and is inputted through the interface part 106a, by a printer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はビデオテックスの文字グ
ラフィック処理インタフェースに係り、詳しくはグラフ
ィック文字情報等を貯蔵しているデータベースが公衆通
信網として提供される場合、使用者が検索できるビデオ
テックス端末機で必要な情報を獲得使用する時、ハード
ウエアの設計変更をしないでソフトウエアの変更だけで
多様なビデオテックスの規格を満足させる文章グラフィ
ック処理ビデオテックスインタフェース装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a character graphics processing interface of a videotex, and more specifically, a videotex terminal which can be searched by a user when a database storing graphic character information is provided as a public communication network. The present invention relates to a text / graphics processing videotex interface device that satisfies various videotex standards only by changing the software without changing the design of the hardware when acquiring and using necessary information on a machine.

【0002】[0002]

【従来の技術】従来のビデオテックス端末機は、システ
ムマイクロプロセッサを中心として周辺のコントロー
ラ、つまりグラフィックコントローラ、プリンタポート
コントローラ、キーボードコントローラ、シリアル通信
コントローラ等をそれぞれ専用のチップにしてシステム
を構成していた。
2. Description of the Related Art In a conventional videotex terminal, a system microprocessor is used as a central component, and peripheral controllers, that is, a graphic controller, a printer port controller, a keyboard controller, a serial communication controller, etc., are respectively constituted as dedicated chips to form a system. It was

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
たようなビデオテックス端末機では、システムマイクロ
プロセッサを中心として各種周辺コントローラをそれぞ
れ専用のチップにしてシステムを構成していたため、ビ
デオテックス端末機のシステム構成が複雑になるだけで
はなく、画面の解像度が低下し、データの処理速度が遅
くなり、またシステムマイクロプロセッサの周辺に多数
の回路部品を使用するので、製品の価格が高くなると共
に、製品の生産性も低下するという問題点があった。
However, in the videotex terminal as described above, the system is configured by using various peripheral controllers centering on the system microprocessor as dedicated chips. Not only is the configuration complicated, but the screen resolution is reduced, the data processing speed is slow, and many circuit components are used around the system microprocessor. There was a problem that productivity was also reduced.

【0004】そこで、本発明の目的は、このような問題
点に鑑みて、システムマイクロプロセッサを中心として
ビデオテックス端末機に使用される各種の周辺コントロ
ーラ等を一つのチップに内蔵し、システムの簡素化によ
りビデオテックス関連データの処理速度を向上させるよ
うにした文章グラフィック処理ビデオテックスインタフ
ェース装置を提供することにある。そして、本発明は特
に、前記の目的を充足させるため、システムマイクロプ
ロセッサと外部インタフェースの間に接続されて各種の
ビデオ文字及びグラフィック情報を処理できるようにし
たビデオテックス処理手段を備えてなるようにした。
Therefore, in view of the above problems, an object of the present invention is to integrate various peripheral controllers and the like used in a videotex terminal centering on a system microprocessor into a single chip to simplify the system. It is an object of the present invention to provide a text / graphics processing videotex interface device capable of improving the processing speed of videotex-related data by implementing the technology. And, in order to satisfy the above-mentioned object, the present invention particularly comprises a videotex processing means connected between a system microprocessor and an external interface and capable of processing various video characters and graphic information. did.

【0005】[0005]

【課題を達成するための手段】本発明は、上述事情に鑑
みてなされたものであって、ビデオプロセッサで表現す
る英文字、韓国の文字、漢字及び特殊文字等を文字セッ
トロムで読んで転送するシステムマイクロプロセッサ
と、該システムマイクロプロセッサより転送されるデー
タ及びアドレスを直接インタフェースして処理し外部の
モニタ、プリンタポート及びシリアル通信ポートにビデ
オテックス関連データを転送してそれらを含めたキーボ
ードから受信されるデータを処理し、システムマイクロ
プロセッサにインタフェースさせるビデオテックス処理
手段と、該ビデオテックス処理手段(注文型半導体)と
システムマイクロプロセッサ間のインタフェース時にデ
ータ及びアドレスの衝突を防ぐバッファ手段とを備えて
なることを特徴とする。また、前記ビデオテックス処理
手段は、システムマイクロプロセッサとビデオテックス
処理手段を直接連結させる役割をするマイクロプロセッ
サインタフェース部と、該マイクロプロセッサインタフ
ェース部に接続されてデータを制御するグラフィックコ
ントローラ部と、プリンタへプリントしようとするビデ
オテックス関連データを制御し、プリンタの状態を感知
できるようにするセントロニックス互換の並列プリンタ
インタフェース部と、シリアル通信インタフェース部
と、キーボードを制御するキーボードインタフェース部
を一体に含んでいることを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and reads and transfers English characters, Korean characters, Chinese characters, special characters and the like expressed by a video processor by a character set ROM. The system microprocessor and the data and addresses transferred from the system microprocessor are directly interfaced and processed to transfer videotex-related data to an external monitor, printer port and serial communication port and received from a keyboard including them. Video tex processing means for processing data to be processed and interfacing with the system microprocessor, and buffer means for preventing data and address collision at the time of interface between the video tex processing means (custom type semiconductor) and the system microprocessor. Characterized by . Further, the videotex processing means includes a microprocessor interface unit that plays a role of directly connecting the system microprocessor and the videotex processing unit, a graphic controller unit that is connected to the microprocessor interface unit and controls data, and a printer. It includes a Centronics compatible parallel printer interface that controls the videotex related data to be printed and can detect the printer status, a serial communication interface, and a keyboard interface that controls the keyboard. It is characterized by

【0006】[0006]

【作用】上述構成に基づき、システムマイクロプロセッ
サがビデオプロセッサで表現する英文字、韓国の文字、
漢字及び特殊文字等を文字セットロムで読んでビデオテ
ックス処理手段に転送すると、該ビデオテックス処理手
段がシステムマイクロプロセッサより転送されたデータ
及びアドレスを直接インタフェースして処理し外部のモ
ニタ、プリンタポート及びシリアル通信ポートにビデオ
テックス関連データを転送し、それらを含めたキーボー
ドから受信されるデータを処理してシステムマイクロプ
ロセッサにインタフェースさせる。
[Function] Based on the above-mentioned configuration, the system microprocessor displays English characters, Korean characters, and
When Kanji and special characters are read in a character set ROM and transferred to the videotex processing means, the videotex processing means directly interfaces with the data and address transferred from the system microprocessor to process them, and an external monitor, printer port and serial Transfers videotex-related data to the communication port and processes data received from the keyboard, including them, to interface with the system microprocessor.

【0007】[0007]

【実施例】以下、図面に沿って、本発明による文章グラ
フィック処理ビデオテックスインタフェース装置の一実
施例について説明する。図1は本発明による文章グラフ
ィック処理ビデオテックスインタフェース装置のシステ
ム構成図で、同図に示すように、文章グラフィック処理
ビデオテックスインタフェース装置は、アドレスバスと
データバスを多重化しながら周辺のチップをアクセスす
るシステムマイクロプロセッサ100と、該システムマ
イクロプロセッサ100で送信されたアドレス及びデー
タと、周辺機器より受信されるアドレス及びデータが衝
突しないようにバッファリングして送受信する出力アド
レスバッファ101b及びデータバッファ101aを有
するバッファ部101と(図3参照)、該バッファ部1
01より出力されるアドレスにより標準文字セットの韓
国の文字、漢字、英文字、特殊文字等のフォントデータ
をデータバスを通じて出力する文字セットロム105
と、ビデオテックスに必要な各種パラメータ或いはベク
トルテーブルが貯蔵され、システムマイクロプロセッサ
100がスクラッチパッドメモリで使用するシステムレ
ム102と、ビデオテックスグラフィック情報の符号化
ソフトウエア及びVT−220文字情報の符号化ソフト
ウエアのプログラムが内蔵され、前記バッファ部101
より出力されたアドレスにより該当プログラムでビデオ
テックス端末装置のすべての動作を制御するシステムロ
ム103と、該システムロム103のビデオテックス符
号化プログラムのパラメータとバッファ部101より出
力されるデータを電源オフ時にバックアップしてから必
要時に出力するシステムバックアップレム104と、一
般公衆通信網に接続されて遠距離に位置しているビデオ
テックス情報が貯蔵されたデータベースをインタフェー
スしてバッファ部101へ提供するモデム107と、前
記バッファ部101を通じて前記システムマイクロプロ
セッサ100及びモデム107と直接インタフェースす
るビデオテックス処理部106と、該ビデオテックス処
理部106で提供されるビデオテックス関連情報を使用
者に画面を通じて提供するモニタ108と、前記ビデオ
テックス処理部106と接続されてプリンタでビデオテ
ックス関連データを出力するプリンタポート109と、
前記ビデオテックス処理部106と接続されて端末機間
又は独立したコンピュータとのデータ送受信をするシリ
アル通信ポート110と、前記ビデオテックス処理部1
06と接続されて各種命令を伝達し、文字又は数字、特
殊記号等を入力するキーボード111とから構成されて
いる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a text / graphics processing videotex interface device according to the present invention will be described below with reference to the drawings. FIG. 1 is a system configuration diagram of a text / graphics processing videotex interface device according to the present invention. As shown in FIG. 1, the text / graphics processing videotex interface device accesses peripheral chips while multiplexing an address bus and a data bus. It has a system microprocessor 100, and an output address buffer 101b and a data buffer 101a for buffering and transmitting and receiving so that the address and data transmitted by the system microprocessor 100 do not collide with the address and data received from peripheral devices. The buffer unit 101 (see FIG. 3) and the buffer unit 1
Character set ROM 105 that outputs font data such as Korean characters, Chinese characters, English characters, special characters, etc. in the standard character set via the data bus according to the address output from 01
And various parameters or vector tables necessary for the videotex are stored, the system rem 102 used by the system microprocessor 100 in the scratch pad memory, the videotex graphic information encoding software and the VT-220 character information encoding. The software program is built in, and the buffer unit 101
When the power is turned off, the system ROM 103 that controls all operations of the videotex terminal device with the address output by the corresponding program, the parameters of the videotex encoding program of the system ROM 103 and the data output from the buffer unit 101 are turned off. A system backup REM 104 that outputs after backup and when necessary, and a modem 107 that interfaces with a database that stores videotex information that is connected to a general public communication network and is located at a long distance, and that provides the buffer unit 101 with the modem 107. The videotex processing unit 106 that directly interfaces with the system microprocessor 100 and the modem 107 through the buffer unit 101 and the videotex related information provided by the videotex processing unit 106 are displayed to the user through a screen. A monitor 108 to provide a printer port 109 for outputting a videotex related data in the videotex processing unit 106 and the connected printer,
A serial communication port 110 that is connected to the videotex processing unit 106 to send and receive data between terminals or to an independent computer; and the videotex processing unit 1
And a keyboard 111 for transmitting various commands and inputting characters, numbers, special symbols and the like.

【0008】また、前記ビデオテックス処理部106
は、図2に示すように、ビデオテックス端末機に必ず備
えられているグラフィックコントローラ部106bとプ
リンタインタフェース部106cとシリアル通信インタ
フェース部106dとキーボードインタフェース部10
6eをシステムマイクロプロセッサ100へ直接連結さ
せる役割をするマイクロプロセッサインタフェース部1
06aと、グラフィックを制御するグラフィックコント
ローラ部106bと、プリンタへプリントしようとする
データを制御してプリンタの状態を感知させるようにす
るセントロニックス互換の並列プリンタインタフェース
部106cと、シリアル通信をさせるシリアル通信イン
タフェース部106dと、キーボード111を制御する
キーボードインタフェース部106eとで構成されてい
る。
The videotex processing unit 106 is also provided.
2, the graphic controller unit 106b, the printer interface unit 106c, the serial communication interface unit 106d, and the keyboard interface unit 10 that are always included in the videotex terminal.
The microprocessor interface unit 1 which plays a role of directly connecting the 6e to the system microprocessor 100.
06a, a graphic controller unit 106b for controlling graphics, a Centronics compatible parallel printer interface unit 106c for controlling data to be printed to the printer to detect the state of the printer, and serial communication for serial communication. The interface unit 106d and the keyboard interface unit 106e that controls the keyboard 111 are included.

【0009】そして、図3に示すように、システムマイ
クロプロセッサ100とビデオテックス処理部106間
のインタフェースをするため、上述したように、データ
バッファ101aとアドレスバッファ101b及び読み
/書き信号制御部101cが具備されている。
As shown in FIG. 3, the data buffer 101a, the address buffer 101b, and the read / write signal control unit 101c are connected to each other in order to provide an interface between the system microprocessor 100 and the videotex processing unit 106, as described above. It is equipped.

【0010】以上のように構成された本発明による文章
グラフィック処理ビデオテックスインタフェース装置の
作用を、図1乃至図3を参照して詳しく説明する。ビデ
オテックス端末機において、上述したシステムマイクロ
プロセッサ100とビデオテックス処理部106間のイ
ンタフェースをするためにバッファ部101にデータバ
ッファ101aとアドレスバッファ101bを設けてデ
ータとアドレスの衝突を防いでおり、データバッファ1
01aは両方向性としてティティエル(TTL)チップ
を用いて、これに対する制御はシステムマイクロプロセ
ッサ100のイネーブル(Enable)信号が利用され、ア
ドレスバッファ101bは単方向性でこれもティティエ
ル(TTL)チップを用い、これに対する制御はシステ
ムマイクロプロセッサ100のアドレスラッチイネーブ
ル信号が利用される。
The operation of the text / graphics processing videotex interface device according to the present invention constructed as described above will be described in detail with reference to FIGS. In the videotex terminal, a buffer 101 is provided with a data buffer 101a and an address buffer 101b in order to provide an interface between the system microprocessor 100 and the videotex processing unit 106 described above, thereby preventing data-address collision. Buffer 1
01a uses a Titl (TTL) chip as bidirectionality, the enable signal of the system microprocessor 100 is used for the control, and the address buffer 101b is unidirectional, which also uses the Titil (TTL) chip. The address latch enable signal of the system microprocessor 100 is used for the control.

【0011】そして、システムマイクロプロセッサ10
0とビデオテックス処理部106間のインタフェース状
態を見ると、先ず、システムマイクロプロセッサ100
で発生された8ビットのアドレスAD0〜AD7がデー
タバッファ101aを通じてビデオテックス処理部10
6の8ビットデータバスD0〜D7へ提供され、アドレ
スバッファ101bを通じて4ビットのアドレスバスA
0〜A3へ提供される。
Then, the system microprocessor 10
Looking at the interface state between 0 and the videotex processing unit 106, first, the system microprocessor 100
The 8-bit addresses AD0 to AD7 generated in step 10 are transmitted through the data buffer 101a to the videotex processing unit 10
6 to 8-bit data buses D0 to D7, and 4-bit address bus A through the address buffer 101b.
0 to A3.

【0012】そして、システムマイクロプロセッサ10
0で発生された読み信号(RD)と書き信号(WR)は
読み/書き信号制御部101cを通じてビデオテックス
処理部106の読み信号(RD)と書き信号(WR)へ
提供される。そして、システムマイクロプロセッサ10
0の周辺チップ選択信号PCS0,PCS1,PCS
2,PCS3はそれぞれビデオテックス処理部106の
チップイネーブルCE1,CE2,CE3,CE4に提
供されるが、上記の周辺チップ選択信号PCS0,PC
S1,PCS2,PCS3はビデオテックス処理部10
6に含まれたそれぞれのグラフィックコントローラ部1
06bと、シリアル通信インタフェース部106dと、
キーボードインタフェース部106eと、プリンタイン
タフェース部106c等を制御する情報として利用され
るものである。
Then, the system microprocessor 10
The read signal (RD) and the write signal (WR) generated at 0 are provided to the read signal (RD) and the write signal (WR) of the videotex processing unit 106 through the read / write signal control unit 101c. Then, the system microprocessor 10
0 peripheral chip selection signals PCS0, PCS1, PCS
2, PCS3 are provided to the chip enables CE1, CE2, CE3, CE4 of the videotex processing unit 106, respectively.
S1, PCS2 and PCS3 are videotex processing units 10
Each graphic controller unit 1 included in 6
06b, a serial communication interface unit 106d,
It is used as information for controlling the keyboard interface unit 106e and the printer interface unit 106c.

【0013】そして、システムマイクロプロセッサ10
0のインタラプト信号INT1,INT2とインタフェ
ースのための準備信号(READY) とリセット信号(RESET)
は、ビデオテックス処理部106のインタラプト信号I
NT1,INT2と準備信号(RDY) とリセット信号(RES
ET) へ提供される。そして、ビデオテックス処理部10
6のインタラプト信号INT1,INT2は2つで構成
されており、キーボードインタフェース部106eで出
力されるインタラプト信号INT1と、シリアル通信イ
ンタフェース部106dで出力されるインタラプト信号
INT2とからなっている。該インタラプト信号INT
1,INT2が論理“1”の状態のときだけシステムマ
イクロプロセッサ100が感知してインタラプトの動作
を遂行させるようになっている。
Then, the system microprocessor 10
0 interrupt signals INT1 and INT2, interface preparation signal (READY) and reset signal (RESET)
Is an interrupt signal I of the videotex processing unit 106.
NT1, INT2, preparation signal (RDY) and reset signal (RES
ET). Then, the videotex processing unit 10
The six interrupt signals INT1 and INT2 are composed of two, and are composed of the interrupt signal INT1 output from the keyboard interface unit 106e and the interrupt signal INT2 output from the serial communication interface unit 106d. The interrupt signal INT
Only when 1 and INT2 are in the logic "1" state, the system microprocessor 100 senses and executes the interrupt operation.

【0014】また、システムマイクロプロセッサ100
でビデオテックス処理部106へ連結されているビデオ
レムよりビデオデータを読む場合の一つのカラー値は4
つのプランで構成されている。そこで、ビデオテックス
処理部106で、ビデオレムの4つのプランのためには
遅延時間が必要になるが、この時、ビデオテックス処理
部106はシステムマイクロプロセッサ100の動作サ
イクルによって処理する時間が遅くなるため準備信号(R
DY) をシステムマイクロプロセッサ100へ出力してビ
デオテックス処理部106の動作をすべて遂行した後、
論理“1”を出力するようになると、システムマイクロ
プロセッサ100は再び固有の動作を正常に遂行するよ
うになる。
Further, the system microprocessor 100
When reading video data from a video rem connected to the videotex processing unit 106, one color value is 4
It consists of two plans. Therefore, in the videotex processing unit 106, a delay time is required for four video REM plans, but at this time, the processing time of the videotex processing unit 106 is delayed due to the operation cycle of the system microprocessor 100. Ready signal (R
DY) to the system microprocessor 100 to perform all the operations of the videotex processing unit 106,
When the logic "1" is output, the system microprocessor 100 again normally performs its own operation.

【0015】また、システムマイクロプロセッサ100
より周辺チップ選択信号PCS0,PCS1,PCS
2,PCS3の中で1つの信号が選択されて出力される
と、ビデオテックス処理部106のマイクロプロセッサ
インタフェース部106aは、それに該当するグラフィ
ックコントローラ部106bと、プリンタインタフェー
ス部106cと、シリアル通信インタフェース部106
d及びキーボードインタフェース部106eの中で1つ
をチップイネーブルさせて動作させる。
Further, the system microprocessor 100
More peripheral chip selection signals PCS0, PCS1, PCS
2, when one signal is selected and output from the PCS 3, the microprocessor interface unit 106a of the videotex processing unit 106 has a corresponding graphic controller unit 106b, printer interface unit 106c, and serial communication interface unit. 106
One of d and the keyboard interface unit 106e is chip-enabled to operate.

【0016】つまり、システムマイクロプロセッサ10
0で周辺チップ選択信号PCS0が発生され、ビデオテ
ックス処理部106に入力されると、ビデオテックス処
理部106のマイクロプロセッサインタフェース部10
6aはプリンタインタフェース部106cをチップイネ
ーブルさせてビデオテックス関連データを提供するよう
になっている。従って、プリンタインタフェース部10
6cは、システムマイクロプロセッサ100で発生され
てマイクロプロセッサインタフェース部106aを通じ
て入力されたビデオテックス関連データを、図1に示す
プリンタポート109に転送してプリンタにプリントす
るようになる。
That is, the system microprocessor 10
When the peripheral chip selection signal PCS0 is generated at 0 and is input to the videotex processing unit 106, the microprocessor interface unit 10 of the videotex processing unit 106.
6a chip-enables the printer interface unit 106c to provide videotex-related data. Therefore, the printer interface unit 10
6c transfers the videotex-related data generated by the system microprocessor 100 and input through the microprocessor interface unit 106a to the printer port 109 shown in FIG. 1 for printing on the printer.

【0017】このような方法で、ビデオテックス処理部
106のシリアル通信インタフェース部106d及びキ
ーボードインタフェース部106eも、マイクロプロセ
ッサインタフェース部106aでインタフェースされて
入力するチップイネーブル信号により動作して、システ
ムマイクロプロセッサ100のビデオテックス関連デー
タをシリアル通信ポート110へ提供して端末機間又は
独立したコンピュータとシリアル通信させると共に、キ
ーボード111の各種命令をシステムマイクロプロセッ
サ100へ提供するようになる。
In such a method, the serial communication interface unit 106d and the keyboard interface unit 106e of the videotex processing unit 106 also operate by the chip enable signal input by being interfaced with the microprocessor interface unit 106a, and the system microprocessor 100. The videotex-related data of (1) is provided to the serial communication port 110 to be serially communicated between terminals or to an independent computer, and various commands of the keyboard 111 are provided to the system microprocessor 100.

【0018】一方、システムマイクロプロセッサ100
のリセット信号(RESET) は、ビデオテックス端末機へ電
源を供給する瞬間、システムマイクロプロセッサ100
がビデオテックス処理部106へ出力して内部の各ブロ
ック、つまりマイクロプロセッサインタフェース部10
6a、プリンタインタフェース部106c、シリアル通
信インタフェース部106d、キーボードインタフェー
ス部106e、及びグラフィックコントローラ部106
bを初期化するようになる。
On the other hand, the system microprocessor 100
The reset signal (RESET) of the system microprocessor 100 is set at the moment when power is supplied to the videotex terminal.
Is output to the videotex processing unit 106 to output each internal block, that is, the microprocessor interface unit 10.
6a, printer interface unit 106c, serial communication interface unit 106d, keyboard interface unit 106e, and graphic controller unit 106.
b will be initialized.

【0019】[0019]

【発明の効果】以上説明したように、本発明によると、
ビデオテックス端末機で必ず備えられている各種コント
ローラ等を一つのチップに内蔵されるようにしたビデオ
テックス専用インタフェースプロセッサを具備すること
で、システムマイクロプロセッサとビデオテックス処理
手段が直接インタフェースされるので、システムマイク
ロプロセッサの各種周辺入出力部品をそれぞれ別々に使
用したときのデータの処理速度等の問題点を改善し、処
理速度の向上を図り、また1つの注文型半導体で多機能
を実現することにより、周辺回路等が簡略になり、必要
部品数を大幅に減らして端末機のコストを削減し、製造
する上での生産性も向上させることができる。
As described above, according to the present invention,
By including a videotex dedicated interface processor in which various controllers that are always provided in a videotex terminal are built in one chip, the system microprocessor and the videotex processing means are directly interfaced. By improving the problems such as data processing speed when various peripheral input / output parts of the system microprocessor are used separately, and by improving the processing speed, and by realizing multiple functions with one custom semiconductor The peripheral circuits and the like can be simplified, the number of required parts can be significantly reduced, the cost of the terminal can be reduced, and the productivity in manufacturing can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による文章グラフィック処理ビデオテッ
クスインタフェース装置のシステム構成図である。
FIG. 1 is a system configuration diagram of a text / graphics processing videotex interface device according to the present invention.

【図2】図1のビデオテックス処理部をより詳しく示し
たシステム構成図である。
FIG. 2 is a system configuration diagram showing the videotex processing unit of FIG. 1 in more detail.

【図3】図1のシステムマイクロプロセッサとビデオテ
ックス処理部とのデータインタフェースの状態を示す説
明図である。
3 is an explanatory diagram showing a state of a data interface between the system microprocessor of FIG. 1 and a videotex processing unit.

【符号の説明】[Explanation of symbols]

100 システムマイクロプロセッサ 101 バッファ部 102 システムレム 103 システムロム 104 システムバックアップレム 105 文字セットロム 106 ビデオテックス処理部 106a マイクロプロセッサインタフェース部 106b グラフィックコントローラ部 106c プリンタインタフェース部 106d シリアル通信インタフェース部 106e キーボードインタフェース部 108 モニタ 109 プリンタポート 110 シリアル通信ポート 111 キーボード 100 system microprocessor 101 buffer unit 102 system rem 103 system rom 104 system backup rem 105 character set ROM 106 videotex processing unit 106a microprocessor interface unit 106b graphic controller unit 106c printer interface unit 106d serial communication interface unit 106e keyboard interface unit 108 monitor 109 Printer port 110 Serial communication port 111 Keyboard

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 ビデオプロセッサで表現する英文字、韓
国の文字、漢字及び特殊文字等を文字セットロムで読ん
で転送しようとする制御信号と一緒に転送するシステム
マイクロプロセッサと、 該システムマイクロプロセッサより転送されるデータ及
びアドレスを直接インタフェースして処理し外部のモニ
タ、プリンタポート及びシリアル通信ポートにビデオテ
ックス関連データを転送してそれらを含めたキーボード
から受信されるデータを処理してシステムマイクロプロ
セッサにインタフェースさせるビデオテックス処理手段
とを備えてなることを特徴とする文章グラフィック処理
ビデオテックスインタフェース装置。
1. A system microprocessor for transferring English characters, Korean characters, Chinese characters, special characters, etc. expressed by a video processor together with a control signal to be read and transferred by a character set ROM, and transferred from the system microprocessor. Interface and process the received data and address directly, transfer videotex related data to external monitor, printer port and serial communication port, process the data received from keyboard including them and interface with system microprocessor A video / text interface device for text / graphics processing, comprising:
【請求項2】 前記ビデオテックス処理手段はグラフィ
ックを制御するグラフィックインタフェース部と、プリ
ンタへプリントしようとするデータを制御しプリンタの
状態を感知できるようにするセントロニックス互換のプ
リンタインタフェース部と、シリアル通信をさせるシリ
アル通信インタフェース部と、キーボードを制御するキ
ーボードインタフェース部と、前記インタフェース部等
を含めたグラフィックコントローラをシステムマイクロ
プロセッサへ直接接続させるマイクロプロセッサインタ
フェース部で構成されることを特徴とする請求項1記載
の文章グラフィック処理ビデオテックスインタフェース
装置。
2. The videotex processing means includes a graphic interface section for controlling graphics, a Centronics compatible printer interface section for controlling data to be printed on the printer and sensing the printer status, and serial communication. 2. A serial communication interface section for controlling the keyboard, a keyboard interface section for controlling a keyboard, and a microprocessor interface section for directly connecting a graphic controller including the interface section to a system microprocessor. Described text graphics processing videotex interface device.
【請求項3】 前記システムマイクロプロセッサと前記
ビデオテックス処理手段とのデータ衝突を防ぐためにバ
ッファ部を更に含めて構成されることを特徴とする請求
項1記載の文章グラフィック処理ビデオテックスインタ
フェース装置。
3. The text / graphics processing videotex interface device according to claim 1, further comprising a buffer unit for preventing data collision between the system microprocessor and the videotex processing means.
【請求項4】 前記バッファ部はシステムマイクロプロ
セッサの8ビットアドレスをバッファリングしてビデオ
テックス処理手段へ提供する両方向データバッファと、
前記8ビットのアドレスをバッファリングする単方向ア
ドレスバッファで構成されることを特徴とする請求項3
記載の文章グラフィック処理ビデオテックスインタフェ
ース装置。
4. A bidirectional data buffer for buffering an 8-bit address of a system microprocessor and providing the videotex processing means with the 8-bit address.
4. A unidirectional address buffer that buffers the 8-bit address.
Described text graphics processing videotex interface device.
【請求項5】 前記システムマイクロプロセッサと前記
ビデオテックス処理手段の間に備えられて、読み信号と
書き信号を処理しインタフェースする読み/書き信号処
理手段を更に含めて構成されることを特徴とする請求項
1記載の文章グラフィック処理ビデオテックスインタフ
ェース装置。
5. A read / write signal processing means, which is provided between the system microprocessor and the videotex processing means and processes and interfaces a read signal and a write signal, is further configured. The text graphics processing videotex interface device according to claim 1.
【請求項6】 前記システムマイクロプロセッサの8ビ
ットアドレスはデータバッファとアドレスバッファを通
じてビデオテックス処理手段の8ビットデータバスと4
ビットのアドレスバスで連結され、システムマイクロプ
ロセッサの周辺チップの選択信号とインタラプト信号、
準備信号、及びリセット信号はビデオテックス処理手段
の該当端子に接続されたことを特徴とする請求項4又は
5記載の文章グラフィック処理ビデオテックスインタフ
ェース装置。
6. The 8-bit address of the system microprocessor is connected to the 8-bit data bus of the videotex processing means through the data buffer and the address buffer.
Connected by bit address bus, select signal and interrupt signal of peripheral chip of system microprocessor,
The text graphics processing videotex interface device according to claim 4 or 5, wherein the preparation signal and the reset signal are connected to corresponding terminals of the videotex processing means.
【請求項7】 前記システムマイクロプロセッサの周辺
チップの選択信号は前記ビデオテックス処理手段のチッ
プイネーブル信号と接続されて、それぞれグラフィック
コントローラ部と、シリアル通信インタフェース部と、
キーボードインタフェース部と、プリンタインタフェー
ス部とを選択することを特徴とする請求項6記載の文章
グラフィック処理ビデオテックスインタフェース装置。
7. A peripheral chip selection signal of the system microprocessor is connected to a chip enable signal of the videotex processing means to provide a graphic controller section, a serial communication interface section, respectively.
7. The text graphics processing videotex interface device according to claim 6, wherein a keyboard interface unit and a printer interface unit are selected.
【請求項8】 前記ビデオテックス処理手段のある一つ
のインタラプト信号はキーボードインタフェース部から
出力され、他の一つのインタラプト信号はシリアル通信
インタフェース部が感知して、インタラプト動作を遂行
させるように構成されていることを特徴とする請求項6
記載の文章グラフィック処理ビデオテックスインタフェ
ース装置。
8. An interrupt signal of the videotex processing means is output from a keyboard interface unit, and another interrupt signal of the videotex processing unit is detected by a serial communication interface unit to perform an interrupt operation. 7. The method according to claim 6, wherein
Described text graphics processing videotex interface device.
【請求項9】 前記準備信号はビデオテックス処理手段
の処理速度の遅延により該ビデオテックス処理手段自信
の動作を全て遂行した後、論理“1”信号を出力してシ
ステムマイクロプロセッサが固有の動作を遂行するよう
に構成されたことを特徴とする請求項6記載の文章グラ
フィック処理ビデオテックスインタフェース装置。
9. The preparation signal performs all the operations of the videotex processing means by delaying the processing speed of the videotex processing means, and then outputs a logic "1" signal to cause the system microprocessor to perform a unique operation. 7. The text graphics processing videotex interface device of claim 6, wherein the text graphics processing videotex interface device is configured to perform.
【請求項10】 前記システムマイクロプロセッサのリ
セットの信号はビデオテックスの端末機に電源を供給す
る瞬間発生され、ビデオテックス処理手段を初期化させ
ることを特徴とする請求項6記載の文章グラフィック処
理ビデオテックスインタフェース装置。
10. The text / graphics processing video according to claim 6, wherein the reset signal of the system microprocessor is generated at the moment when power is supplied to the videotex terminal to initialize the videotex processing means. Tex interface device.
JP6324754A 1993-12-29 1994-12-27 Text graphics processing Videotex interface device Expired - Lifetime JP2860632B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930030535A KR950020150A (en) 1993-12-29 1993-12-29 Videotex terminal with microprocessor
KR1993-30535 1993-12-29

Publications (2)

Publication Number Publication Date
JPH07274155A true JPH07274155A (en) 1995-10-20
JP2860632B2 JP2860632B2 (en) 1999-02-24

Family

ID=19373543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6324754A Expired - Lifetime JP2860632B2 (en) 1993-12-29 1994-12-27 Text graphics processing Videotex interface device

Country Status (3)

Country Link
JP (1) JP2860632B2 (en)
KR (1) KR950020150A (en)
CN (1) CN1115444A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274117A (en) * 2004-03-22 2005-10-06 Lg Electronics Inc Central control system for multi air conditioner and its operation method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451554B1 (en) * 2002-08-30 2004-10-08 삼성전자주식회사 System on chip processor for multimedia

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215187A (en) * 1987-03-03 1988-09-07 Fujitsu General Ltd receiving device
JPS6419390A (en) * 1987-07-14 1989-01-23 Kasen Joho Center Image reproduction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215187A (en) * 1987-03-03 1988-09-07 Fujitsu General Ltd receiving device
JPS6419390A (en) * 1987-07-14 1989-01-23 Kasen Joho Center Image reproduction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274117A (en) * 2004-03-22 2005-10-06 Lg Electronics Inc Central control system for multi air conditioner and its operation method

Also Published As

Publication number Publication date
JP2860632B2 (en) 1999-02-24
CN1115444A (en) 1996-01-24
KR950020150A (en) 1995-07-24

Similar Documents

Publication Publication Date Title
EP0233373B1 (en) Programmable communication card
EP0961976B1 (en) System for partitioning pc chipset functions into logic and port integrated circuits
KR100352224B1 (en) Direct memory access(dma) transactions on a low pin count bus
US5878272A (en) Computer system having two DMA circuits assigned to the same address space
US5561772A (en) Expansion bus system for replicating an internal bus as an external bus with logical interrupts replacing physical interrupt lines
CN111651384B (en) Register reading and writing method, chip, subsystem, register set and terminal
EP0556295B1 (en) Protected hot key function for microprocessor-based computer system
US20050249143A1 (en) Interface integrated circuit device for a usb connection
US5655142A (en) High performance derived local bus and computer system employing the same
KR100228948B1 (en) Bus interface logic system
US5859649A (en) Data processing system having display controller with bursting direct memory access
US5537646A (en) Apparatus initialized for selected device based upon timing, interrupt, and DMA control commands within configuration data passed from processor to transfer data to selected device
US5414814A (en) I/O interface between VME bus and asynchronous serial data computer
JPS62219052A (en) Method of imparting exchangeability and virtual controller
US6032213A (en) PC core logic chipset comprising a serial register access bus
US5926629A (en) Continuously operating interconnection bus
JP2860632B2 (en) Text graphics processing Videotex interface device
US4598360A (en) Read control operations system for a multiple line adapter organization
KR960001023B1 (en) Bus sharing method and the apparatus between different bus
EP0961978B1 (en) Pc chipset interconnection bus
US5414831A (en) Apparatus and method for accessing a plurality of computer devices having a common address
US6442643B1 (en) System and method for resolving data transfer incompatibilities between PCI and Non-PCI buses
US5333259A (en) Graphic information processing system having a RISC CPU for displaying information in a window
US5642408A (en) Videotex terminal apparatus using an IBM PC XT
EP0473454A2 (en) Register control for work station interfacing means