JPH07274155A - 文章グラフィック処理ビデオテックスインタフェース装置 - Google Patents
文章グラフィック処理ビデオテックスインタフェース装置Info
- Publication number
- JPH07274155A JPH07274155A JP6324754A JP32475494A JPH07274155A JP H07274155 A JPH07274155 A JP H07274155A JP 6324754 A JP6324754 A JP 6324754A JP 32475494 A JP32475494 A JP 32475494A JP H07274155 A JPH07274155 A JP H07274155A
- Authority
- JP
- Japan
- Prior art keywords
- videotex
- interface
- system microprocessor
- signal
- text
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Computer And Data Communications (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】システムマイクロプロセッサを中心としてビデ
オテックス端末機に使用される各種の周辺コントローラ
等を一つのチップに内蔵し、システムの簡素化によりビ
デオテックス関連データの処理速度を向上させるように
した文章グラフィック処理ビデオテックスインタフェー
ス装置を提供することを目的とする。 【構成】ビデオプロセッサで表現する英文字、韓国の文
字、漢字及び特殊文字等を文字セットロムで読んで転送
するシステムマイクロプロセッサ１００と、該システム
マイクロプロセッサより転送されるデータ及びアドレス
を直接インタフェースして処理し外部のモニタ、プリン
タポート及びシリアル通信ポートにビデオテックス関連
データを転送し、それらを含めたキーボードから受信さ
れるデータを処理してシステムマイクロプロセッサにイ
ンタフェースさせるビデオテックス処理手段１０６と、
ビデオテックス処理手段とシステムマイクロプロセッサ
間のインタフェース時のデータ及びアドレスの衝突を防
ぐバッファ部１０１を備えてなる。
オテックス端末機に使用される各種の周辺コントローラ
等を一つのチップに内蔵し、システムの簡素化によりビ
デオテックス関連データの処理速度を向上させるように
した文章グラフィック処理ビデオテックスインタフェー
ス装置を提供することを目的とする。 【構成】ビデオプロセッサで表現する英文字、韓国の文
字、漢字及び特殊文字等を文字セットロムで読んで転送
するシステムマイクロプロセッサ１００と、該システム
マイクロプロセッサより転送されるデータ及びアドレス
を直接インタフェースして処理し外部のモニタ、プリン
タポート及びシリアル通信ポートにビデオテックス関連
データを転送し、それらを含めたキーボードから受信さ
れるデータを処理してシステムマイクロプロセッサにイ
ンタフェースさせるビデオテックス処理手段１０６と、
ビデオテックス処理手段とシステムマイクロプロセッサ
間のインタフェース時のデータ及びアドレスの衝突を防
ぐバッファ部１０１を備えてなる。
Description
【０００１】
【産業上の利用分野】本発明はビデオテックスの文字グ
ラフィック処理インタフェースに係り、詳しくはグラフ
ィック文字情報等を貯蔵しているデータベースが公衆通
信網として提供される場合、使用者が検索できるビデオ
テックス端末機で必要な情報を獲得使用する時、ハード
ウエアの設計変更をしないでソフトウエアの変更だけで
多様なビデオテックスの規格を満足させる文章グラフィ
ック処理ビデオテックスインタフェース装置に関するも
のである。
ラフィック処理インタフェースに係り、詳しくはグラフ
ィック文字情報等を貯蔵しているデータベースが公衆通
信網として提供される場合、使用者が検索できるビデオ
テックス端末機で必要な情報を獲得使用する時、ハード
ウエアの設計変更をしないでソフトウエアの変更だけで
多様なビデオテックスの規格を満足させる文章グラフィ
ック処理ビデオテックスインタフェース装置に関するも
のである。
【０００２】
【従来の技術】従来のビデオテックス端末機は、システ
ムマイクロプロセッサを中心として周辺のコントロー
ラ、つまりグラフィックコントローラ、プリンタポート
コントローラ、キーボードコントローラ、シリアル通信
コントローラ等をそれぞれ専用のチップにしてシステム
を構成していた。
ムマイクロプロセッサを中心として周辺のコントロー
ラ、つまりグラフィックコントローラ、プリンタポート
コントローラ、キーボードコントローラ、シリアル通信
コントローラ等をそれぞれ専用のチップにしてシステム
を構成していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たようなビデオテックス端末機では、システムマイクロ
プロセッサを中心として各種周辺コントローラをそれぞ
れ専用のチップにしてシステムを構成していたため、ビ
デオテックス端末機のシステム構成が複雑になるだけで
はなく、画面の解像度が低下し、データの処理速度が遅
くなり、またシステムマイクロプロセッサの周辺に多数
の回路部品を使用するので、製品の価格が高くなると共
に、製品の生産性も低下するという問題点があった。
たようなビデオテックス端末機では、システムマイクロ
プロセッサを中心として各種周辺コントローラをそれぞ
れ専用のチップにしてシステムを構成していたため、ビ
デオテックス端末機のシステム構成が複雑になるだけで
はなく、画面の解像度が低下し、データの処理速度が遅
くなり、またシステムマイクロプロセッサの周辺に多数
の回路部品を使用するので、製品の価格が高くなると共
に、製品の生産性も低下するという問題点があった。
【０００４】そこで、本発明の目的は、このような問題
点に鑑みて、システムマイクロプロセッサを中心として
ビデオテックス端末機に使用される各種の周辺コントロ
ーラ等を一つのチップに内蔵し、システムの簡素化によ
りビデオテックス関連データの処理速度を向上させるよ
うにした文章グラフィック処理ビデオテックスインタフ
ェース装置を提供することにある。そして、本発明は特
に、前記の目的を充足させるため、システムマイクロプ
ロセッサと外部インタフェースの間に接続されて各種の
ビデオ文字及びグラフィック情報を処理できるようにし
たビデオテックス処理手段を備えてなるようにした。
点に鑑みて、システムマイクロプロセッサを中心として
ビデオテックス端末機に使用される各種の周辺コントロ
ーラ等を一つのチップに内蔵し、システムの簡素化によ
りビデオテックス関連データの処理速度を向上させるよ
うにした文章グラフィック処理ビデオテックスインタフ
ェース装置を提供することにある。そして、本発明は特
に、前記の目的を充足させるため、システムマイクロプ
ロセッサと外部インタフェースの間に接続されて各種の
ビデオ文字及びグラフィック情報を処理できるようにし
たビデオテックス処理手段を備えてなるようにした。
【０００５】
【課題を達成するための手段】本発明は、上述事情に鑑
みてなされたものであって、ビデオプロセッサで表現す
る英文字、韓国の文字、漢字及び特殊文字等を文字セッ
トロムで読んで転送するシステムマイクロプロセッサ
と、該システムマイクロプロセッサより転送されるデー
タ及びアドレスを直接インタフェースして処理し外部の
モニタ、プリンタポート及びシリアル通信ポートにビデ
オテックス関連データを転送してそれらを含めたキーボ
ードから受信されるデータを処理し、システムマイクロ
プロセッサにインタフェースさせるビデオテックス処理
手段と、該ビデオテックス処理手段（注文型半導体）と
システムマイクロプロセッサ間のインタフェース時にデ
ータ及びアドレスの衝突を防ぐバッファ手段とを備えて
なることを特徴とする。また、前記ビデオテックス処理
手段は、システムマイクロプロセッサとビデオテックス
処理手段を直接連結させる役割をするマイクロプロセッ
サインタフェース部と、該マイクロプロセッサインタフ
ェース部に接続されてデータを制御するグラフィックコ
ントローラ部と、プリンタへプリントしようとするビデ
オテックス関連データを制御し、プリンタの状態を感知
できるようにするセントロニックス互換の並列プリンタ
インタフェース部と、シリアル通信インタフェース部
と、キーボードを制御するキーボードインタフェース部
を一体に含んでいることを特徴とする。
みてなされたものであって、ビデオプロセッサで表現す
る英文字、韓国の文字、漢字及び特殊文字等を文字セッ
トロムで読んで転送するシステムマイクロプロセッサ
と、該システムマイクロプロセッサより転送されるデー
タ及びアドレスを直接インタフェースして処理し外部の
モニタ、プリンタポート及びシリアル通信ポートにビデ
オテックス関連データを転送してそれらを含めたキーボ
ードから受信されるデータを処理し、システムマイクロ
プロセッサにインタフェースさせるビデオテックス処理
手段と、該ビデオテックス処理手段（注文型半導体）と
システムマイクロプロセッサ間のインタフェース時にデ
ータ及びアドレスの衝突を防ぐバッファ手段とを備えて
なることを特徴とする。また、前記ビデオテックス処理
手段は、システムマイクロプロセッサとビデオテックス
処理手段を直接連結させる役割をするマイクロプロセッ
サインタフェース部と、該マイクロプロセッサインタフ
ェース部に接続されてデータを制御するグラフィックコ
ントローラ部と、プリンタへプリントしようとするビデ
オテックス関連データを制御し、プリンタの状態を感知
できるようにするセントロニックス互換の並列プリンタ
インタフェース部と、シリアル通信インタフェース部
と、キーボードを制御するキーボードインタフェース部
を一体に含んでいることを特徴とする。
【０００６】
【作用】上述構成に基づき、システムマイクロプロセッ
サがビデオプロセッサで表現する英文字、韓国の文字、
漢字及び特殊文字等を文字セットロムで読んでビデオテ
ックス処理手段に転送すると、該ビデオテックス処理手
段がシステムマイクロプロセッサより転送されたデータ
及びアドレスを直接インタフェースして処理し外部のモ
ニタ、プリンタポート及びシリアル通信ポートにビデオ
テックス関連データを転送し、それらを含めたキーボー
ドから受信されるデータを処理してシステムマイクロプ
ロセッサにインタフェースさせる。
サがビデオプロセッサで表現する英文字、韓国の文字、
漢字及び特殊文字等を文字セットロムで読んでビデオテ
ックス処理手段に転送すると、該ビデオテックス処理手
段がシステムマイクロプロセッサより転送されたデータ
及びアドレスを直接インタフェースして処理し外部のモ
ニタ、プリンタポート及びシリアル通信ポートにビデオ
テックス関連データを転送し、それらを含めたキーボー
ドから受信されるデータを処理してシステムマイクロプ
ロセッサにインタフェースさせる。
【０００７】
【実施例】以下、図面に沿って、本発明による文章グラ
フィック処理ビデオテックスインタフェース装置の一実
施例について説明する。図１は本発明による文章グラフ
ィック処理ビデオテックスインタフェース装置のシステ
ム構成図で、同図に示すように、文章グラフィック処理
ビデオテックスインタフェース装置は、アドレスバスと
データバスを多重化しながら周辺のチップをアクセスす
るシステムマイクロプロセッサ１００と、該システムマ
イクロプロセッサ１００で送信されたアドレス及びデー
タと、周辺機器より受信されるアドレス及びデータが衝
突しないようにバッファリングして送受信する出力アド
レスバッファ１０１ｂ及びデータバッファ１０１ａを有
するバッファ部１０１と（図３参照）、該バッファ部１
０１より出力されるアドレスにより標準文字セットの韓
国の文字、漢字、英文字、特殊文字等のフォントデータ
をデータバスを通じて出力する文字セットロム１０５
と、ビデオテックスに必要な各種パラメータ或いはベク
トルテーブルが貯蔵され、システムマイクロプロセッサ
１００がスクラッチパッドメモリで使用するシステムレ
ム１０２と、ビデオテックスグラフィック情報の符号化
ソフトウエア及びＶＴ−２２０文字情報の符号化ソフト
ウエアのプログラムが内蔵され、前記バッファ部１０１
より出力されたアドレスにより該当プログラムでビデオ
テックス端末装置のすべての動作を制御するシステムロ
ム１０３と、該システムロム１０３のビデオテックス符
号化プログラムのパラメータとバッファ部１０１より出
力されるデータを電源オフ時にバックアップしてから必
要時に出力するシステムバックアップレム１０４と、一
般公衆通信網に接続されて遠距離に位置しているビデオ
テックス情報が貯蔵されたデータベースをインタフェー
スしてバッファ部１０１へ提供するモデム１０７と、前
記バッファ部１０１を通じて前記システムマイクロプロ
セッサ１００及びモデム１０７と直接インタフェースす
るビデオテックス処理部１０６と、該ビデオテックス処
理部１０６で提供されるビデオテックス関連情報を使用
者に画面を通じて提供するモニタ１０８と、前記ビデオ
テックス処理部１０６と接続されてプリンタでビデオテ
ックス関連データを出力するプリンタポート１０９と、
前記ビデオテックス処理部１０６と接続されて端末機間
又は独立したコンピュータとのデータ送受信をするシリ
アル通信ポート１１０と、前記ビデオテックス処理部１
０６と接続されて各種命令を伝達し、文字又は数字、特
殊記号等を入力するキーボード１１１とから構成されて
いる。
フィック処理ビデオテックスインタフェース装置の一実
施例について説明する。図１は本発明による文章グラフ
ィック処理ビデオテックスインタフェース装置のシステ
ム構成図で、同図に示すように、文章グラフィック処理
ビデオテックスインタフェース装置は、アドレスバスと
データバスを多重化しながら周辺のチップをアクセスす
るシステムマイクロプロセッサ１００と、該システムマ
イクロプロセッサ１００で送信されたアドレス及びデー
タと、周辺機器より受信されるアドレス及びデータが衝
突しないようにバッファリングして送受信する出力アド
レスバッファ１０１ｂ及びデータバッファ１０１ａを有
するバッファ部１０１と（図３参照）、該バッファ部１
０１より出力されるアドレスにより標準文字セットの韓
国の文字、漢字、英文字、特殊文字等のフォントデータ
をデータバスを通じて出力する文字セットロム１０５
と、ビデオテックスに必要な各種パラメータ或いはベク
トルテーブルが貯蔵され、システムマイクロプロセッサ
１００がスクラッチパッドメモリで使用するシステムレ
ム１０２と、ビデオテックスグラフィック情報の符号化
ソフトウエア及びＶＴ−２２０文字情報の符号化ソフト
ウエアのプログラムが内蔵され、前記バッファ部１０１
より出力されたアドレスにより該当プログラムでビデオ
テックス端末装置のすべての動作を制御するシステムロ
ム１０３と、該システムロム１０３のビデオテックス符
号化プログラムのパラメータとバッファ部１０１より出
力されるデータを電源オフ時にバックアップしてから必
要時に出力するシステムバックアップレム１０４と、一
般公衆通信網に接続されて遠距離に位置しているビデオ
テックス情報が貯蔵されたデータベースをインタフェー
スしてバッファ部１０１へ提供するモデム１０７と、前
記バッファ部１０１を通じて前記システムマイクロプロ
セッサ１００及びモデム１０７と直接インタフェースす
るビデオテックス処理部１０６と、該ビデオテックス処
理部１０６で提供されるビデオテックス関連情報を使用
者に画面を通じて提供するモニタ１０８と、前記ビデオ
テックス処理部１０６と接続されてプリンタでビデオテ
ックス関連データを出力するプリンタポート１０９と、
前記ビデオテックス処理部１０６と接続されて端末機間
又は独立したコンピュータとのデータ送受信をするシリ
アル通信ポート１１０と、前記ビデオテックス処理部１
０６と接続されて各種命令を伝達し、文字又は数字、特
殊記号等を入力するキーボード１１１とから構成されて
いる。
【０００８】また、前記ビデオテックス処理部１０６
は、図２に示すように、ビデオテックス端末機に必ず備
えられているグラフィックコントローラ部１０６ｂとプ
リンタインタフェース部１０６ｃとシリアル通信インタ
フェース部１０６ｄとキーボードインタフェース部１０
６ｅをシステムマイクロプロセッサ１００へ直接連結さ
せる役割をするマイクロプロセッサインタフェース部１
０６ａと、グラフィックを制御するグラフィックコント
ローラ部１０６ｂと、プリンタへプリントしようとする
データを制御してプリンタの状態を感知させるようにす
るセントロニックス互換の並列プリンタインタフェース
部１０６ｃと、シリアル通信をさせるシリアル通信イン
タフェース部１０６ｄと、キーボード１１１を制御する
キーボードインタフェース部１０６ｅとで構成されてい
る。
は、図２に示すように、ビデオテックス端末機に必ず備
えられているグラフィックコントローラ部１０６ｂとプ
リンタインタフェース部１０６ｃとシリアル通信インタ
フェース部１０６ｄとキーボードインタフェース部１０
６ｅをシステムマイクロプロセッサ１００へ直接連結さ
せる役割をするマイクロプロセッサインタフェース部１
０６ａと、グラフィックを制御するグラフィックコント
ローラ部１０６ｂと、プリンタへプリントしようとする
データを制御してプリンタの状態を感知させるようにす
るセントロニックス互換の並列プリンタインタフェース
部１０６ｃと、シリアル通信をさせるシリアル通信イン
タフェース部１０６ｄと、キーボード１１１を制御する
キーボードインタフェース部１０６ｅとで構成されてい
る。
【０００９】そして、図３に示すように、システムマイ
クロプロセッサ１００とビデオテックス処理部１０６間
のインタフェースをするため、上述したように、データ
バッファ１０１ａとアドレスバッファ１０１ｂ及び読み
／書き信号制御部１０１ｃが具備されている。
クロプロセッサ１００とビデオテックス処理部１０６間
のインタフェースをするため、上述したように、データ
バッファ１０１ａとアドレスバッファ１０１ｂ及び読み
／書き信号制御部１０１ｃが具備されている。
【００１０】以上のように構成された本発明による文章
グラフィック処理ビデオテックスインタフェース装置の
作用を、図１乃至図３を参照して詳しく説明する。ビデ
オテックス端末機において、上述したシステムマイクロ
プロセッサ１００とビデオテックス処理部１０６間のイ
ンタフェースをするためにバッファ部１０１にデータバ
ッファ１０１ａとアドレスバッファ１０１ｂを設けてデ
ータとアドレスの衝突を防いでおり、データバッファ１
０１ａは両方向性としてティティエル（ＴＴＬ）チップ
を用いて、これに対する制御はシステムマイクロプロセ
ッサ１００のイネーブル（Enable）信号が利用され、ア
ドレスバッファ１０１ｂは単方向性でこれもティティエ
ル（ＴＴＬ）チップを用い、これに対する制御はシステ
ムマイクロプロセッサ１００のアドレスラッチイネーブ
ル信号が利用される。
グラフィック処理ビデオテックスインタフェース装置の
作用を、図１乃至図３を参照して詳しく説明する。ビデ
オテックス端末機において、上述したシステムマイクロ
プロセッサ１００とビデオテックス処理部１０６間のイ
ンタフェースをするためにバッファ部１０１にデータバ
ッファ１０１ａとアドレスバッファ１０１ｂを設けてデ
ータとアドレスの衝突を防いでおり、データバッファ１
０１ａは両方向性としてティティエル（ＴＴＬ）チップ
を用いて、これに対する制御はシステムマイクロプロセ
ッサ１００のイネーブル（Enable）信号が利用され、ア
ドレスバッファ１０１ｂは単方向性でこれもティティエ
ル（ＴＴＬ）チップを用い、これに対する制御はシステ
ムマイクロプロセッサ１００のアドレスラッチイネーブ
ル信号が利用される。
【００１１】そして、システムマイクロプロセッサ１０
０とビデオテックス処理部１０６間のインタフェース状
態を見ると、先ず、システムマイクロプロセッサ１００
で発生された８ビットのアドレスＡＤ０〜ＡＤ７がデー
タバッファ１０１ａを通じてビデオテックス処理部１０
６の８ビットデータバスＤ０〜Ｄ７へ提供され、アドレ
スバッファ１０１ｂを通じて４ビットのアドレスバスＡ
０〜Ａ３へ提供される。
０とビデオテックス処理部１０６間のインタフェース状
態を見ると、先ず、システムマイクロプロセッサ１００
で発生された８ビットのアドレスＡＤ０〜ＡＤ７がデー
タバッファ１０１ａを通じてビデオテックス処理部１０
６の８ビットデータバスＤ０〜Ｄ７へ提供され、アドレ
スバッファ１０１ｂを通じて４ビットのアドレスバスＡ
０〜Ａ３へ提供される。
【００１２】そして、システムマイクロプロセッサ１０
０で発生された読み信号（ＲＤ）と書き信号（ＷＲ）は
読み／書き信号制御部１０１ｃを通じてビデオテックス
処理部１０６の読み信号（ＲＤ）と書き信号（ＷＲ）へ
提供される。そして、システムマイクロプロセッサ１０
０の周辺チップ選択信号ＰＣＳ０，ＰＣＳ１，ＰＣＳ
２，ＰＣＳ３はそれぞれビデオテックス処理部１０６の
チップイネーブルＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４に提
供されるが、上記の周辺チップ選択信号ＰＣＳ０，ＰＣ
Ｓ１，ＰＣＳ２，ＰＣＳ３はビデオテックス処理部１０
６に含まれたそれぞれのグラフィックコントローラ部１
０６ｂと、シリアル通信インタフェース部１０６ｄと、
キーボードインタフェース部１０６ｅと、プリンタイン
タフェース部１０６ｃ等を制御する情報として利用され
るものである。
０で発生された読み信号（ＲＤ）と書き信号（ＷＲ）は
読み／書き信号制御部１０１ｃを通じてビデオテックス
処理部１０６の読み信号（ＲＤ）と書き信号（ＷＲ）へ
提供される。そして、システムマイクロプロセッサ１０
０の周辺チップ選択信号ＰＣＳ０，ＰＣＳ１，ＰＣＳ
２，ＰＣＳ３はそれぞれビデオテックス処理部１０６の
チップイネーブルＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４に提
供されるが、上記の周辺チップ選択信号ＰＣＳ０，ＰＣ
Ｓ１，ＰＣＳ２，ＰＣＳ３はビデオテックス処理部１０
６に含まれたそれぞれのグラフィックコントローラ部１
０６ｂと、シリアル通信インタフェース部１０６ｄと、
キーボードインタフェース部１０６ｅと、プリンタイン
タフェース部１０６ｃ等を制御する情報として利用され
るものである。
【００１３】そして、システムマイクロプロセッサ１０
０のインタラプト信号ＩＮＴ１，ＩＮＴ２とインタフェ
ースのための準備信号(READY) とリセット信号(RESET)
は、ビデオテックス処理部１０６のインタラプト信号Ｉ
ＮＴ１，ＩＮＴ２と準備信号(RDY) とリセット信号(RES
ET) へ提供される。そして、ビデオテックス処理部１０
６のインタラプト信号ＩＮＴ１，ＩＮＴ２は２つで構成
されており、キーボードインタフェース部１０６ｅで出
力されるインタラプト信号ＩＮＴ１と、シリアル通信イ
ンタフェース部１０６ｄで出力されるインタラプト信号
ＩＮＴ２とからなっている。該インタラプト信号ＩＮＴ
１，ＩＮＴ２が論理“１”の状態のときだけシステムマ
イクロプロセッサ１００が感知してインタラプトの動作
を遂行させるようになっている。
０のインタラプト信号ＩＮＴ１，ＩＮＴ２とインタフェ
ースのための準備信号(READY) とリセット信号(RESET)
は、ビデオテックス処理部１０６のインタラプト信号Ｉ
ＮＴ１，ＩＮＴ２と準備信号(RDY) とリセット信号(RES
ET) へ提供される。そして、ビデオテックス処理部１０
６のインタラプト信号ＩＮＴ１，ＩＮＴ２は２つで構成
されており、キーボードインタフェース部１０６ｅで出
力されるインタラプト信号ＩＮＴ１と、シリアル通信イ
ンタフェース部１０６ｄで出力されるインタラプト信号
ＩＮＴ２とからなっている。該インタラプト信号ＩＮＴ
１，ＩＮＴ２が論理“１”の状態のときだけシステムマ
イクロプロセッサ１００が感知してインタラプトの動作
を遂行させるようになっている。
【００１４】また、システムマイクロプロセッサ１００
でビデオテックス処理部１０６へ連結されているビデオ
レムよりビデオデータを読む場合の一つのカラー値は４
つのプランで構成されている。そこで、ビデオテックス
処理部１０６で、ビデオレムの４つのプランのためには
遅延時間が必要になるが、この時、ビデオテックス処理
部１０６はシステムマイクロプロセッサ１００の動作サ
イクルによって処理する時間が遅くなるため準備信号(R
DY) をシステムマイクロプロセッサ１００へ出力してビ
デオテックス処理部１０６の動作をすべて遂行した後、
論理“１”を出力するようになると、システムマイクロ
プロセッサ１００は再び固有の動作を正常に遂行するよ
うになる。
でビデオテックス処理部１０６へ連結されているビデオ
レムよりビデオデータを読む場合の一つのカラー値は４
つのプランで構成されている。そこで、ビデオテックス
処理部１０６で、ビデオレムの４つのプランのためには
遅延時間が必要になるが、この時、ビデオテックス処理
部１０６はシステムマイクロプロセッサ１００の動作サ
イクルによって処理する時間が遅くなるため準備信号(R
DY) をシステムマイクロプロセッサ１００へ出力してビ
デオテックス処理部１０６の動作をすべて遂行した後、
論理“１”を出力するようになると、システムマイクロ
プロセッサ１００は再び固有の動作を正常に遂行するよ
うになる。
【００１５】また、システムマイクロプロセッサ１００
より周辺チップ選択信号ＰＣＳ０，ＰＣＳ１，ＰＣＳ
２，ＰＣＳ３の中で１つの信号が選択されて出力される
と、ビデオテックス処理部１０６のマイクロプロセッサ
インタフェース部１０６ａは、それに該当するグラフィ
ックコントローラ部１０６ｂと、プリンタインタフェー
ス部１０６ｃと、シリアル通信インタフェース部１０６
ｄ及びキーボードインタフェース部１０６ｅの中で１つ
をチップイネーブルさせて動作させる。
より周辺チップ選択信号ＰＣＳ０，ＰＣＳ１，ＰＣＳ
２，ＰＣＳ３の中で１つの信号が選択されて出力される
と、ビデオテックス処理部１０６のマイクロプロセッサ
インタフェース部１０６ａは、それに該当するグラフィ
ックコントローラ部１０６ｂと、プリンタインタフェー
ス部１０６ｃと、シリアル通信インタフェース部１０６
ｄ及びキーボードインタフェース部１０６ｅの中で１つ
をチップイネーブルさせて動作させる。
【００１６】つまり、システムマイクロプロセッサ１０
０で周辺チップ選択信号ＰＣＳ０が発生され、ビデオテ
ックス処理部１０６に入力されると、ビデオテックス処
理部１０６のマイクロプロセッサインタフェース部１０
６ａはプリンタインタフェース部１０６ｃをチップイネ
ーブルさせてビデオテックス関連データを提供するよう
になっている。従って、プリンタインタフェース部１０
６ｃは、システムマイクロプロセッサ１００で発生され
てマイクロプロセッサインタフェース部１０６ａを通じ
て入力されたビデオテックス関連データを、図１に示す
プリンタポート１０９に転送してプリンタにプリントす
るようになる。
０で周辺チップ選択信号ＰＣＳ０が発生され、ビデオテ
ックス処理部１０６に入力されると、ビデオテックス処
理部１０６のマイクロプロセッサインタフェース部１０
６ａはプリンタインタフェース部１０６ｃをチップイネ
ーブルさせてビデオテックス関連データを提供するよう
になっている。従って、プリンタインタフェース部１０
６ｃは、システムマイクロプロセッサ１００で発生され
てマイクロプロセッサインタフェース部１０６ａを通じ
て入力されたビデオテックス関連データを、図１に示す
プリンタポート１０９に転送してプリンタにプリントす
るようになる。
【００１７】このような方法で、ビデオテックス処理部
１０６のシリアル通信インタフェース部１０６ｄ及びキ
ーボードインタフェース部１０６ｅも、マイクロプロセ
ッサインタフェース部１０６ａでインタフェースされて
入力するチップイネーブル信号により動作して、システ
ムマイクロプロセッサ１００のビデオテックス関連デー
タをシリアル通信ポート１１０へ提供して端末機間又は
独立したコンピュータとシリアル通信させると共に、キ
ーボード１１１の各種命令をシステムマイクロプロセッ
サ１００へ提供するようになる。
１０６のシリアル通信インタフェース部１０６ｄ及びキ
ーボードインタフェース部１０６ｅも、マイクロプロセ
ッサインタフェース部１０６ａでインタフェースされて
入力するチップイネーブル信号により動作して、システ
ムマイクロプロセッサ１００のビデオテックス関連デー
タをシリアル通信ポート１１０へ提供して端末機間又は
独立したコンピュータとシリアル通信させると共に、キ
ーボード１１１の各種命令をシステムマイクロプロセッ
サ１００へ提供するようになる。
【００１８】一方、システムマイクロプロセッサ１００
のリセット信号(RESET) は、ビデオテックス端末機へ電
源を供給する瞬間、システムマイクロプロセッサ１００
がビデオテックス処理部１０６へ出力して内部の各ブロ
ック、つまりマイクロプロセッサインタフェース部１０
６ａ、プリンタインタフェース部１０６ｃ、シリアル通
信インタフェース部１０６ｄ、キーボードインタフェー
ス部１０６ｅ、及びグラフィックコントローラ部１０６
ｂを初期化するようになる。
のリセット信号(RESET) は、ビデオテックス端末機へ電
源を供給する瞬間、システムマイクロプロセッサ１００
がビデオテックス処理部１０６へ出力して内部の各ブロ
ック、つまりマイクロプロセッサインタフェース部１０
６ａ、プリンタインタフェース部１０６ｃ、シリアル通
信インタフェース部１０６ｄ、キーボードインタフェー
ス部１０６ｅ、及びグラフィックコントローラ部１０６
ｂを初期化するようになる。
【００１９】
【発明の効果】以上説明したように、本発明によると、
ビデオテックス端末機で必ず備えられている各種コント
ローラ等を一つのチップに内蔵されるようにしたビデオ
テックス専用インタフェースプロセッサを具備すること
で、システムマイクロプロセッサとビデオテックス処理
手段が直接インタフェースされるので、システムマイク
ロプロセッサの各種周辺入出力部品をそれぞれ別々に使
用したときのデータの処理速度等の問題点を改善し、処
理速度の向上を図り、また１つの注文型半導体で多機能
を実現することにより、周辺回路等が簡略になり、必要
部品数を大幅に減らして端末機のコストを削減し、製造
する上での生産性も向上させることができる。
ビデオテックス端末機で必ず備えられている各種コント
ローラ等を一つのチップに内蔵されるようにしたビデオ
テックス専用インタフェースプロセッサを具備すること
で、システムマイクロプロセッサとビデオテックス処理
手段が直接インタフェースされるので、システムマイク
ロプロセッサの各種周辺入出力部品をそれぞれ別々に使
用したときのデータの処理速度等の問題点を改善し、処
理速度の向上を図り、また１つの注文型半導体で多機能
を実現することにより、周辺回路等が簡略になり、必要
部品数を大幅に減らして端末機のコストを削減し、製造
する上での生産性も向上させることができる。
【図１】本発明による文章グラフィック処理ビデオテッ
クスインタフェース装置のシステム構成図である。
クスインタフェース装置のシステム構成図である。
【図２】図１のビデオテックス処理部をより詳しく示し
たシステム構成図である。
たシステム構成図である。
【図３】図１のシステムマイクロプロセッサとビデオテ
ックス処理部とのデータインタフェースの状態を示す説
明図である。
ックス処理部とのデータインタフェースの状態を示す説
明図である。
１００ システムマイクロプロセッサ １０１ バッファ部 １０２ システムレム １０３ システムロム １０４ システムバックアップレム １０５ 文字セットロム １０６ ビデオテックス処理部 １０６ａ マイクロプロセッサインタフェース部 １０６ｂ グラフィックコントローラ部 １０６ｃ プリンタインタフェース部 １０６ｄ シリアル通信インタフェース部 １０６ｅ キーボードインタフェース部 １０８ モニタ １０９ プリンタポート １１０ シリアル通信ポート １１１ キーボード
Claims (10)
- 【請求項１】 ビデオプロセッサで表現する英文字、韓
国の文字、漢字及び特殊文字等を文字セットロムで読ん
で転送しようとする制御信号と一緒に転送するシステム
マイクロプロセッサと、 該システムマイクロプロセッサより転送されるデータ及
びアドレスを直接インタフェースして処理し外部のモニ
タ、プリンタポート及びシリアル通信ポートにビデオテ
ックス関連データを転送してそれらを含めたキーボード
から受信されるデータを処理してシステムマイクロプロ
セッサにインタフェースさせるビデオテックス処理手段
とを備えてなることを特徴とする文章グラフィック処理
ビデオテックスインタフェース装置。 - 【請求項２】 前記ビデオテックス処理手段はグラフィ
ックを制御するグラフィックインタフェース部と、プリ
ンタへプリントしようとするデータを制御しプリンタの
状態を感知できるようにするセントロニックス互換のプ
リンタインタフェース部と、シリアル通信をさせるシリ
アル通信インタフェース部と、キーボードを制御するキ
ーボードインタフェース部と、前記インタフェース部等
を含めたグラフィックコントローラをシステムマイクロ
プロセッサへ直接接続させるマイクロプロセッサインタ
フェース部で構成されることを特徴とする請求項１記載
の文章グラフィック処理ビデオテックスインタフェース
装置。 - 【請求項３】 前記システムマイクロプロセッサと前記
ビデオテックス処理手段とのデータ衝突を防ぐためにバ
ッファ部を更に含めて構成されることを特徴とする請求
項１記載の文章グラフィック処理ビデオテックスインタ
フェース装置。 - 【請求項４】 前記バッファ部はシステムマイクロプロ
セッサの８ビットアドレスをバッファリングしてビデオ
テックス処理手段へ提供する両方向データバッファと、
前記８ビットのアドレスをバッファリングする単方向ア
ドレスバッファで構成されることを特徴とする請求項３
記載の文章グラフィック処理ビデオテックスインタフェ
ース装置。 - 【請求項５】 前記システムマイクロプロセッサと前記
ビデオテックス処理手段の間に備えられて、読み信号と
書き信号を処理しインタフェースする読み／書き信号処
理手段を更に含めて構成されることを特徴とする請求項
１記載の文章グラフィック処理ビデオテックスインタフ
ェース装置。 - 【請求項６】 前記システムマイクロプロセッサの８ビ
ットアドレスはデータバッファとアドレスバッファを通
じてビデオテックス処理手段の８ビットデータバスと４
ビットのアドレスバスで連結され、システムマイクロプ
ロセッサの周辺チップの選択信号とインタラプト信号、
準備信号、及びリセット信号はビデオテックス処理手段
の該当端子に接続されたことを特徴とする請求項４又は
５記載の文章グラフィック処理ビデオテックスインタフ
ェース装置。 - 【請求項７】 前記システムマイクロプロセッサの周辺
チップの選択信号は前記ビデオテックス処理手段のチッ
プイネーブル信号と接続されて、それぞれグラフィック
コントローラ部と、シリアル通信インタフェース部と、
キーボードインタフェース部と、プリンタインタフェー
ス部とを選択することを特徴とする請求項６記載の文章
グラフィック処理ビデオテックスインタフェース装置。 - 【請求項８】 前記ビデオテックス処理手段のある一つ
のインタラプト信号はキーボードインタフェース部から
出力され、他の一つのインタラプト信号はシリアル通信
インタフェース部が感知して、インタラプト動作を遂行
させるように構成されていることを特徴とする請求項６
記載の文章グラフィック処理ビデオテックスインタフェ
ース装置。 - 【請求項９】 前記準備信号はビデオテックス処理手段
の処理速度の遅延により該ビデオテックス処理手段自信
の動作を全て遂行した後、論理“１”信号を出力してシ
ステムマイクロプロセッサが固有の動作を遂行するよう
に構成されたことを特徴とする請求項６記載の文章グラ
フィック処理ビデオテックスインタフェース装置。 - 【請求項１０】 前記システムマイクロプロセッサのリ
セットの信号はビデオテックスの端末機に電源を供給す
る瞬間発生され、ビデオテックス処理手段を初期化させ
ることを特徴とする請求項６記載の文章グラフィック処
理ビデオテックスインタフェース装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993-30535 | 1993-12-29 | ||
| KR1019930030535A KR950020150A (ko) | 1993-12-29 | 1993-12-29 | 마이크로 프로세서를 적용한 비디오텍스 단말기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07274155A true JPH07274155A (ja) | 1995-10-20 |
| JP2860632B2 JP2860632B2 (ja) | 1999-02-24 |
Family
ID=19373543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6324754A Expired - Lifetime JP2860632B2 (ja) | 1993-12-29 | 1994-12-27 | 文章グラフィック処理ビデオテックスインタフェース装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2860632B2 (ja) |
| KR (1) | KR950020150A (ja) |
| CN (1) | CN1115444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274117A (ja) * | 2004-03-22 | 2005-10-06 | Lg Electronics Inc | マルチエアコンの中央制御システム及びその動作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451554B1 (ko) * | 2002-08-30 | 2004-10-08 | 삼성전자주식회사 | 멀티미디어용 시스템온칩 프로세서 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63215187A (ja) * | 1987-03-03 | 1988-09-07 | Fujitsu General Ltd | 受信装置 |
| JPS6419390A (en) * | 1987-07-14 | 1989-01-23 | Kasen Joho Center | Image reproduction |
-
1993
- 1993-12-29 KR KR1019930030535A patent/KR950020150A/ko not_active Withdrawn
-
1994
- 1994-12-27 JP JP6324754A patent/JP2860632B2/ja not_active Expired - Lifetime
- 1994-12-27 CN CN94119222A patent/CN1115444A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63215187A (ja) * | 1987-03-03 | 1988-09-07 | Fujitsu General Ltd | 受信装置 |
| JPS6419390A (en) * | 1987-07-14 | 1989-01-23 | Kasen Joho Center | Image reproduction |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274117A (ja) * | 2004-03-22 | 2005-10-06 | Lg Electronics Inc | マルチエアコンの中央制御システム及びその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2860632B2 (ja) | 1999-02-24 |
| CN1115444A (zh) | 1996-01-24 |
| KR950020150A (ko) | 1995-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4807282A (en) | Programmable P/C compatible communications card | |
| EP0961976B1 (en) | System for partitioning pc chipset functions into logic and port integrated circuits | |
| EP1021756B1 (en) | Direct memory access (dma) transactions on a low pin count bus | |
| US5561772A (en) | Expansion bus system for replicating an internal bus as an external bus with logical interrupts replacing physical interrupt lines | |
| US20050249143A1 (en) | Interface integrated circuit device for a usb connection | |
| US5655142A (en) | High performance derived local bus and computer system employing the same | |
| KR20010024259A (ko) | 핀-총수가 적은 버스 상에서의 메모리 트랜잭션 | |
| US6044412A (en) | Integrated circuit pin sharing method and apparatus for diverse memory devices by multiplexing subsets of pins in accordance with operation modes | |
| KR100228948B1 (ko) | 버스 인터페이스 논리회로 시스템 및 데이타 동기화방법 | |
| US5859649A (en) | Data processing system having display controller with bursting direct memory access | |
| US5537646A (en) | Apparatus initialized for selected device based upon timing, interrupt, and DMA control commands within configuration data passed from processor to transfer data to selected device | |
| US5414814A (en) | I/O interface between VME bus and asynchronous serial data computer | |
| JPS62219052A (ja) | 互換性を与えるための方法および仮想制御器 | |
| US5511229A (en) | Data processing system having a switching network connecting multiple peripheral devices using data paths capable of different data bus widths | |
| JPH07274155A (ja) | 文章グラフィック処理ビデオテックスインタフェース装置 | |
| US4598360A (en) | Read control operations system for a multiple line adapter organization | |
| KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 | |
| EP0961978B1 (en) | Pc chipset interconnection bus | |
| US5218683A (en) | Method and apparatus for concealing the enablement of a device by modifying a status word | |
| US5414831A (en) | Apparatus and method for accessing a plurality of computer devices having a common address | |
| US6442643B1 (en) | System and method for resolving data transfer incompatibilities between PCI and Non-PCI buses | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| US5642408A (en) | Videotex terminal apparatus using an IBM PC XT | |
| EP0473454A2 (en) | Register control for work station interfacing means | |
| JPH04367055A (ja) | マルチ周辺制御装置 |