JPH0727423B2 - 電流供給回路 - Google Patents
電流供給回路Info
- Publication number
- JPH0727423B2 JPH0727423B2 JP61267705A JP26770586A JPH0727423B2 JP H0727423 B2 JPH0727423 B2 JP H0727423B2 JP 61267705 A JP61267705 A JP 61267705A JP 26770586 A JP26770586 A JP 26770586A JP H0727423 B2 JPH0727423 B2 JP H0727423B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は負荷に基準電流に応じた電流を供給する電流
供給回路に関する。
供給回路に関する。
（従来の技術） 従来より電子回路には第５図に示すような電流供給回路
がよく用いられる。この回路は、トランジスタQ1のエミ
ッタ及びベースを共通接続してダイオード構成とし、こ
のトランジスタと複数個（ここでは３個）のトランジス
タQ2,Q3,Q4との各ベースを共通接続してカレントミラー
回路を構成したもので、トランジスタQ1に電流源I0から
の基準電流I refを供給することにより、各トランジス
タQ2〜Q4のコレクタから負荷（複数の負荷回路からな
る）Ｌに所定の出力電流（負荷電流）I out1〜I out3を
供給するものである。各出力電流I out1〜I out3はそれ
ぞれトランジスタQ2〜Q4のエミッタ面積を適宜設定する
ことによって希望の電流値にすることができる。その一
般式は、各トランジスタQ2〜Q4のベース電流を無視し、
Q1とのエミッタ面積比をＮとすると、 I out＝Ｎ・I ref となる。すなわち、基準電流I refと出力電流I outとは
第６図に示すように比例関係にある。
がよく用いられる。この回路は、トランジスタQ1のエミ
ッタ及びベースを共通接続してダイオード構成とし、こ
のトランジスタと複数個（ここでは３個）のトランジス
タQ2,Q3,Q4との各ベースを共通接続してカレントミラー
回路を構成したもので、トランジスタQ1に電流源I0から
の基準電流I refを供給することにより、各トランジス
タQ2〜Q4のコレクタから負荷（複数の負荷回路からな
る）Ｌに所定の出力電流（負荷電流）I out1〜I out3を
供給するものである。各出力電流I out1〜I out3はそれ
ぞれトランジスタQ2〜Q4のエミッタ面積を適宜設定する
ことによって希望の電流値にすることができる。その一
般式は、各トランジスタQ2〜Q4のベース電流を無視し、
Q1とのエミッタ面積比をＮとすると、 I out＝Ｎ・I ref となる。すなわち、基準電流I refと出力電流I outとは
第６図に示すように比例関係にある。
しかしながら、上記のような従来の電流供給回路では、
基準電流と出力電流が比例関係にあるため、基準電流に
ノイズが含まれていると、そのノイズ成分がエミッタ面
積比に応じて増大されて出力電流に現れ、負荷に伝達さ
れることになる。
基準電流と出力電流が比例関係にあるため、基準電流に
ノイズが含まれていると、そのノイズ成分がエミッタ面
積比に応じて増大されて出力電流に現れ、負荷に伝達さ
れることになる。
（発明が解決しようとする問題点） この発明は、従来回路では基準電流にノイズが含まれる
ときそのノイズ成分がエミッタ面積比に応じて増大され
て伝達されるという問題を改善するためになされたもの
で、基準電流に含まれるノイズ成分が出力電流に現れな
いように低減することのできる電流供給回路を提供する
ことを目的とする。
ときそのノイズ成分がエミッタ面積比に応じて増大され
て伝達されるという問題を改善するためになされたもの
で、基準電流に含まれるノイズ成分が出力電流に現れな
いように低減することのできる電流供給回路を提供する
ことを目的とする。
［発明の構成］ （問題点を解決するための手段） この発明に係る電流供給回路は、第１の電流源の出力電
流に応じて負荷に電流を供給するものにおいて、コレク
タ及びベースが共通接続され該接続面が前記基準電流源
の出力端に接続されエミッタが電源に接続される第１の
トランジスタと、ベースが前記第１のトランジスタのベ
ースに接続されエミッタが前記電源に接続される第２の
トランジスタと、前記第１のトランジスタに対して逆極
性でベースが前記第１のトランジスタのベースに接続さ
れコレクタが前記電源に接続される第３のトランジスタ
と、この第３のトランジスタのエミッタに接続される第
２の電流源と、コレクタ及びベースが共通接続され該接
続点が前記第２のトランジスタのコレクタに接続されエ
ミッタが前記第２の電流源に接続され前記第３のトラン
ジスタよりエミッタ面積の大なる第４のトランジスタ
と、ベースが前記第２のトランジスタのコレクタに接続
されコレクタが前記負荷の入力端に接続される第５のト
ランジスタと、一方端が前記第５のトランジスタのエミ
ッタに接続され他方端が前記電源に接続されるエミッタ
抵抗とを具備して構成される。
流に応じて負荷に電流を供給するものにおいて、コレク
タ及びベースが共通接続され該接続面が前記基準電流源
の出力端に接続されエミッタが電源に接続される第１の
トランジスタと、ベースが前記第１のトランジスタのベ
ースに接続されエミッタが前記電源に接続される第２の
トランジスタと、前記第１のトランジスタに対して逆極
性でベースが前記第１のトランジスタのベースに接続さ
れコレクタが前記電源に接続される第３のトランジスタ
と、この第３のトランジスタのエミッタに接続される第
２の電流源と、コレクタ及びベースが共通接続され該接
続点が前記第２のトランジスタのコレクタに接続されエ
ミッタが前記第２の電流源に接続され前記第３のトラン
ジスタよりエミッタ面積の大なる第４のトランジスタ
と、ベースが前記第２のトランジスタのコレクタに接続
されコレクタが前記負荷の入力端に接続される第５のト
ランジスタと、一方端が前記第５のトランジスタのエミ
ッタに接続され他方端が前記電源に接続されるエミッタ
抵抗とを具備して構成される。
（作用） 上記構成によるカレントミラー回路は、第１のカレント
ミラー回路を構成する第１のトランジスタに基準電流を
流して第２のトランジスタから基準電流と同等の電流を
出力させ、第４及び第５のトランジスタのベースに供給
する。一方、基準電流の増減は第３のトランジスタで逆
方向に検出し、第４のトランジスタの出力電流を基準電
流と同方向に増減する。この場合、第１及び第２のトラ
ンジスタのエミッタ電流比と第３及び第４のトランジス
タのエミッタ面積比によって第５のトランジスタに接続
される第２のエミッタ抵抗に係る電圧が決まるので、こ
のエミッタ低抗値を大きくしてその電圧値を大きくとる
ことによって、第５のトランジスタの交流ゲインを小さ
くすることができ、これによって基準電流に含まれるノ
イズの伝送量を低減することができる。
ミラー回路を構成する第１のトランジスタに基準電流を
流して第２のトランジスタから基準電流と同等の電流を
出力させ、第４及び第５のトランジスタのベースに供給
する。一方、基準電流の増減は第３のトランジスタで逆
方向に検出し、第４のトランジスタの出力電流を基準電
流と同方向に増減する。この場合、第１及び第２のトラ
ンジスタのエミッタ電流比と第３及び第４のトランジス
タのエミッタ面積比によって第５のトランジスタに接続
される第２のエミッタ抵抗に係る電圧が決まるので、こ
のエミッタ低抗値を大きくしてその電圧値を大きくとる
ことによって、第５のトランジスタの交流ゲインを小さ
くすることができ、これによって基準電流に含まれるノ
イズの伝送量を低減することができる。
（実施例） 以下、第１図乃至第３図を参照してこの発明の一実施例
を説明する。
を説明する。
第１図はこの発明の基本構成を示すもので、I0は基準電
流源、Ｌは負荷である。Q11,Q12は第１のカレントミラ
ー回路を構成するトランジスタで、Q11はコレクタ及び
ベースが共通接続され、該接続点が前記基準電流源I0に
接続され、エミッタが＋VCC電源に接続される。Q12はベ
ースがQ11のベースに接続され、エミッタが＋VCC電源に
接続される。
流源、Ｌは負荷である。Q11,Q12は第１のカレントミラ
ー回路を構成するトランジスタで、Q11はコレクタ及び
ベースが共通接続され、該接続点が前記基準電流源I0に
接続され、エミッタが＋VCC電源に接続される。Q12はベ
ースがQ11のベースに接続され、エミッタが＋VCC電源に
接続される。
Q13はQ11に対して逆極性であり、Q11と共に第２のカレ
ントミラー回路を構成するトランジスタで、ベースはQ1
1のベースに接続され、コレクタは＋VCC電源に接続さ
れ、エミッタは電流源Iaに接続される。Q14はQ13のＮ倍
のエミッタ面積を有するトランジスタで、ベース及びコ
レクタが共通接続され、該接続点がQ12のコレクタに接
続され、エミッタが電流源Iaに接続される。Q15は負荷
電流I outを出力するトランジスタで、ベースがQ12のコ
レクタに接続され、コレクタが負荷Ｌの入力端に接続さ
れ、エミッタがエミッタ抵抗R1を介して＋VCC電源に接
続される。
ントミラー回路を構成するトランジスタで、ベースはQ1
1のベースに接続され、コレクタは＋VCC電源に接続さ
れ、エミッタは電流源Iaに接続される。Q14はQ13のＮ倍
のエミッタ面積を有するトランジスタで、ベース及びコ
レクタが共通接続され、該接続点がQ12のコレクタに接
続され、エミッタが電流源Iaに接続される。Q15は負荷
電流I outを出力するトランジスタで、ベースがQ12のコ
レクタに接続され、コレクタが負荷Ｌの入力端に接続さ
れ、エミッタがエミッタ抵抗R1を介して＋VCC電源に接
続される。
上記構成において、以下その動作について説明する。
まず、第１のカレントミラー回路を構成するトランジス
タQ11に基準電流I refが流れると、トランジスタQ12か
らI refと同等の電流が出力され、トランジスタQ14,Q15
のベースに供給される。一方、基準電流I refの増減はQ
13の出力電流I1を逆方向に増減する。このため、Q14の
出力電流I2はI1と逆方向に増減され、つまりI refと同
方向に増減される。この場合、トランジスタQ11,Q12の
エミッタ電流比とトランジスタQ13,Q14のエミッタ面積
比によって、トランジスタQ15に接続されるエミッタ抵
抗R1に係る電圧が決まるので、このエミッタ抵抗値を大
きくしてその電圧値を大きくとることによって、Q15の
交流ゲインを小さくすることができ、これによって基準
電流に含まれるノイズの伝送量を低減することができ
る。
タQ11に基準電流I refが流れると、トランジスタQ12か
らI refと同等の電流が出力され、トランジスタQ14,Q15
のベースに供給される。一方、基準電流I refの増減はQ
13の出力電流I1を逆方向に増減する。このため、Q14の
出力電流I2はI1と逆方向に増減され、つまりI refと同
方向に増減される。この場合、トランジスタQ11,Q12の
エミッタ電流比とトランジスタQ13,Q14のエミッタ面積
比によって、トランジスタQ15に接続されるエミッタ抵
抗R1に係る電圧が決まるので、このエミッタ抵抗値を大
きくしてその電圧値を大きくとることによって、Q15の
交流ゲインを小さくすることができ、これによって基準
電流に含まれるノイズの伝送量を低減することができ
る。
すなわち、トランジスタQ15のベースとアースGND間の電
位差をVxとし、Q1nの逆方向飽和電流をI snとすると、 但し で、ｑは電荷、ｋはボルツマン定数、Ｔは絶対温度 と表わされる。Q11,Q15のエミッタ面積が同一であり、Q
14がQ12がＮ倍のエミッタ面積を有するから、I s1＝I s
5,I s4＝Ｎ・I s3として（１）式をまとめると、 となる。（２）式からはI outを代表的にもとめること
はできないので、実際の値を代入して数値的に解く必要
がある。例えば、Ｎ＝25、R2＝１［ｋΩ］としてQ12の
出力電流I1がQ14の出力電流I2の２倍になるように電流
源Iaを調整したときのI ref対I out特性は第２図に示す
ようになる。このような特性を持たせることにより、ト
ランジスタQ15は第２図の曲線の傾きが１以下の範囲で
交流ゲインが小さくなる。
位差をVxとし、Q1nの逆方向飽和電流をI snとすると、 但し で、ｑは電荷、ｋはボルツマン定数、Ｔは絶対温度 と表わされる。Q11,Q15のエミッタ面積が同一であり、Q
14がQ12がＮ倍のエミッタ面積を有するから、I s1＝I s
5,I s4＝Ｎ・I s3として（１）式をまとめると、 となる。（２）式からはI outを代表的にもとめること
はできないので、実際の値を代入して数値的に解く必要
がある。例えば、Ｎ＝25、R2＝１［ｋΩ］としてQ12の
出力電流I1がQ14の出力電流I2の２倍になるように電流
源Iaを調整したときのI ref対I out特性は第２図に示す
ようになる。このような特性を持たせることにより、ト
ランジスタQ15は第２図の曲線の傾きが１以下の範囲で
交流ゲインが小さくなる。
したがって、上記のように構成した電流出力回路は、カ
レントミラー回路の交流ゲインが小さいので、基準電流
I refに含まれるノイズ成分の伝送量を低減することが
できる。
レントミラー回路の交流ゲインが小さいので、基準電流
I refに含まれるノイズ成分の伝送量を低減することが
できる。
第３図は第５図に示した従来回路に第１図の回路を用い
た場合の構成を示すもので、Q12のコレクタ電流及びQ14
のコレクタ電流の合成電流をQ2〜Q4のバイアス電流と
し、Q2〜Q4にそれぞれエミッタ抵抗R2〜R4を接続したも
のである。これによれば、回路の交流ゲインを小さくす
ることができるので、各負荷電流out1〜I out3に現れて
いた基準電流I refに生じたノイズのＮ倍のノイズ成分
を低減することができる。
た場合の構成を示すもので、Q12のコレクタ電流及びQ14
のコレクタ電流の合成電流をQ2〜Q4のバイアス電流と
し、Q2〜Q4にそれぞれエミッタ抵抗R2〜R4を接続したも
のである。これによれば、回路の交流ゲインを小さくす
ることができるので、各負荷電流out1〜I out3に現れて
いた基準電流I refに生じたノイズのＮ倍のノイズ成分
を低減することができる。
尚、この発明は上記実施例に限定されるものではなく、
例えば第４図に示すように第３図の回路を全て逆極性に
して構成してもよい。第４図において第３図の各素子と
対応する素子には同一符号を付して、その説明を省略す
る。
例えば第４図に示すように第３図の回路を全て逆極性に
して構成してもよい。第４図において第３図の各素子と
対応する素子には同一符号を付して、その説明を省略す
る。
［発明の効果］ 以上のようにこの発明によれば、基準電流に含まれるノ
イズ成分が出力電流に現れないように低減することので
きる電流供給回路を提供することができる。
イズ成分が出力電流に現れないように低減することので
きる電流供給回路を提供することができる。
第１図はこの発明に係る電流供給回路の一実施例を示す
基本回路図、第２図は同実施例の基準電流対出力電流特
性の例を示す特性図、第３図及び第４図はこの発明に係
る他の実施例を示す回路図、第５図は従来の電流供給回
路の構成を示す回路図、第６図は従来回路の基準電流対
出力電流特性の例を示す特性図である。 I ref……基準電流源、Ｌ……負荷、Ia……電流源、Q1
〜Q4,Q11〜Q15……トランジスタ、R1〜R4……エミッタ
抵抗。
基本回路図、第２図は同実施例の基準電流対出力電流特
性の例を示す特性図、第３図及び第４図はこの発明に係
る他の実施例を示す回路図、第５図は従来の電流供給回
路の構成を示す回路図、第６図は従来回路の基準電流対
出力電流特性の例を示す特性図である。 I ref……基準電流源、Ｌ……負荷、Ia……電流源、Q1
〜Q4,Q11〜Q15……トランジスタ、R1〜R4……エミッタ
抵抗。
Claims (1)
- 【請求項１】第１の電流源の出力電流に応じて負荷に電
流を供給する電流供給回路において、コレクタ及びベー
スが共通接続され該接続点が前記基準電流源の出力端に
接続されエミッタが電源に接続される第１のトランジス
タと、ベースが前記第１のトランジスタのベースに接続
されエミッタが前記電源に接続される第２のトランジス
タと、前記第１のトランジスタに対して逆極性でベース
が前記第１のトランジスタのベースに接続されコレクタ
が前記電源に接続される第３のトランジスタと、この第
３のトランジスタのエミッタに接続される第２の電流源
と、コレクタ及びベースが共通接続され該接続点が前記
第２のトランジスタのコレクタに接続されエミッタが前
記第２の電流源に接続され前記第３のトランジスタより
エミッタ面積の大なる第４のトランジスタと、ベースが
前記第２のトランジスタのコレクタに接続されコレクタ
が前記負荷の入力端に接続される第５のトランジスタ
と、一方端が前記第５のトランジスタのエミッタに接続
され他方端が前記電源に接続されるエミッタ抵抗とを具
備したことを特徴とする電流供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267705A JPH0727423B2 (ja) | 1986-11-12 | 1986-11-12 | 電流供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267705A JPH0727423B2 (ja) | 1986-11-12 | 1986-11-12 | 電流供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63121912A JPS63121912A (ja) | 1988-05-26 |
| JPH0727423B2 true JPH0727423B2 (ja) | 1995-03-29 |
Family
ID=17448400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61267705A Expired - Lifetime JPH0727423B2 (ja) | 1986-11-12 | 1986-11-12 | 電流供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727423B2 (ja) |
-
1986
- 1986-11-12 JP JP61267705A patent/JPH0727423B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63121912A (ja) | 1988-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| EP0601540A1 (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| JPH0570326B2 (ja) | ||
| US4578633A (en) | Constant current source circuit | |
| JPS6222283B2 (ja) | ||
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US4683416A (en) | Voltage regulator | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0473806B2 (ja) | ||
| US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
| JPH0225561B2 (ja) | ||
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPS6154286B2 (ja) | ||
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0746292B2 (ja) | 電流供給回路 | |
| JP3227620B2 (ja) | バンドギャップ型定電流源回路 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JPH0413692Y2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JP3310033B2 (ja) | 定電圧回路 | |
| JP3066803B2 (ja) | バイアス電源回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0477329B2 (ja) | ||
| JPH0330828B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |