JPH0727683B2

JPH0727683B2 - オ−デイオ信号の雑音低減回路

Info

Publication number: JPH0727683B2
Application number: JP21703784A
Authority: JP
Inventors: 健三赤桐
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-10-16
Filing date: 1984-10-16
Publication date: 1995-03-29
Anticipated expiration: 2010-03-29
Also published as: JPS6194273A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、テープレコーダの可変速再生等に用いて好適
な、時間軸変換を伴うオーデイオ信号の雑音低減回路に
関する。

〔従来の技術〕

テープレコーダの記録内容を短時間で聴取するため、ま
たはそれを文字に書き起こすために、テープを標準走行
速度の例えば２倍または1/2倍の速度で走行させて、記
録された音声を再生させることが行なわれている。この
場合、再生された音声はその周波数が２倍または1/2倍
となつて、原音声より１オクターブ高くまたは低くな
り、聴感上、頗る不自然である。このため、第３図に示
すような時間軸変換回路を用いて、再生音声の高さを原
音声のそれと同じにしていた。以下に、この時間軸変換
回路について説明する。

（10）は時間軸変換回路で、これは周知のように、２個
のメモリ（11）、（12）と２個のスイツチ（13）、（1
4）とから成り、入力信号が一方のメモリ（11）に、書
込みクロツク周波数fwで書込まれると同時に、他方のメ
モリ（12）に書込まれた信号が読出しクロツク周波数fr
で読出される。この書込み、読出しが両メモリ（11）、
（12）で適宜交互に行なわれ、これに同期して両スイツ
チ（13）、（14）が切換えられる。

変換回路（10）の時間軸変換率Ｋは次の（１）式のよう
に表わされる。

Ｋ＝fw/fr ……（１）Ｋ＞１の場合、変換回路（10）は時間軸伸長を行ない、
Ｋ＜１の場合は時間軸圧縮を行なう。

なお、メモリ（11）、（12）としてはデジタルメモリが
用いられるようになつたので、変換回路（10）にはメモ
リ（11）、（12）の前にサンプルホールド回路（15）及
びアナログ／デジタル変換回路（16）が設けられ、変速
再生テープレコーダ（1V）からのアナログ音声信号がデ
ジタル化されてメモリ（11）、（12）に書込まれる。メ
モリ（11）、（12）から読出されたデジタル信号はデジ
タル／アナログ変換回路（17）によつてアナログ音声信
号に変換される。

この場合、サンプリングによるスペクトラムの折返し
（aliasing）を避けるために、変換回路（10）の前後に
夫々低域フイルタ（２）、（３）が接続される。

一方、テープレコーダ等の信号伝送系において発生する
雑音や歪を軽減するために、種々の方式の雑音低減回路
が知られている。

次に、第４図を参照しながら、本出願人の既提案に係わ
る雑音低減回路（特開昭56−107648号）について説明す
る。

第４図において、入力端子（４）からの音声信号は、プ
リエンフアシス回路（21）及び圧縮器（22）において、
高域増強及びレベル圧縮等のエンコード処理を受けた
後、標準テープ走行速度のテープレコーダ（1S）の記録
系に供給される。また、テープレコーダ（1S）の再生信
号は、伸長器（32）及びデエンフアシス回路（31）にお
いて、レベル伸長及び高域減衰等のデコード処理を受け
る。

圧縮器（22）は電圧制御増幅器（以下VCAという）（2
3）、加重用エンフアシス回路（24）及び検波回路（2
5）から成り、VCA（23）の出力信号が加重回路（24）を
介して検波回路（25）に供給され、検波回路（25）の出
力直流電圧が制御電圧Vc₂₃としてVCA（23）に供給され
る。

伸長器（32）はVCA（33）、加重用エンフアシス回路（3
4）及び検波器（35）から成り、VCA（33）の入力信号が
加重回路（34）を介して検波回路（35）に供給され、検
波回路（35）の出力直流電圧が制御電圧Vc₃₃としてVCA
（33）に供給される。

圧縮器（22）のVCA（23）は、その利得G₂₃と制御電圧Vc
₂₃とが次の（２）式を満足するように構成される。但
し、ａは定数である。

G₂₃＝a/Vc₂₃ ……（２）また、加重用プリエンフアシス回路（24）を短絡した場
合、VCA（23）の入力、出力をｘ、ｙとして、 Vc₂₃＝by ……（３）が成立するので（但し、ｂは定数である）、両式から
ｘ、ｙの関係はのように表わされる。

伸長器（32）のVCA（33）は、その利得G₃₃と制御電圧Vc
₃₃とが次の（５）式の関係を満足するように構成され
る。

G₃₃＝Vc₃₃/a ……（５）また、加重用プリエンフアシス回路（34）を短絡した場
合、VCA（33）の入力、出力をｙ、ｚとして、 Vc₃₃＝by ……（６）が成立するので、両式からｙ、ｚの関係はのように表わされる。

また、（４）、（７）両式から、圧縮器（22）の入力信
号ｘと伸長器（32）の出力信号ｚとが等しいことが判
る。なお、プリエンフアシス回路（21）及びデエンフア
シス回路（31）並びに圧縮器（22）及び伸長器（32）の
特性は互に相補関係にあり、それらの時定数は等しい。

上述のように、圧縮器（22）及び伸長器（32）の加重用
プリエンフアシス回路（24）及び（34）を短絡した場
合、雑音低減回路の最大出力レベル（MOL）は、デエン
フアシス回路（31）があるために、周波数が高くなるに
従つて減少する。雑音低減回路の実効スペクトル帯域幅
は信号レベルが高くなるに従つて減少し、いわゆるノイ
ズモジユレーシヨン等の聴感上好ましくない現象が生じ
る。

圧縮器（22）、伸長器（32）の加重用プリエンフアシス
回路（24）、（34）は高周波数領域におけるMOLの低下
を防止するためのものであつて、その特性を適宜設定す
ることによつて、雑音低減回路の性能を向上させること
ができる。

〔発明が解決しようとする問題点〕

第３図に示したような、時間軸変換を伴う信号伝送系の
雑音や歪を軽減するために、単に、第４図に示したよう
な雑音低減回路によつてエンコード及びデコードを行つ
ても、エンコード側の入力信号とデコード側の出力信号
のピツチが異なるため、出力信号が入力信号と一致せ
ず、即ちトラツカビリテイ（trackability）がとれず、
雑音低減回路は良好に作用しないという問題があつた。

かゝる点に鑑み、本発明の目的は、時間軸変換を伴う信
号伝送系においても、入出力信号のトラツカビリテイを
とつて、良好な雑音低減効果を有する雑音低減回路を提
供することにある。

〔問題を解決するための手段〕

本発明は、オーディオ信号がプリエンファシス回路（2
1）及び圧縮器（22）に供給されて、プリエンファシス
処理及びダイナミックレンジ圧縮処理を受けたオーディ
オ信号が時間軸変換回路（10）に供給されて、その時間
軸がＫ倍となるように時間軸変換され、その時間軸変換
回路（10）の出力信号が伸長器（42）及びデエンファシ
ス回路（41）に供給されてダイナミックレンジ伸長処理
及びデエンファシス処理を受けるオーディオ信号の雑音
低減回路において、デエンファシス回路（41）の時定数
を、プリエンファシス回路（21）の時定数のＫ倍に設定
するようにしたオーディオ信号の雑音低減回路である。

〔作用〕

かゝる本発明によれば、時間軸変換を伴う信号伝送系の
雑音低減処理においても、出力信号と入力信号とを充分
一致させることができる。

〔実施例〕

以下、第１図を参照しながら、本発明によるオーデイオ
信号の雑音低減回路の一実施例について説明する。

第１図に本発明の一実施例の構成を示す。この第１図に
おいて、第３図及び第４図に対応する部分には同一の符
号を付して重複説明を省略する。

第１図において、（41）及び（42）はデエンフアシス回
路及び伸長器であつて、デエンフアシス回路（41）の時
定数τ₄₁は、時間軸変換回路（10）の変換率をＫとし
て、プリエンフアシス回路（21）の時定数τ₂₁に対し
て、次の（８）式を満足するように設定される。

τ₄₁＝Ｋτ₂₁ ……（８）伸長器（42）は、第４図に示した伸長器（32）と同様の
構成であるので、対応する部分には１位の数字を同じく
する符号を付して詳細説明を省略する。但し、加重用の
プリエンフアシス回路（44）の時定数τ₄₄は、圧縮器
（22）の加重用プリエンフアシス回路（24）の時定数τ
₂₄に対して、次の（９）式を満足するように設定され
る。

τ₄₄＝Ｋτ₂₄ ……（９）なお、（６）、（７）は入力端子、出力端子である。

かゝる構成によれば、デコード側のデエンフアシス回路
（41）及び伸長器（42）の加重用プリエンフアシス回路
（44）の時定数τ₄₁、τ₄₂が、時間軸変換回路（10）の
変換比Ｋと同率で変換されるので、伸長器（42）の時間
軸変換された入力信号と両時定数τ₄₁、τ₄₄との時間的
相対関係がエンコーダ側の入力信号と両プリエンフアシ
ス回路（21）、（24）の時定数τ₂₁、τ₂₄との時間的相
対関係と一致する。従つて、伸長器（42）の検波器（4
5）の出力電圧は、伸長器（42）の特性が圧縮器（22）
の特性の逆関数となるようにVCA（43）を制御して、端
子（７）に現れるデコード側の出力信号はエンコーダ側
の入力信号に対して充分にトラツカビリテイがとれたも
のとなり、良好な雑音低減効果が得られる。

なお、本実施例は、圧縮器（22）、伸長器（42）が独立
しているため、テープレコーダによる録音と変速再生の
ように、エンコードとデコードが異なる時点で行なわれ
るような場合にも好適である。

第１図に示した実施例にスクランブルされた信号が入力
される場合は、時間軸変換回路（10）のA/D変換器（1
5）とスイツチ（13）との間にデスクランブル回路を挿
入すればよい（第３図参照）。

この場合、雑音低減回路のアタツクタイム、リカバリタ
イムはスクランブルセグメント長、例えば67msecに対し
て充分短かく、例えば1msec、10msecに設定されること
が望ましい。従つて、検波器（25）、（45）としては、
例えば本出願人によつて提案されたレベル検出回路（特
開昭57−164609号）が好適である。スイツチング雑音を
軽減するために、スイツチ（14）に代えてクロスフエー
ド回路を用いることもできる。また、アタックタイム、
リカバリタイムにつていも、時間軸変換率Ｋに比例した
ように設定することにより、信号飽絡線に関してトラッ
カビリティが保証されるので、望ましいシステムとな
る。

次に、第２図を参照しながら、本発明によるオーデイオ
信号の雑音低減回路の他の実施例について説明する。

第２図に本発明の他の実施例の構成を示す。この第２図
において、第１図、第３図及び第４図に対応する部分に
は同一の符号を付して重複説明を省略する。

第２図において、（46）は伸長器であつて、VCA（43）
と遅延線（47）から成り、遅延線（47）を介して圧縮器
（22）のVCA（23）の制御電圧が伸長器（46）のVCA（4
3）に供給される。遅延線（47）は時間軸変換回路（1
0）における時間遅れを補償する。

本実施例の作用効果は前述の第１図の実施例と同様であ
つて、変速テープレコーダ（1V）の再生信号を時間軸変
換するような、雑音低減回路のエンコード、デコードが
同時点で行なわれる場合において、第１図の実施例より
も簡単な構成で入力信号及び出力信号のトラツカビリテ
イをとることができて、良好な雑音低減効果が得られ
る。

〔発明の効果〕

以上詳述のように、本発明によれば、オーディオ信号が
プリエンファシス回路及び圧縮器に供給されて、プリエ
ンファシス処理及びダイナミックレンジ圧縮処理を受け
たオーディオ信号が時間軸変換回路に供給されて、その
時間軸がＫ倍となるように時間軸変換され、その時間軸
変換回路の出力信号が伸長器及びデエンファシス回路に
供給されてダイナミックレンジ伸長処理及びデエンファ
シス処理を受けるオーディオ信号の雑音低減回路におい
て、デエンファシス回路の時定数を、上記プリエンファ
シス回路の時定数のＫ倍に設定するようにしたので、出
力信号と入力信号とを十分一致させることができ、即
ち、トラツカビリテイがとれて、良好な雑音低減効果を
有する雑音低減回路を得ることができる。

【図面の簡単な説明】

第１図は本発明によるオーデイオ信号の雑音低減回路の
一実施例を示すブロツク図、第２図は本発明の他の実施
例を示すブロツク図、第３図は本発明の説明に供するブ
ロツク図、第４図は従来の雑音低減回路の構成例を示す
ブロツク図である。（10）は時間軸変換回路、（21）はプリエンフアシス回
路、（22）は圧縮器、（31），（41）はデエンフアシス
回路、（32），（42），（46）は伸張器である。

Claims

【特許請求の範囲】

【請求項１】オーディオ信号がプリエンファシス回路及
び圧縮器に供給されて、プリエンファシス処理及びダイ
ナミックレンジ圧縮処理を受けたオーディオ信号が時間
軸変換回路に供給されて、その時間軸がＫ倍となるよう
に時間軸変換され、該時間軸変換回路の出力信号が伸長
器及びデエンファシス回路に供給されてダイナミックレ
ンジ伸長処理及びデエンファシス処理を受けるオーディ
オ信号の雑音低減回路において、上記デエンファシス回路の時定数を、上記プリエンファ
シス回路の時定数のＫ倍に設定するようにしたことを特
徴とするオーディオ信号の雑音低減回路。