JPH0727691B2 - Ｐｃｍ信号記録再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPCM信号の記録再生装置に係り、特に回転ヘッ
ド形PCMレコーダに好適な記録再生装置に関する。

〔従来の技術〕

PCM信号の記録再生装置としては、特開昭58−224415に
記載のような回転ヘッド形PCM信号記録再生装置があ
る。回転ヘッド形PCMレコーダでは、記録密度を高くす
ることができ、カセットを小さくできるという特長があ
る。しかし、回転ヘッドが必要なため、装置全体の小形
化には問題がある。

〔発明が解決しようとする問題点〕

装置全体の小形化のためには、回転ヘッドの小形化が必
要である。この回転ヘッドの小形化は、テープの巻付角
を大きくすれば実現できる。例えば、回転ヘッドの直径
を半分にした場合には、テープの巻付角を２倍にすれば
トラック長が同じになり、テープ上の記録パターンを同
じにすることができる。しかし、この場合には記録再生
のタイミングが異なってしまうため、専用の記録再生装
置を用いる必要があった。

本発明の目的は、回転ヘッドの小形化に容易に対応でき
るPCM信号記録再生装置を実現することにある。

〔問題点を解決するための手段〕

上記目的は、記録再生タイミングを制御する記録再生エ
リア生成回路の動作クロックをテープの巻付角に反比例
させ、かつ、各トラックの先頭でセットすることにより
達成される。

〔作用〕

記録エリア生成回路は、動作クロックを変化させること
によりエリアの幅が変化する。また、各トラックの先頭
でセットすることによりエリアの周期は一定となり、回
転ヘッドの直径及び巻付角の変化に対応することができ
る。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

第１図は、本発明のPCM信号記録再生装置の構成であ
る。１は磁気テープ,2は回転ヘッド,3はシリンダの位置
を検出するためのタック信号検出ヘッド,4はキャプスタ
ン,5は記録制御用の切換回路,6は記録アンプ,7は記録信
号を生成する変調回路,8は再生アンプ,9は再生ヘッドの
切換を行なう切換回路,10はヘッド再生信号からディジ
タル信号を再生するデータストローブ回路,11はデータ
ストローブ回路10で再生されたディジタル信号よりPCM
信号を復調する復調回路,12は変調回路７及び復調回路1
1の動作を制御するエリア信号を生成するエリア生成回
路,13は切換回路９及びエリア生成回路12を制御するヘ
ッド切換信号を生成するヘッド切換信号生成回路,14は
タック信号検出ヘッド３の出力よりタック信号を生成す
るタック検出回路,15はシリンダサーボ回路,16はキャプ
スタンサーボ回路,17,24は動作クロックを発生する発振
器,18はバスライン,19はPCM信号を記憶しておく記憶回
路,20は再生時の誤り訂正及び記録時の誤り訂正符号の
生成を行なう誤り訂正回路,21はA/D変換器,22はD/A変換
器,23はPCM信号の入出力を制御するタイミング信号の生
成回路である。

まず、再生時の動作について説明する。

再生時には、回転ヘッド２によりテープ１上に記録され
ている信号が再生される。回転ヘッド２には、180゜間
隔で２個のヘッドが取付けられており、交互に再生を行
なう。それぞれのヘッドの出力は再生アンプ８で増幅さ
れた後に切換回路９に入力される。切換回路９では、ヘ
ッド切換信号生成回路13によって生成されたヘッド切換
信号により再生を行なっているヘッドの出力を選択す
る。切換回路９の出力は、データストローブ回路10でデ
ィジタル信号に変換された後に復調回路11でPCM信号に
復調する。復調されたPCM信号は、バスライン18を介し
て記憶回路19に記憶される。そして、誤り訂正回路20で
誤り訂正を行なった後にD/A変換器22に入力され、アナ
ログ信号に変換されて出力端子29より出力される。タイ
ミング生成回路23は、発振器24より出力されるクロック
により、誤り訂正回路20,D/A変換器22等の制御を行なう
タイミング信号を生成する。また、シリンダサーボ回路
15におけるサーボの基準信号の生成も行なう。発振器24
の発振周波数は、PCM信号のサンプリング周波数の整数
倍，例えばサンプリング周波数の512倍が用いられる。
シリンダサーボ回路15では、タイミング生成回路23より
出力される基準信号とタック検出回路14より出力される
タック信号の位相が一定になるように回転ヘッド２の回
転を制御する。また、キャプスタンサーボ回路16では、
再生信号中のトラッキング信号を検出し、ヘッドが記録
トラックの中心を走査するようにキャプスタン４による
テープの送り速度の制御を行なう。

第２図は、復調回路11及びエリア生成回路12の構成であ
る。30はデータストローブ回路10より出力されたディジ
タル信号をワード単位のデータに変換するデータ変換回
路,31はデータ中の同期信号を検出する同期信号検出回
路,32は同期信号より各部の制御を行なうタイミング信
号を生成するタイミング生成回路,33はPCM信号のレジス
タ,34は制御コードのレジスタ,35はアドレスデータのレ
ジスタ,36は制御コード及びアドレスデータに付加され
ているパリティのチェックを行なうパリティチェック回
路,37はパリティのチェック結果及び同期信号検出結
果，アドレス検出結果よりデータが正しく再生されたか
どうかを判断するパリティ判断回路,38はPCM信号の記録
回路への書込みを制御する書込み制御回路,39は記録再
生の位置を決定するためのカウンタ,40は再生信号より
検出されたアドレスデータ，ヘッド切換信号及びトラッ
キング信号によりカウンタ39のセットを行なうカウンタ
制御回路,41はカウンタ39の出力よりエリア信号を生成
するデコード回路である。

第３図のタイミングチャートに従って復調回路11の動作
を説明する。

50は１トラックの再生信号の一例を示している。59はPC
M信号が記録されている領域,60はタイムコード，曲番等
のサブコードが記録されている領域,61はトラッキング
信号の記録領域,62はマージン領域である。59,60はブロ
ックに分割されて記録されており、例えば、PCM信号記
録領域59は128ブロック，サブコード記録領域60はそれ
ぞれ８ブロックで構成されている。51は１ブロックの構
成を示したものである。１区画が１ワードを示してお
り、例えば、１ワードは８ビットで構成されている。63
はブロックの先頭を示す同期信号,64はPCM信号のサンプ
リング周波数等記録データの内容を示す制御コード,65
はブロックアドレス,66は制御コード64及びブロックア
ドレス65に付加されたパリティ,67はPCM信号またはサブ
コードデータである。なお、PCM信号またはサブコード
に付加されている誤り訂正符号もこの領域に記録されて
いる。以下の説明では、PCM信号，サブコードデータ及
び誤り訂正符号を総称してPCM信号と呼ぶ。ブロックア
ドレス65は、例えば８ビットで構成されており、PCM信
号記録領域59は０〜127とし、サブコード記録領域60は1
28〜135,136〜143とする。パリティ66は、例えば偶数パ
リティが用いられる。したがって、データが正しく再生
された場合には、制御コード64,ブロックアドレス65及
びパリティ66を加えた結果が０となる。52は同期信号検
出信号,53は制御コードレジスタ34のクロック,54はアド
レスレジスタ35のクロック,55はパリティチェック回路3
6のクロック,56はPCM信号レジスタ33のクロック,57はカ
ウンタ39のクロック,58は書込み制御回路38の出力であ
る。

入力端子42は、データストローブ回路10より出力された
ディタルデータ及びディジタルデータに同期した再生ク
ロックの入力である。入力されたディジタルデータは、
データ変換回路30及び同期信号検出回路31に入力され
る。同期信号検出回路31では、同期信号63を検出し、同
期信号検出信号52を出力する。データ変換回路30では、
同期信号検出信号52を基準としてデータの変換を行な
う。また、タイミング生成回路32では、同期信号検出信
号52を基準として各クロックを生成する。タイミング生
成回路32の動作クロックは、データが再生されている領
域では再生クロックを用い、それ以外の領域では入力端
子44より入力される発振器17の出力を用いる。発振器17
では、再生クロックと同一周波数のクロックを発振して
いる。入力端子25は、記録再生の切換信号の入力端子で
ある。

データ変換回路30の出力は、レジスタ33,34,35及びパリ
ティチェック回路36に入力される。PCM信号レジスタ33
では、クロック56によってPCM信号をラッチし、出力端
子47よりバスライン18に出力する。制御コードレジスタ
34は、クロック53によって制御コードをラッチし、パリ
ティ判断回路37の判断結果と共に出力端子27より出力す
る。アドレスレジスタ35では、クロック54によってブロ
ックアドレスをラッチする。パリティチェック回路36で
は、クロック55によって制御コード64,ブロックアドレ
ス65及びパリティ66の加算を行なう。パリティ判断回路
37では、以下の条件が全て満足された時に再生データが
正しいと判断する。

（１） 同期信号が検出されている。

（２） パリティチェック回路36における加算結果が０
である。

（３） 再生ブロックアドレスが後述するエリアと一致
している。すなわち、ブロックアドレス値をADRとする
と、PCM信号記録領域では０≦ADR≦127,サブコード記録
領域の前半では128≦ADR≦135,後半では136≦ADR≦143
である。

このように、パリティチェック結果、同期信号の検出情
報及びブロックアドレスチェック結果によってデータが
正しく再生されたかどうかを判断することにより、パリ
ティチェック結果のみによって判断する場合に比べて誤
検出の発生する確率を低減することができる。

書込み制御回路38は、PCM信号の記憶回路19への書込み
タイミングの制御を行なう。すなわち、58に示すように
PCM信号の再生位置で１となる書込み制御信号を生成
し、出力端子48より記憶回路19に出力する。記憶回路19
では、書込み制御信号58が１の時のみPCM信号の書込み
を行なう。

第４図及び第５図のタイミングチャートに従ってエリア
生成回路12の動作を説明する。

第４図はテープの巻付角が90゜の時のタイミングチャー
トである。68はタイミング生成回路23より出力されるシ
リンダサーボの基準信号,69はタック検出信号である。
シリンダサーボ回路15では、基準信号68の立下りとタッ
ク検出信号69の立下りが一定位相差になるように制御を
行なう。70はヘッド切換信号生成回路によって生成され
たヘッド切換信号であり、デューティは50％になってい
る。切換回路９では、ヘッド切換信号70が０の時にＡヘ
ッドを選択し、１の時にＢヘッドを選択する。71はトラ
ッキング信号の位置を示すトラッキング信号検出信号,7
2は記録再生位置を示すエリア信号,73はPCM信号の記録
再生位置を示すエリア信号,74はサブコードの前半と後
半を判別するためのエリア信号である。エリア信号72〜
74は、カウンタ39の出力をデコード回路41でデコードし
て生成している。

カウンタ制御回路40は、復調回路11で検出されたブロッ
クアドレス，入力端子45により入力されたヘッド切換信
号70及び入力端子46より入力されたトラッキング信号検
出信号71によりカウンタ39に所定値をセットし、エリア
が正しく生成されるようにする。カウンタ39のセット
は、以下の条件で行なわれる。

（１） ヘッド切換信号70の両エッジでセットする。

（２） トラッキング信号検出信号71の立下りエッジで
セットする。

（３） パリティ判断回路37で再生データが正しいと判
断された時、再生ブロックアドレスを用いてセットす
る。

第５図は、回転ヘッドの直径を1/2にし、テープの巻付
角を180゜にした時のタイミングチャートである。この
場合も同一の回転数で再生可能であるが、１トラックの
再生時間が２倍になり、データの再生周波数が1/2とな
る。したがってデータストローブ回路10の動作周波数及
び発振器17の発振周波数を1/2にすれば、第４図のタイ
ミングがそのまま２倍となり、再生信号50とエリア信号
72〜74が一致する。一方、信号の再生されない区間につ
いては、第４図のタイミングをそのまま２倍にすると２
倍になってしまうが、ヘッド切換信号70の両エッジを用
いてトラックの先頭でカウンタ39のセットを行なってい
るため、デコード回路40のデコードを変更しなくても正
しい間隔でエリア信号を発生させることができる。

次に、記録時の動作について説明する。

記録時には、入力端子28より入力されたアナログ信号
が、A/D変換器21によってPCM信号に変換された後に記憶
回路19に記憶される。そして、誤り訂正回路20で誤り訂
正符号の付加を行なった後に変調回路７に入力される。
変調回路７で記録信号に変換され、記録アンプ６を介し
て磁気テープ１に記録する。切換回路５は、入力端子25
より入力される記録再生切換信号により、記録時にONす
るように制御される。また、記録再生切換信号は、タイ
ミング生成回路23及び32の制御も行なう。

第６図は変調回路の構成である。75はPCM信号レジスタ,
76は制御コードレジスタ,77はブロックアドレスレジス
タ,78はパリティ生成回路,79,99は切換回路,80はトラッ
キング信号生成回路,81はデータ変換回路30の逆の処理
を行なうデータ変換回路,82は同期信号生成回路であ
る。

本実施例では、タイミング生成回路32及びエリア生成回
路12は記録と再生で兼用している。タイミング生成回路
32は、記録時には発振器17より出力されるクロックで動
作する。

第７図のタイミングチャートに従って変調回路７の動作
を説明する。88,91は記録信号であり、第３図の50,51と
同じ構成となっている。89,90,98は切換回路99の制御信
号であり、89はデータ変換回路81の出力の選択信号,90
はトラッキング信号生成回路80の出力の選択信号,98は
同期信号生成回路82の出力の選択信号である。92は記録
時のカウンタ39のカウントクロックであり、制御コード
レジスタ76及びアドレスレジスタ77のラッチクロックと
しても用いられる。93はPCM信号レジスタ75のラッチク
ロックである。94〜97は切換回路79の制御信号であり、
94はPCM信号レジスタ75の出力の選択信号,95は制御コー
ドレジスタ76の出力の選択信号,96はアドレスレジスタ7
7の出力の選択信号,78はパリティ生成回路78の出力の選
択信号である。89,90はエリア生成回路12で生成されエ
リア生成回路12の出力端子49より出力されて、入力端子
86より入力される。92〜98は復調回路11のタイミング生
成回路32で生成され、復調回路11の出力端子43より出力
されて、入力端子85より入力される。

記憶回路19に記憶されているPCM信号67は、バスライン1
8を介して入力端子83より入力され、PCM信号レジスタで
ラッチされる。制御コード64は、入力端子26より入力さ
れて制御コードレジスタ76でラッチされる。また、ブロ
ックアドレス65は、エリア生成回路で生成され、入力端
子86より入力されてアドレスレジスタ77にラッチされ
る。パリティ生成回路78では、制御コード64及びブロッ
クアドレス65よりパリティ66の生成を行なう。そして、
切換回路79で上記信号の選択を行ない、第７図91に示す
ような１ブロックの記録信号を生成する。切換回路79の
出力は、データ変換回路81で変換が行なわれた後に、切
換回路99で同期信号63及びトラッキング信号61の付加が
行なわれて、出力端子87より記録アンプ６に出力され
る。

記録時においても、回転ヘッドの直径を小さくし、テー
プの巻付角を大きくした時の記録信号のタイミングは第
４図，第５図のタイミングと同様であり、発振器17の発
振周波数を変化させるのみで対応することができる。

以上述べたように、エリア生成回路を回転ヘッドの1/2
回転に１回トラックの先頭でセットすることにより、回
転ヘッドの直径を小さくし、テープの巻付角を大きくし
た時にも、動作クロックを回転ヘッドの直径に比例して
変化させるのみで対応できる。

なお、本実施例では回転ヘッドの直径を1/2にした場合
について述べたが、他の割合で変化させた場合も同様に
対応できる。また、直径を大きくした場合も同様であ
る。

〔発明の効果〕

本発明によれば、回転ヘッドの直径の異なる装置におい
ても、動作クロックの変更のみで、回路を変更すること
なく対応することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のPCM信号記録再生装置のブ
ロック図、第２図は復調回路及びエリア生成回路のブロ
ック図、第３図は復調回路のタイミングチャート図、第
４図はエリア生成回路のタイミングチャート図、第５図
はエリア生成回路の他のタイミングチャート図、第６図
は変調回路のブロック図、第７図は変調回路のタイミン
グチャート図である。 ７……変調回路 11……復調回路 12……エリア生成回路 13……ヘッド切換信号生成回路 14……タック検出回路 15……シリンダサーボ回路 16……キャプスタンサーボ回路 17,24……発振器 19……記憶回路 20……誤り訂正回路 21……A/D変換器 22……D/A変換器 23……タイミング生成回路 30,81……データ変換回路 31……同期信号検出回路 32……タイミング生成回路 33,75……PCM信号レジスタ 34,76……制御コードレジスタ 35,77……アドレスレジスタ 36……パリティチェック回路 37……パリティ判断回路 38……書込み制御回路 39……カウンタ 40……カウンタ制御回路 41……デコード回路 78……パリティ生成回路 79,99……切換回路 80……トラッキング信号生成回路 82……同期信号生成回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】２個の対向したヘッドにより磁気テープ上
   に記録または再生を行なう回転ヘッドと、記録信号の生
   成を行なう変調回路と、再生信号の復調を行なう復調回
   路と、上記変調回路または復調回路における信号の記録
   または再生の位置を決めるエリア信号を生成するエリア
   生成回路を有するPCM信号記録再生装置において、上記
   回転ヘッドの1/2回転毎に上記エリア生成回路のセット
   を行なう制御回路を設けたことを特徴とするPCM信号記
   録再生装置。
2. 【請求項２】特許請求の範囲第１項記載のPCM信号記録
   再生装置において、上記回転ヘッドと同期したデューテ
   ィ50％の信号を生成し、その立上りエッジ及び立下りエ
   ッジで上記エリア生成回路のセットを行なうことを特徴
   とするPCM信号記録再生装置。