JPH0728006B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH0728006B2 JPH0728006B2 JP62040718A JP4071887A JPH0728006B2 JP H0728006 B2 JPH0728006 B2 JP H0728006B2 JP 62040718 A JP62040718 A JP 62040718A JP 4071887 A JP4071887 A JP 4071887A JP H0728006 B2 JPH0728006 B2 JP H0728006B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- circuit
- functional block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ゲートアレイやセミカスタムIC等のように機
能ブロック（ある機能を実行するひとかたまりの回路の
ことである。これは、設計、特性の評価が充分なされた
後、セル（またはマクロ）ライブラリーに登録してあ
る。）を用いて回路構成がされる半導体集積回路に関
し、特にそのテストのための構造に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a functional block (a group of circuits that perform a certain function, such as a gate array and a semi-custom IC. The present invention relates to a semiconductor integrated circuit whose circuit configuration is made by using a cell (or macro) library which has been sufficiently evaluated, and particularly to a structure for the test.
第３図に、機能ブロックを用いた従来の半導体集積回路
（以下、半導体集積回路をLSIと記す）の回路構成の一
例を示す。このLSI1は複数の機能ブロック２を組み合わ
せることによって構成され、通常信号用入力端子３から
通常信号を入力、通常信号が出力端子13から出力され
る。各機能ブロック２の前段には通常信号の入力とテス
ト用端子４からのテスト信号とを切換えるテスト用回路
14が挿入されている。FIG. 3 shows an example of a circuit configuration of a conventional semiconductor integrated circuit (hereinafter, the semiconductor integrated circuit is referred to as an LSI) using functional blocks. This LSI 1 is configured by combining a plurality of functional blocks 2, and receives a normal signal from a normal signal input terminal 3 and outputs a normal signal from an output terminal 13. A test circuit for switching the input of the normal signal and the test signal from the test terminal 4 is provided in the preceding stage of each functional block 2.
14 has been inserted.
上述した従来のLSIでは、機能ブロック２のテストはテ
スト用端子４からテスト用信号を直接入力することによ
り行えるので、その前段での動作状態にかかわらず直接
テストでできるのでテスト時間を短縮できる。しかしな
がら、各機能ブロック毎にその前段に別の回路ブロック
としてのテスト用回路を設けているので、組み合せる回
路ブロックの数が多くなり、回路の設計が非常に複雑に
なり、LSI開発設計に長期間を要するという欠点があ
る。In the conventional LSI described above, the test of the functional block 2 can be performed by directly inputting the test signal from the test terminal 4, so that the test can be performed directly regardless of the operation state in the preceding stage, so the test time can be shortened. However, since a test circuit as a separate circuit block is provided in the preceding stage for each functional block, the number of circuit blocks to be combined increases and the circuit design becomes very complicated, which makes the LSI development design long. The drawback is that it takes a long time.
本発明によれば、単位となる回路機能毎にあらかじめ設
計された機能ブロックを用いて設計される半導体集積回
路において、各機能ブロックは、通常信号を入力する第
１の端子と、テスト用信号を入力する第２の端子と、前
記第１の端子に入力される通常信号と前記第２の端子に
入力されるテスト用信号とを入力選択用信号により切り
換えて前記単位回路の入力に入力する入力切換回路とを
有し、さらに、前記テスト用信号が印加されるテスト信
号入力端子と、このテスト信号入力端子と各機能ブロッ
クの前記第２の端子とを共通に接続する配線とを設けて
なることを特徴とする半導体集積回路を得る。According to the present invention, in a semiconductor integrated circuit designed by using a functional block designed in advance for each circuit function as a unit, each functional block has a first terminal for inputting a normal signal and a test signal. An input for switching between a second terminal for input, a normal signal input to the first terminal, and a test signal input to the second terminal according to an input selection signal and inputting to the input of the unit circuit. A switching circuit, and a test signal input terminal to which the test signal is applied, and a wiring for commonly connecting the test signal input terminal and the second terminal of each functional block. A semiconductor integrated circuit characterized by the above is obtained.
次に、本発明を図面を参照してより詳細に説明する。 The present invention will now be described in more detail with reference to the drawings.
本発明の一実施例として、機能ブロック２を４個有し
て、これら機能ブロック２を使用して回路が構成された
半導体集積回路を第１図に示す。この機能ブロック２に
はその入・出力部にそれぞれ入力切換回路５と出力切換
回路６とを有している。テスト時には各機能ブロック２
はテスト用入力端子４からのテスト信号を受けたのであ
るが、このテスト信号を受ける機能ブロック２の選出
は、機能ブロック選択用データ入力端子８から、機能ブ
ロック選択用データ信号を入力して、この選択用データ
信号を機能ブロック入力選択用デコーダ９でデコードし
て行う。たとえば、通常信号による通常動作をさせると
きには、機能ブロック入力選択用デコーダ出力端子11の
出力信号、および機能ブロック出力選択用デコーダ出力
端子12の出力信号がすべて高レベル“H"を取るような入
力信号を機能ブロック選択用データ入力端子８に入力す
ればよい。第１図の左上の機能ブロック２を選択すると
きには、機能ブロック入力選択用デコーダ出力端子11-1
の出力信号がローレベル“L"を、機能ブロック出力選択
用デコーダ出力端子12-1の出力信号がローレベル“L"
を、また機能ブロック出力選択用デコーダ出力端子12-2
の出力信号がローレベル“L"を取るような入力信号を機
能ブロック選択用デコーダ入力端子８に入力すればよ
い。As one embodiment of the present invention, FIG. 1 shows a semiconductor integrated circuit having four functional blocks 2 and a circuit configured by using these functional blocks 2. The functional block 2 has an input switching circuit 5 and an output switching circuit 6 at its input and output portions, respectively. Each functional block 2 during testing
Received the test signal from the test input terminal 4, and the selection of the functional block 2 receiving the test signal is performed by inputting the functional block selection data signal from the functional block selection data input terminal 8 This selection data signal is decoded by the functional block input selection decoder 9. For example, when the normal operation is performed by the normal signal, the output signal of the functional block input selection decoder output terminal 11 and the functional block output selection decoder output terminal 12 all take the high level "H". May be input to the functional block selection data input terminal 8. When selecting the functional block 2 at the upper left of FIG. 1, when selecting the functional block input selection decoder output terminal 11-1
Output signal is low level "L", and the output signal of the functional block output selection decoder output terminal 12-1 is low level "L"
Also, the decoder output terminal for function block output selection 12-2
It suffices to input an input signal to the decoder block input terminal 8 for selecting a functional block so that the output signal of the low level "L".
以上述べたように、機能ブロック入力選択用デコーダ９
で機能ブロック内部の入力切換回路５を、機能ブロック
出力選択用デコーダ10で機能ブロックの出力切換回路６
を制御している。As described above, the functional block input selection decoder 9
And the input switching circuit 5 in the functional block, and the functional block output selection decoder 10 in the functional block output switching circuit 6
Are in control.
従来、第１図のような回路には、４個の入力切換回路と
４個の出力切換回路とを、４個の機能ブロックの外に必
要とし、これら12個の回路ブロックを所定の設計手順で
組み合せていたので、多くの設計手順を必要としたが、
本発明によれば、各機能ブロック２の内部に入力切換回
路と出力切換回路とを有しているので、４つの機能ブロ
ックを所定の設計手順で組み合せれば良く、設計手順が
短かくて済む。Conventionally, a circuit as shown in FIG. 1 requires four input switching circuits and four output switching circuits in addition to four functional blocks, and these twelve circuit blocks are designed according to a predetermined design procedure. It required a lot of design steps because it was combined with
According to the present invention, since each functional block 2 has an input switching circuit and an output switching circuit inside, it is sufficient to combine four functional blocks in a predetermined design procedure, which makes the design procedure short. .
第２図は、本発明による他の実施例で、機能ブロック
２′の内部に入力切換回路のみを有している半導体集積
回路である。FIG. 2 shows another embodiment according to the present invention, which is a semiconductor integrated circuit having only an input switching circuit inside a functional block 2 '.
テスト用入力端子４から入力するテスト信号と内部回路
もしくは信号入力端子から受ける通常信号とは機能ブロ
ック２′の内部の入力段の入力切換回路５によりブロッ
クセレクト端子７から入力される制御信号によって切り
換えられる。所定の機能ブロック２′のテストを行なう
ときは、ブロックセレクト端子７にハイレベル“H"の信
号を入力することにより可能となる。The test signal input from the test input terminal 4 and the normal signal received from the internal circuit or the signal input terminal are switched by the input switching circuit 5 in the input stage of the functional block 2'by the control signal input from the block select terminal 7. To be The predetermined functional block 2'can be tested by inputting a high level "H" signal to the block select terminal 7.
この機能ブロック２′がある回路から次の回路へのイン
ターフェースとして機能する場合には、この機能ブロッ
ク２′の外部に簡単な選択回路を付加するだけで、イン
ターフェースに何の影響を与えずに機能ブロック２′の
テストを行うことができる。When this function block 2'functions as an interface from one circuit to the next circuit, simply by adding a simple selection circuit to the outside of this function block 2 ', the function does not affect the interface. The test of block 2'can be performed.
本実施例によっても、機能ブロックの内部入力段に入力
切換回路５をあらかじめ含んでいるので、回路設計の際
組み合せる回路ブロックの数が少なくて済むことによる
設計手順の簡易化の効果がある。Also in this embodiment, since the input switching circuit 5 is included in the internal input stage of the functional block in advance, there is an effect of simplifying the design procedure by reducing the number of circuit blocks to be combined in the circuit design.
以上説明したように、本発明は、LSIで使用される特定
の機能ブロックをテスト可能にすることを目的として、
機能ブロックの内部に通常信号とテスト用信号とを切り
換えることができる入力切換回路を設けることにより次
の効果を持つ。As described above, the present invention aims to enable testing of a specific functional block used in an LSI,
By providing an input switching circuit capable of switching between a normal signal and a test signal inside the functional block, the following effects can be obtained.
すなわち、機能ブロックのテストを行なうためのテスト
入力切換回路を機能ブロック内に有しているので回路設
計の簡易化が可能になり、開発期間の短縮が著しく向上
するというものである。That is, the test input switching circuit for testing the functional block is provided in the functional block, so that the circuit design can be simplified and the shortening of the development period is significantly improved.
第１図は本発明の一実施例による半導体集積回路のブロ
ック図、第２図は本発明の他の実施例による半導体集積
回路のブロック図、第３図は従来の半導体集積回路のブ
ロック図である。 １……半導体集積回路、2,2′……機能ブロック、３…
…通常信号用入力端子、４……テスト信号入力端子、5,
5′……入力切換回路、６……出力切換回路、７……ブ
ロックセレクト端子、８……機能ブロック選択用データ
入力端子、９……機能ブロック入力選択用デコーダ、10
……機能ブロック出力選択用デコーダ、11……機能ブロ
ック入力選択用デコーダ出力端子、12-1〜12-4……機能
ブロック出力選択用デコーダ出力端子、13……出力端
子、14……機能ブロック外部の入力切換回路、15……ク
ロックドバッファ、16……テスト用兼通常信号出力端、
17……機能ブロック選択用端子。1 is a block diagram of a semiconductor integrated circuit according to an embodiment of the present invention, FIG. 2 is a block diagram of a semiconductor integrated circuit according to another embodiment of the present invention, and FIG. 3 is a block diagram of a conventional semiconductor integrated circuit. is there. 1 ... Semiconductor integrated circuit, 2,2 '... Function block, 3 ...
… Normal signal input terminal, 4 …… Test signal input terminal, 5,
5 '... input switching circuit, 6 ... output switching circuit, 7 ... block select terminal, 8 ... functional block selection data input terminal, 9 ... functional block input selection decoder, 10
…… Function block output selection decoder, 11 …… Function block input selection decoder output terminal, 12-1 to 12-4 …… Function block output selection decoder output terminal, 13 …… Output terminal, 14 …… Function block External input switching circuit, 15 …… Clocked buffer, 16 …… Test and normal signal output terminal,
17 …… Functional block selection terminal.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/118 8122−4Ｍ Ｈ０１Ｌ 21/82 Ｍ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 21/822 27/118 8122-4M H01L 21/82 M
Claims (2)
ブロックを組み合わせてなる半導体集積回路において、
前記複数の機能ブロックの各々は、通常信号を入力する
第１の端子と、テスト用信号を入力する第２の端子と、
前記第１の端子に入力される通常信号と前記第２の端子
に入力されるテスト用信号とを入力選択用信号により切
り換えて前記単位回路の入力に入力する入力切換回路と
を有し、さらに、前記テスト用信号が印加されるテスト
信号入力端子と、このテスト信号入力端子と各機能ブロ
ックの前記第２の端子とを共通に接続する配線とを設け
てなることを特徴とする半導体集積回路。1. A semiconductor integrated circuit comprising a combination of a plurality of functional blocks which are divided into unit circuits.
Each of the plurality of functional blocks includes a first terminal for inputting a normal signal and a second terminal for inputting a test signal.
An input switching circuit for switching between a normal signal input to the first terminal and a test signal input to the second terminal by an input selection signal and inputting the input to the input of the unit circuit; A semiconductor integrated circuit comprising: a test signal input terminal to which the test signal is applied; and a wiring commonly connecting the test signal input terminal and the second terminal of each functional block. .
クの内部に、出力選択用信号により、前記単位回路の出
力信号を前記半導体集積回路の出力端子に選択的に出力
する出力切換回路を有することを特徴とする特許請求の
範囲第１項記載の半導体集積回路。2. An output switching circuit for selectively outputting an output signal of the unit circuit to an output terminal of the semiconductor integrated circuit in response to an output selection signal, inside the functional block having the input switching circuit. The semiconductor integrated circuit according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040718A JPH0728006B2 (en) | 1987-02-23 | 1987-02-23 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040718A JPH0728006B2 (en) | 1987-02-23 | 1987-02-23 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63207167A JPS63207167A (en) | 1988-08-26 |
| JPH0728006B2 true JPH0728006B2 (en) | 1995-03-29 |
Family
ID=12588376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62040718A Expired - Fee Related JPH0728006B2 (en) | 1987-02-23 | 1987-02-23 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728006B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022356A (en) * | 1983-07-19 | 1985-02-04 | Nec Corp | Large scale integrated circuit |
| JPS6120348A (en) * | 1984-07-06 | 1986-01-29 | Hitachi Ltd | LSI assembly |
| JPH0769399B2 (en) * | 1985-03-29 | 1995-07-31 | 株式会社東芝 | LSI test method |
-
1987
- 1987-02-23 JP JP62040718A patent/JPH0728006B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63207167A (en) | 1988-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412260A (en) | Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device | |
| US5481471A (en) | Mixed signal integrated circuit architecture and test methodology | |
| US5347181A (en) | Interface control logic for embedding a microprocessor in a gate array | |
| RU2191396C2 (en) | Testing high-impedance mode for jtag | |
| US5416919A (en) | Semiconductor integrated circuit with functional blocks capable of being individually tested externally | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| JP2906073B2 (en) | LSI including DC test circuit | |
| US5948114A (en) | Integrated circuit binary data output interface for multiplexed output of internal binary information elements from input/output pads | |
| US6463562B1 (en) | Semiconductor device including macros and its testing method | |
| US4910734A (en) | Intergrated circuit having testing function circuit and control circuit therefor | |
| JP2778443B2 (en) | Optimization method of scan path test circuit | |
| JPH0728006B2 (en) | Semiconductor integrated circuit | |
| JP3094983B2 (en) | System logic test circuit and test method | |
| JP2601792B2 (en) | Large-scale integrated circuit device | |
| JPS60142282A (en) | semiconductor integrated circuit | |
| JP3278594B2 (en) | Test method for semiconductor integrated circuit | |
| JP2709334B2 (en) | Semiconductor integrated circuit | |
| JP2575895B2 (en) | Control signal switching device for integrated circuits | |
| JPH0561708A (en) | Semiconductor integrator | |
| JPH0361873A (en) | Testing circuit for integrated circuit element | |
| JP2533207B2 (en) | Output device for semiconductor integrated circuit | |
| JP2586541B2 (en) | Counter test circuit | |
| JPH0536904A (en) | Semiconductor integrated circuit | |
| JPH0770571B2 (en) | Semiconductor integrated circuit device | |
| JPH07120535A (en) | Logic circuit diagnostic method and LSI circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |