JPH0728006B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0728006B2 JPH0728006B2 JP62040718A JP4071887A JPH0728006B2 JP H0728006 B2 JPH0728006 B2 JP H0728006B2 JP 62040718 A JP62040718 A JP 62040718A JP 4071887 A JP4071887 A JP 4071887A JP H0728006 B2 JPH0728006 B2 JP H0728006B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- circuit
- functional block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ゲートアレイやセミカスタムIC等のように機
能ブロック（ある機能を実行するひとかたまりの回路の
ことである。これは、設計、特性の評価が充分なされた
後、セル（またはマクロ）ライブラリーに登録してあ
る。）を用いて回路構成がされる半導体集積回路に関
し、特にそのテストのための構造に関するものである。
能ブロック（ある機能を実行するひとかたまりの回路の
ことである。これは、設計、特性の評価が充分なされた
後、セル（またはマクロ）ライブラリーに登録してあ
る。）を用いて回路構成がされる半導体集積回路に関
し、特にそのテストのための構造に関するものである。
第３図に、機能ブロックを用いた従来の半導体集積回路
（以下、半導体集積回路をLSIと記す）の回路構成の一
例を示す。このLSI1は複数の機能ブロック２を組み合わ
せることによって構成され、通常信号用入力端子３から
通常信号を入力、通常信号が出力端子13から出力され
る。各機能ブロック２の前段には通常信号の入力とテス
ト用端子４からのテスト信号とを切換えるテスト用回路
14が挿入されている。
（以下、半導体集積回路をLSIと記す）の回路構成の一
例を示す。このLSI1は複数の機能ブロック２を組み合わ
せることによって構成され、通常信号用入力端子３から
通常信号を入力、通常信号が出力端子13から出力され
る。各機能ブロック２の前段には通常信号の入力とテス
ト用端子４からのテスト信号とを切換えるテスト用回路
14が挿入されている。
上述した従来のLSIでは、機能ブロック２のテストはテ
スト用端子４からテスト用信号を直接入力することによ
り行えるので、その前段での動作状態にかかわらず直接
テストでできるのでテスト時間を短縮できる。しかしな
がら、各機能ブロック毎にその前段に別の回路ブロック
としてのテスト用回路を設けているので、組み合せる回
路ブロックの数が多くなり、回路の設計が非常に複雑に
なり、LSI開発設計に長期間を要するという欠点があ
る。
スト用端子４からテスト用信号を直接入力することによ
り行えるので、その前段での動作状態にかかわらず直接
テストでできるのでテスト時間を短縮できる。しかしな
がら、各機能ブロック毎にその前段に別の回路ブロック
としてのテスト用回路を設けているので、組み合せる回
路ブロックの数が多くなり、回路の設計が非常に複雑に
なり、LSI開発設計に長期間を要するという欠点があ
る。
本発明によれば、単位となる回路機能毎にあらかじめ設
計された機能ブロックを用いて設計される半導体集積回
路において、各機能ブロックは、通常信号を入力する第
１の端子と、テスト用信号を入力する第２の端子と、前
記第１の端子に入力される通常信号と前記第２の端子に
入力されるテスト用信号とを入力選択用信号により切り
換えて前記単位回路の入力に入力する入力切換回路とを
有し、さらに、前記テスト用信号が印加されるテスト信
号入力端子と、このテスト信号入力端子と各機能ブロッ
クの前記第２の端子とを共通に接続する配線とを設けて
なることを特徴とする半導体集積回路を得る。
計された機能ブロックを用いて設計される半導体集積回
路において、各機能ブロックは、通常信号を入力する第
１の端子と、テスト用信号を入力する第２の端子と、前
記第１の端子に入力される通常信号と前記第２の端子に
入力されるテスト用信号とを入力選択用信号により切り
換えて前記単位回路の入力に入力する入力切換回路とを
有し、さらに、前記テスト用信号が印加されるテスト信
号入力端子と、このテスト信号入力端子と各機能ブロッ
クの前記第２の端子とを共通に接続する配線とを設けて
なることを特徴とする半導体集積回路を得る。
次に、本発明を図面を参照してより詳細に説明する。
本発明の一実施例として、機能ブロック２を４個有し
て、これら機能ブロック２を使用して回路が構成された
半導体集積回路を第１図に示す。この機能ブロック２に
はその入・出力部にそれぞれ入力切換回路５と出力切換
回路６とを有している。テスト時には各機能ブロック２
はテスト用入力端子４からのテスト信号を受けたのであ
るが、このテスト信号を受ける機能ブロック２の選出
は、機能ブロック選択用データ入力端子８から、機能ブ
ロック選択用データ信号を入力して、この選択用データ
信号を機能ブロック入力選択用デコーダ９でデコードし
て行う。たとえば、通常信号による通常動作をさせると
きには、機能ブロック入力選択用デコーダ出力端子11の
出力信号、および機能ブロック出力選択用デコーダ出力
端子12の出力信号がすべて高レベル“H"を取るような入
力信号を機能ブロック選択用データ入力端子８に入力す
ればよい。第１図の左上の機能ブロック２を選択すると
きには、機能ブロック入力選択用デコーダ出力端子11-1
の出力信号がローレベル“L"を、機能ブロック出力選択
用デコーダ出力端子12-1の出力信号がローレベル“L"
を、また機能ブロック出力選択用デコーダ出力端子12-2
の出力信号がローレベル“L"を取るような入力信号を機
能ブロック選択用デコーダ入力端子８に入力すればよ
い。
て、これら機能ブロック２を使用して回路が構成された
半導体集積回路を第１図に示す。この機能ブロック２に
はその入・出力部にそれぞれ入力切換回路５と出力切換
回路６とを有している。テスト時には各機能ブロック２
はテスト用入力端子４からのテスト信号を受けたのであ
るが、このテスト信号を受ける機能ブロック２の選出
は、機能ブロック選択用データ入力端子８から、機能ブ
ロック選択用データ信号を入力して、この選択用データ
信号を機能ブロック入力選択用デコーダ９でデコードし
て行う。たとえば、通常信号による通常動作をさせると
きには、機能ブロック入力選択用デコーダ出力端子11の
出力信号、および機能ブロック出力選択用デコーダ出力
端子12の出力信号がすべて高レベル“H"を取るような入
力信号を機能ブロック選択用データ入力端子８に入力す
ればよい。第１図の左上の機能ブロック２を選択すると
きには、機能ブロック入力選択用デコーダ出力端子11-1
の出力信号がローレベル“L"を、機能ブロック出力選択
用デコーダ出力端子12-1の出力信号がローレベル“L"
を、また機能ブロック出力選択用デコーダ出力端子12-2
の出力信号がローレベル“L"を取るような入力信号を機
能ブロック選択用デコーダ入力端子８に入力すればよ
い。
以上述べたように、機能ブロック入力選択用デコーダ９
で機能ブロック内部の入力切換回路５を、機能ブロック
出力選択用デコーダ10で機能ブロックの出力切換回路６
を制御している。
で機能ブロック内部の入力切換回路５を、機能ブロック
出力選択用デコーダ10で機能ブロックの出力切換回路６
を制御している。
従来、第１図のような回路には、４個の入力切換回路と
４個の出力切換回路とを、４個の機能ブロックの外に必
要とし、これら12個の回路ブロックを所定の設計手順で
組み合せていたので、多くの設計手順を必要としたが、
本発明によれば、各機能ブロック２の内部に入力切換回
路と出力切換回路とを有しているので、４つの機能ブロ
ックを所定の設計手順で組み合せれば良く、設計手順が
短かくて済む。
４個の出力切換回路とを、４個の機能ブロックの外に必
要とし、これら12個の回路ブロックを所定の設計手順で
組み合せていたので、多くの設計手順を必要としたが、
本発明によれば、各機能ブロック２の内部に入力切換回
路と出力切換回路とを有しているので、４つの機能ブロ
ックを所定の設計手順で組み合せれば良く、設計手順が
短かくて済む。
第２図は、本発明による他の実施例で、機能ブロック
２′の内部に入力切換回路のみを有している半導体集積
回路である。
２′の内部に入力切換回路のみを有している半導体集積
回路である。
テスト用入力端子４から入力するテスト信号と内部回路
もしくは信号入力端子から受ける通常信号とは機能ブロ
ック２′の内部の入力段の入力切換回路５によりブロッ
クセレクト端子７から入力される制御信号によって切り
換えられる。所定の機能ブロック２′のテストを行なう
ときは、ブロックセレクト端子７にハイレベル“H"の信
号を入力することにより可能となる。
もしくは信号入力端子から受ける通常信号とは機能ブロ
ック２′の内部の入力段の入力切換回路５によりブロッ
クセレクト端子７から入力される制御信号によって切り
換えられる。所定の機能ブロック２′のテストを行なう
ときは、ブロックセレクト端子７にハイレベル“H"の信
号を入力することにより可能となる。
この機能ブロック２′がある回路から次の回路へのイン
ターフェースとして機能する場合には、この機能ブロッ
ク２′の外部に簡単な選択回路を付加するだけで、イン
ターフェースに何の影響を与えずに機能ブロック２′の
テストを行うことができる。
ターフェースとして機能する場合には、この機能ブロッ
ク２′の外部に簡単な選択回路を付加するだけで、イン
ターフェースに何の影響を与えずに機能ブロック２′の
テストを行うことができる。
本実施例によっても、機能ブロックの内部入力段に入力
切換回路５をあらかじめ含んでいるので、回路設計の際
組み合せる回路ブロックの数が少なくて済むことによる
設計手順の簡易化の効果がある。
切換回路５をあらかじめ含んでいるので、回路設計の際
組み合せる回路ブロックの数が少なくて済むことによる
設計手順の簡易化の効果がある。
以上説明したように、本発明は、LSIで使用される特定
の機能ブロックをテスト可能にすることを目的として、
機能ブロックの内部に通常信号とテスト用信号とを切り
換えることができる入力切換回路を設けることにより次
の効果を持つ。
の機能ブロックをテスト可能にすることを目的として、
機能ブロックの内部に通常信号とテスト用信号とを切り
換えることができる入力切換回路を設けることにより次
の効果を持つ。
すなわち、機能ブロックのテストを行なうためのテスト
入力切換回路を機能ブロック内に有しているので回路設
計の簡易化が可能になり、開発期間の短縮が著しく向上
するというものである。
入力切換回路を機能ブロック内に有しているので回路設
計の簡易化が可能になり、開発期間の短縮が著しく向上
するというものである。
第１図は本発明の一実施例による半導体集積回路のブロ
ック図、第２図は本発明の他の実施例による半導体集積
回路のブロック図、第３図は従来の半導体集積回路のブ
ロック図である。 １……半導体集積回路、2,2′……機能ブロック、３…
…通常信号用入力端子、４……テスト信号入力端子、5,
5′……入力切換回路、６……出力切換回路、７……ブ
ロックセレクト端子、８……機能ブロック選択用データ
入力端子、９……機能ブロック入力選択用デコーダ、10
……機能ブロック出力選択用デコーダ、11……機能ブロ
ック入力選択用デコーダ出力端子、12-1〜12-4……機能
ブロック出力選択用デコーダ出力端子、13……出力端
子、14……機能ブロック外部の入力切換回路、15……ク
ロックドバッファ、16……テスト用兼通常信号出力端、
17……機能ブロック選択用端子。
ック図、第２図は本発明の他の実施例による半導体集積
回路のブロック図、第３図は従来の半導体集積回路のブ
ロック図である。 １……半導体集積回路、2,2′……機能ブロック、３…
…通常信号用入力端子、４……テスト信号入力端子、5,
5′……入力切換回路、６……出力切換回路、７……ブ
ロックセレクト端子、８……機能ブロック選択用データ
入力端子、９……機能ブロック入力選択用デコーダ、10
……機能ブロック出力選択用デコーダ、11……機能ブロ
ック入力選択用デコーダ出力端子、12-1〜12-4……機能
ブロック出力選択用デコーダ出力端子、13……出力端
子、14……機能ブロック外部の入力切換回路、15……ク
ロックドバッファ、16……テスト用兼通常信号出力端、
17……機能ブロック選択用端子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/118 8122−4Ｍ Ｈ０１Ｌ 21/82 Ｍ
Claims (2)
- 【請求項１】単位回路毎にブロック化された複数の機能
ブロックを組み合わせてなる半導体集積回路において、
前記複数の機能ブロックの各々は、通常信号を入力する
第１の端子と、テスト用信号を入力する第２の端子と、
前記第１の端子に入力される通常信号と前記第２の端子
に入力されるテスト用信号とを入力選択用信号により切
り換えて前記単位回路の入力に入力する入力切換回路と
を有し、さらに、前記テスト用信号が印加されるテスト
信号入力端子と、このテスト信号入力端子と各機能ブロ
ックの前記第２の端子とを共通に接続する配線とを設け
てなることを特徴とする半導体集積回路。 - 【請求項２】前記入力切換回路を有する前記機能ブロッ
クの内部に、出力選択用信号により、前記単位回路の出
力信号を前記半導体集積回路の出力端子に選択的に出力
する出力切換回路を有することを特徴とする特許請求の
範囲第１項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040718A JPH0728006B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040718A JPH0728006B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63207167A JPS63207167A (ja) | 1988-08-26 |
| JPH0728006B2 true JPH0728006B2 (ja) | 1995-03-29 |
Family
ID=12588376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62040718A Expired - Fee Related JPH0728006B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728006B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022356A (ja) * | 1983-07-19 | 1985-02-04 | Nec Corp | 大規模集積回路 |
| JPS6120348A (ja) * | 1984-07-06 | 1986-01-29 | Hitachi Ltd | Ｌｓｉ集合体 |
| JPH0769399B2 (ja) * | 1985-03-29 | 1995-07-31 | 株式会社東芝 | Ｌｓｉテスト方式 |
-
1987
- 1987-02-23 JP JP62040718A patent/JPH0728006B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63207167A (ja) | 1988-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412260A (en) | Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device | |
| US5481471A (en) | Mixed signal integrated circuit architecture and test methodology | |
| US5347181A (en) | Interface control logic for embedding a microprocessor in a gate array | |
| RU2191396C2 (ru) | Тестовый режим высокого импеданса для jtag | |
| US5416919A (en) | Semiconductor integrated circuit with functional blocks capable of being individually tested externally | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| JP2906073B2 (ja) | Ｄｃテスト用回路を含むｌｓｉ | |
| US5948114A (en) | Integrated circuit binary data output interface for multiplexed output of internal binary information elements from input/output pads | |
| US6463562B1 (en) | Semiconductor device including macros and its testing method | |
| US4910734A (en) | Intergrated circuit having testing function circuit and control circuit therefor | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| JPH0728006B2 (ja) | 半導体集積回路 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JP2601792B2 (ja) | 大規模集積回路装置 | |
| JPS60142282A (ja) | 半導体集積回路 | |
| JP3278594B2 (ja) | 半導体集積回路のテスト方法 | |
| JP2709334B2 (ja) | 半導体集積回路 | |
| JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
| JPH0561708A (ja) | 半導体集積装置 | |
| JPH0361873A (ja) | 集積回路素子のテスト回路 | |
| JP2533207B2 (ja) | 半導体集積回路の出力装置 | |
| JP2586541B2 (ja) | カウンタのテスト回路 | |
| JPH0536904A (ja) | 半導体集積回路 | |
| JPH0770571B2 (ja) | 半導体集積回路装置 | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |