JPH0728031B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH0728031B2 JPH0728031B2 JP1032430A JP3243089A JPH0728031B2 JP H0728031 B2 JPH0728031 B2 JP H0728031B2 JP 1032430 A JP1032430 A JP 1032430A JP 3243089 A JP3243089 A JP 3243089A JP H0728031 B2 JPH0728031 B2 JP H0728031B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- region
- transfer device
- conductivity type
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
- H10D62/378—Contact regions to the substrate regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/386—Substrate regions of field-effect devices of charge-coupled devices
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電荷転送装置に関し、特に、電荷転送効率を
向上させた電荷転送装置に関する。
向上させた電荷転送装置に関する。
［従来の技術］ 従来から、電荷転送装置は、信号電荷を半導体基板内あ
るいは基板表面を順次転送するアナグロシフトレジスタ
動作を行う素子として知られており、遅延線やイメージ
センサなどの用途に広く採用されている。
るいは基板表面を順次転送するアナグロシフトレジスタ
動作を行う素子として知られており、遅延線やイメージ
センサなどの用途に広く採用されている。
この種従来の電荷転送装置を第５図（ａ）〜（ｃ）を用
いて説明する。第５図（ａ）は、従来の電荷転送装置の
出力部の平面図であり、第５図（ｂ）は、そのVb-Vb線
断面図、第５図（ｃ）は、第５図（ｂ）の断面に沿った
ポテンシャル図である。第５図（ａ）、（ｂ）におい
て、Ｎ型半導体基板10上には、Ｐ型ウェル領域11が設け
られ、このウェル領域11内には、Ｐ型チャネルストッパ
15に囲まれて、Ｎ型電荷転送領域12、フローティングデ
ィフュージョン16およびドレイン領域17が形成されてい
る。Ｎ型電荷転送領域12の所定の個所には、Ｐ型拡散層
14が形成されている。半導体基板上には、絶縁酸化膜13
を介して転送パルスφ1、φ2が印加される転送電極18、
一定ゲート電圧OGが印加されている出力ゲート19および
一定周期毎にフローティングディフュージョン16の電位
を、一定電位電源VDDに接続されたドレイン領域17の電
位にリセットするためのリセット電極20が配置されてい
る。
いて説明する。第５図（ａ）は、従来の電荷転送装置の
出力部の平面図であり、第５図（ｂ）は、そのVb-Vb線
断面図、第５図（ｃ）は、第５図（ｂ）の断面に沿った
ポテンシャル図である。第５図（ａ）、（ｂ）におい
て、Ｎ型半導体基板10上には、Ｐ型ウェル領域11が設け
られ、このウェル領域11内には、Ｐ型チャネルストッパ
15に囲まれて、Ｎ型電荷転送領域12、フローティングデ
ィフュージョン16およびドレイン領域17が形成されてい
る。Ｎ型電荷転送領域12の所定の個所には、Ｐ型拡散層
14が形成されている。半導体基板上には、絶縁酸化膜13
を介して転送パルスφ1、φ2が印加される転送電極18、
一定ゲート電圧OGが印加されている出力ゲート19および
一定周期毎にフローティングディフュージョン16の電位
を、一定電位電源VDDに接続されたドレイン領域17の電
位にリセットするためのリセット電極20が配置されてい
る。
この図面において図示は省略されているが、実際にはＮ
型電荷転送領域12は、図の右側に長く延在しており、ま
た、その上には多数の転送電極18が延在している。この
転送電極18に転送パルスφ1、φ2を印加することによ
り、信号電荷はこの電荷転送領域12内を順次転送され、
最終転送電極18a下を通過した後、第５図（ｃ）に示す
ように出力ゲート19下を通過してフローティングディフ
ュージョン16へ流入し、この領域の電位を変化させる。
この電位変化はソースフォロアアンプ21によって検出さ
れ、出力VOUTとしてとり出される。
型電荷転送領域12は、図の右側に長く延在しており、ま
た、その上には多数の転送電極18が延在している。この
転送電極18に転送パルスφ1、φ2を印加することによ
り、信号電荷はこの電荷転送領域12内を順次転送され、
最終転送電極18a下を通過した後、第５図（ｃ）に示す
ように出力ゲート19下を通過してフローティングディフ
ュージョン16へ流入し、この領域の電位を変化させる。
この電位変化はソースフォロアアンプ21によって検出さ
れ、出力VOUTとしてとり出される。
ところで、この電荷転送装置においては、電荷転送領域
の幅は、出力部付近を除いて一定の値Ｗとなされている
が、電荷転送領域の最終部においては、最終転送電極18
a下からフローティングディフュージョン16にかけて次
第に狭くなされている。このように電荷転送領域の幅を
しぼり込むのは、信号電荷QSIGによるフローティングデ
ィフュージョン16の電位変化VSIGが、 VSIG＝QSIG/CFD （但し、CFDはフローティングディフュージョンに関す
る全容量） で与えられるので、フローティングディフュージョン16
の面積を狭くして、電圧／電荷変換ゲインを高めるため
である。
の幅は、出力部付近を除いて一定の値Ｗとなされている
が、電荷転送領域の最終部においては、最終転送電極18
a下からフローティングディフュージョン16にかけて次
第に狭くなされている。このように電荷転送領域の幅を
しぼり込むのは、信号電荷QSIGによるフローティングデ
ィフュージョン16の電位変化VSIGが、 VSIG＝QSIG/CFD （但し、CFDはフローティングディフュージョンに関す
る全容量） で与えられるので、フローティングディフュージョン16
の面積を狭くして、電圧／電荷変換ゲインを高めるため
である。
［発明が解決しようとする問題点］ 上述した従来の埋込みチャネル型電荷転送装置にあって
は、電荷転送領域のチャネル幅Ｗの減少に伴い、ポテン
シャルが浅くなるいわゆるナローチャネル効果があらわ
れる。このため、チャネル幅が狭くなる最終転送電極18
a下の電荷転送領域においては、ポテンシャルバリアが
あらわれ、その結果、この個所でとりのこし電荷ΔＱが
発生し、電荷転送装置の転送効率が低下する。逆に、十
分な転送効率を得ようとして、チャネル幅をせばめない
で、チャネル幅Ｗをそのままフローティングディフュー
ジョンの幅とすると、今度は電圧／電荷変換ゲインが低
下してしまう。そこで、従来の装置にあっては、転送効
率とゲインとの間で妥協をする必要が生じ、十分な特性
の電荷転送装置を得ることはできなかった。
は、電荷転送領域のチャネル幅Ｗの減少に伴い、ポテン
シャルが浅くなるいわゆるナローチャネル効果があらわ
れる。このため、チャネル幅が狭くなる最終転送電極18
a下の電荷転送領域においては、ポテンシャルバリアが
あらわれ、その結果、この個所でとりのこし電荷ΔＱが
発生し、電荷転送装置の転送効率が低下する。逆に、十
分な転送効率を得ようとして、チャネル幅をせばめない
で、チャネル幅Ｗをそのままフローティングディフュー
ジョンの幅とすると、今度は電圧／電荷変換ゲインが低
下してしまう。そこで、従来の装置にあっては、転送効
率とゲインとの間で妥協をする必要が生じ、十分な特性
の電荷転送装置を得ることはできなかった。
よって、本発明の目的とするところは、電荷転送装置の
電圧／電荷変換ゲインを低下せしめることなく、その電
荷転送効率を向上させることである。
電圧／電荷変換ゲインを低下せしめることなく、その電
荷転送効率を向上させることである。
［問題点を解決するための手段］ 本発明の電荷転送装置は、Ｎ型半導体基板上のＰ型ウェ
ル領域内にＮ型電荷転送領域を有する埋込みチャネル型
のものであって、出力部近くの電荷転送領域の幅が電荷
転送方向に向かって狭くなされている部分の直下のウェ
ル領域の不純物濃度は、電荷転送方向に向かって漸減し
ている。
ル領域内にＮ型電荷転送領域を有する埋込みチャネル型
のものであって、出力部近くの電荷転送領域の幅が電荷
転送方向に向かって狭くなされている部分の直下のウェ
ル領域の不純物濃度は、電荷転送方向に向かって漸減し
ている。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）は、本発明の一実施例を示す平面図、第１
図（ｂ）は、第１図（ａ）のIb-Ib線断面図であり、第
１図（ｃ）は、その断面に沿ったチャネル部分のポテン
シャル図である。そして、第２図（ａ）、（ｂ）および
（ｃ）は、それぞれ、第１図（ａ）のIIa-IIa線、IIb-I
Ib線およびIIc-IIc線断面図である。これらの図におい
て、第５図（ａ）、（ｂ）の部分と同等の部分に関して
は同一の参照番号が付されている。
図（ｂ）は、第１図（ａ）のIb-Ib線断面図であり、第
１図（ｃ）は、その断面に沿ったチャネル部分のポテン
シャル図である。そして、第２図（ａ）、（ｂ）および
（ｃ）は、それぞれ、第１図（ａ）のIIa-IIa線、IIb-I
Ib線およびIIc-IIc線断面図である。これらの図におい
て、第５図（ａ）、（ｂ）の部分と同等の部分に関して
は同一の参照番号が付されている。
この実施例において第５図（ａ）、（ｂ）に示した従来
例と異なる点は、電荷転送領域の中心部に沿って、すな
わち、第１図（ｂ）の断面に沿って、Ｐ型ウェル領域11
の深さが電荷転送方向に向かって次第に浅くなっている
点であって、この部分において、ウェル領域の不純物濃
度も電荷転送方向に向かって漸減している。第２図
（ｂ）、（ｃ）に示されるように、この部分のＰ型ウェ
ル領域のＰ型不純物は、領域12の左右から横方向拡散に
よって導入されたものである。そのため、結果的に、こ
の部分のウェル領域の深さは、不純物濃度が低くなるに
つれ次第に浅くなっている。
例と異なる点は、電荷転送領域の中心部に沿って、すな
わち、第１図（ｂ）の断面に沿って、Ｐ型ウェル領域11
の深さが電荷転送方向に向かって次第に浅くなっている
点であって、この部分において、ウェル領域の不純物濃
度も電荷転送方向に向かって漸減している。第２図
（ｂ）、（ｃ）に示されるように、この部分のＰ型ウェ
ル領域のＰ型不純物は、領域12の左右から横方向拡散に
よって導入されたものである。そのため、結果的に、こ
の部分のウェル領域の深さは、不純物濃度が低くなるに
つれ次第に浅くなっている。
第３図に、第２図（ａ）、（ｂ）および（ｃ）のIIIa-I
IIa線、IIIb-IIIb線およびIIIc-IIIc線断面図における
ポテンシャル図を示す。同図に示すように、ウェル領域
の不純物濃度が低下するにつれ空乏層のウェル領域への
伸びは増大し、ポテンシャルv1、v2、v3は次第に深くな
る。その結果、第１図（ｃ）に示すように、ナローチャ
ネル効果によるポテンシャルのもち上がりを相殺し、な
おかつ、電荷転送方向への加速電界を発生させることが
できる。したがって、このようにすれば、とりのこし電
荷を消減させ、かつ、転送速度を高めることができる。
IIa線、IIIb-IIIb線およびIIIc-IIIc線断面図における
ポテンシャル図を示す。同図に示すように、ウェル領域
の不純物濃度が低下するにつれ空乏層のウェル領域への
伸びは増大し、ポテンシャルv1、v2、v3は次第に深くな
る。その結果、第１図（ｃ）に示すように、ナローチャ
ネル効果によるポテンシャルのもち上がりを相殺し、な
おかつ、電荷転送方向への加速電界を発生させることが
できる。したがって、このようにすれば、とりのこし電
荷を消減させ、かつ、転送速度を高めることができる。
次に、第４図（ａ）乃至（ｃ）を参照して本発明の他の
実施例について説明する。第４図（ａ）は、この実施例
を示す平面図であり、第４図（ｂ）は、第４図（ａ）の
IVb-IVb線断面図、第４図（ｃ）は、その断面における
チャネル部のポテンシャル図である。
実施例について説明する。第４図（ａ）は、この実施例
を示す平面図であり、第４図（ｂ）は、第４図（ａ）の
IVb-IVb線断面図、第４図（ｃ）は、その断面における
チャネル部のポテンシャル図である。
この実施例ではリセットゲート20下のＰウェル領域まで
Ｐ型ウェル領域の濃度変化および深さ変化を広げること
により、リセットゲート20下のポテンシャルにまで傾き
をもたせている。このようにすることにより、リセット
ゲート下の電荷がリセットパルスがオフとなる時点にお
いてほとんどすべてドレイン領域17へ流入するため、フ
ローティングディフュージョン部への信号電荷の逆流入
が発生せず、いわゆるリセットノイズを低減させる効果
が生じる。
Ｐ型ウェル領域の濃度変化および深さ変化を広げること
により、リセットゲート20下のポテンシャルにまで傾き
をもたせている。このようにすることにより、リセット
ゲート下の電荷がリセットパルスがオフとなる時点にお
いてほとんどすべてドレイン領域17へ流入するため、フ
ローティングディフュージョン部への信号電荷の逆流入
が発生せず、いわゆるリセットノイズを低減させる効果
が生じる。
なお、以上の実施例では、チャネル幅をしぼり込む部分
でのみウェル領域の不純物濃度に勾配をもたせたが、チ
ャネル幅が一定の部分においてもそのようにしてもよ
い。その場合には、チャネル幅一定の部分においても転
送速度を速め転送効率を高めることができる。
でのみウェル領域の不純物濃度に勾配をもたせたが、チ
ャネル幅が一定の部分においてもそのようにしてもよ
い。その場合には、チャネル幅一定の部分においても転
送速度を速め転送効率を高めることができる。
［発明の効果］ 以上説明したように、本発明は、電荷転送装置のチャネ
ル幅をナローチャネル効果があらわれるほど大きく変え
る必要がある場合、ナローチャネル部下のウェル領域の
不純物濃度をチャネル幅に応じて下げるものであるの
で、本発明によれば、その部分のチャネルのポテンシャ
ルを深くして、ナローチャネル効果によるポテンシャル
のもち上がりをなくし、転送効率の向上、転送速度の向
上を実現することができる。
ル幅をナローチャネル効果があらわれるほど大きく変え
る必要がある場合、ナローチャネル部下のウェル領域の
不純物濃度をチャネル幅に応じて下げるものであるの
で、本発明によれば、その部分のチャネルのポテンシャ
ルを深くして、ナローチャネル効果によるポテンシャル
のもち上がりをなくし、転送効率の向上、転送速度の向
上を実現することができる。
また、本発明においては、不純物濃度が漸減するウェル
領域の不純物は、横方向からの拡散によって導入されて
いるので、通常のウェル領域形成工程に格別の工程を追
加することなしに上記構成の素子を製造することができ
る。
領域の不純物は、横方向からの拡散によって導入されて
いるので、通常のウェル領域形成工程に格別の工程を追
加することなしに上記構成の素子を製造することができ
る。
第１図（ａ）は、本発明の一実施例を示す平面図、第１
図（ｂ）、（ｃ）は、それぞれ、第１図（ａ）のIb-Ib
線断面図とこの断面におけるポテンシャル図、第２図
（ａ）、（ｂ）、（ｃ）は、それぞれ、第１図（ａ）の
IIa-IIa線、IIb-IIb線、IIc-IIc線断面図、第３図は、
第２図（ａ）、（ｂ）および（ｃ）のIIIa-IIIa線、III
b-IIIb線およびIIIc-IIIc線断面図のポテンシャル図、
第４図（ａ）は、本発明の他の実施例を示す平面図、第
４図（ｂ）、（ｃ）は、それぞれ、第４図（ａ）のIVb-
IVb線断面図とこの断面におけるポテンシャル図、第５
図（ａ）は、従来例の平面図、第５図（ｂ）、（ｃ）
は、それぞれ、第５図（ａ）のVa-Va線断面図とこの断
面におけるポテンシャル図である。 10……Ｎ型半導体基板、11……Ｐ型ウェル領域、12……
Ｎ型電荷転送領域、13……絶縁酸化膜、14……Ｐ型拡散
層、15……Ｐ型チャネルストッパ、16……フローティン
グディフュージョン、17……ドレイン領域、18……転送
電極、18a……最終転送電極、19……出力ゲート、20…
…リセットゲート、21……ソースフォロアアンプ。
図（ｂ）、（ｃ）は、それぞれ、第１図（ａ）のIb-Ib
線断面図とこの断面におけるポテンシャル図、第２図
（ａ）、（ｂ）、（ｃ）は、それぞれ、第１図（ａ）の
IIa-IIa線、IIb-IIb線、IIc-IIc線断面図、第３図は、
第２図（ａ）、（ｂ）および（ｃ）のIIIa-IIIa線、III
b-IIIb線およびIIIc-IIIc線断面図のポテンシャル図、
第４図（ａ）は、本発明の他の実施例を示す平面図、第
４図（ｂ）、（ｃ）は、それぞれ、第４図（ａ）のIVb-
IVb線断面図とこの断面におけるポテンシャル図、第５
図（ａ）は、従来例の平面図、第５図（ｂ）、（ｃ）
は、それぞれ、第５図（ａ）のVa-Va線断面図とこの断
面におけるポテンシャル図である。 10……Ｎ型半導体基板、11……Ｐ型ウェル領域、12……
Ｎ型電荷転送領域、13……絶縁酸化膜、14……Ｐ型拡散
層、15……Ｐ型チャネルストッパ、16……フローティン
グディフュージョン、17……ドレイン領域、18……転送
電極、18a……最終転送電極、19……出力ゲート、20…
…リセットゲート、21……ソースフォロアアンプ。
Claims (2)
- 【請求項１】第１導電型半導体基板と、前記第１導電型
半導体基板表面に形成された第２導電型ウェル領域と、
前記第２導電型ウェル領域表面に形成され、その最終部
において電荷転送方向に向かって次第に狭くなされた第
１導電型の電荷転送領域とを具備した電荷転送装置にお
いて、電荷転送方向に向かって次第に狭くなされた第１
導電型の電荷転送領域の直下においては前記第２導電型
ウェル領域の不純物濃度は電荷転送方向に向かって漸減
せしめられていることを特徴とする電荷転送装置。 - 【請求項２】前記第２導電型ウェル領域の不純物濃度が
電荷転送方向に向かって漸減せしめられている部分にお
いては、不純物が横方向拡散によって導入されたもので
あることを特徴とする請求項１記載の電荷転送装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032430A JPH0728031B2 (ja) | 1989-02-11 | 1989-02-11 | 電荷転送装置 |
| DE69008378T DE69008378T2 (de) | 1989-02-11 | 1990-02-09 | Ladungsverschiebe-Bauelement mit hoher Ladungsübertragungs-Effizienz ohne Einbusse der Ausgangssignal-Dynamik. |
| EP90102588A EP0383210B1 (en) | 1989-02-11 | 1990-02-09 | Charge transfer device achieving a large charge transferring efficiency without sacrifice of dynamic range of output signal level |
| US07/693,164 US5103278A (en) | 1989-02-11 | 1991-04-29 | Charge transfer device achieving a high charge transfer efficiency by forming a potential well gradient under an output-gate area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032430A JPH0728031B2 (ja) | 1989-02-11 | 1989-02-11 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02211640A JPH02211640A (ja) | 1990-08-22 |
| JPH0728031B2 true JPH0728031B2 (ja) | 1995-03-29 |
Family
ID=12358739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1032430A Expired - Lifetime JPH0728031B2 (ja) | 1989-02-11 | 1989-02-11 | 電荷転送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5103278A (ja) |
| EP (1) | EP0383210B1 (ja) |
| JP (1) | JPH0728031B2 (ja) |
| DE (1) | DE69008378T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04247629A (ja) * | 1991-02-01 | 1992-09-03 | Fujitsu Ltd | 電荷結合デバイス及びその製造方法 |
| JP3070146B2 (ja) * | 1991-06-19 | 2000-07-24 | ソニー株式会社 | 固体撮像装置 |
| JPH05243281A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 半導体装置及びその製造方法 |
| JP2500436B2 (ja) * | 1993-05-10 | 1996-05-29 | 日本電気株式会社 | 信号処理装置 |
| JP2768311B2 (ja) * | 1995-05-31 | 1998-06-25 | 日本電気株式会社 | 電荷転送装置 |
| US6417531B1 (en) * | 1998-11-24 | 2002-07-09 | Nec Corporation | Charge transfer device with final potential well close to floating diffusion region |
| JP2001044416A (ja) * | 1999-07-28 | 2001-02-16 | Sony Corp | 電荷転送装置及び固体撮像装置 |
| JP2004518296A (ja) | 2001-01-23 | 2004-06-17 | ダルサ、コーポレーション | 電荷結合デバイス |
| JP5243983B2 (ja) * | 2009-01-30 | 2013-07-24 | 浜松ホトニクス株式会社 | 電子増倍機能内蔵型の固体撮像素子 |
| EP2521178A4 (en) * | 2010-06-01 | 2013-07-24 | Boly Media Comm Shenzhen Co | PHOTOSENSITIVE COMPONENT AND READING METHOD AND LESESCHALTUNG FOR THIS |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3796932A (en) * | 1971-06-28 | 1974-03-12 | Bell Telephone Labor Inc | Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel |
| FR2259437A1 (en) * | 1974-01-24 | 1975-08-22 | Commissariat Energie Atomique | Composite conducting layer charge coupled device - provides asymmetric potential well using alternate oppositely doped regions |
| US4499590A (en) * | 1981-12-03 | 1985-02-12 | Westinghouse Electric Corp. | Semiconductor circuit for compressing the dynamic range of a signal |
| JPS5965470A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | 電荷結合素子の出力構造 |
| JPS61198676A (ja) * | 1985-02-27 | 1986-09-03 | Nec Corp | 半導体集積回路装置 |
| FR2597647B1 (fr) * | 1986-04-18 | 1992-06-12 | Thomson Csf | Registre a decalage a transfert de charge muni d'un dispositif de lecture en tension sur diode flottante |
| US4862235A (en) * | 1988-06-30 | 1989-08-29 | Tektronix, Inc. | Electrode structure for a corner turn in a series-parallel-series charge coupled device |
| US4992842A (en) * | 1988-07-07 | 1991-02-12 | Tektronix, Inc. | Charge-coupled device channel with countinously graded built-in potential |
| US4910569A (en) * | 1988-08-29 | 1990-03-20 | Eastman Kodak Company | Charge-coupled device having improved transfer efficiency |
-
1989
- 1989-02-11 JP JP1032430A patent/JPH0728031B2/ja not_active Expired - Lifetime
-
1990
- 1990-02-09 DE DE69008378T patent/DE69008378T2/de not_active Expired - Fee Related
- 1990-02-09 EP EP90102588A patent/EP0383210B1/en not_active Expired - Lifetime
-
1991
- 1991-04-29 US US07/693,164 patent/US5103278A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5103278A (en) | 1992-04-07 |
| EP0383210B1 (en) | 1994-04-27 |
| JPH02211640A (ja) | 1990-08-22 |
| DE69008378D1 (de) | 1994-06-01 |
| DE69008378T2 (de) | 1994-11-17 |
| EP0383210A1 (en) | 1990-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984045A (en) | Output sensor of charge transfer device | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| USRE30917E (en) | Two-phase charge transfer device image sensor | |
| US4939560A (en) | Charge transfer device | |
| JPH0728031B2 (ja) | 電荷転送装置 | |
| US4990985A (en) | Charge coupled device having a parallel-serial converting portion | |
| US5040038A (en) | Solid-state image sensor | |
| KR100263212B1 (ko) | 과잉 전자 고속 방전을 위해 오버플로 배리어를 갖는전하 결합 소자 촬상 센서 | |
| JPS6233751B2 (ja) | ||
| US5892251A (en) | Apparatus for transferring electric charges | |
| KR930011473B1 (ko) | 좁은 채널효과를 가지는 의사이상 전하 결합소자 | |
| US5491354A (en) | Floating gate charge detection node | |
| JPH07106553A (ja) | 固体撮像素子 | |
| EP0784346A2 (en) | Charge transfer device and solid-state imaging apparatus using the same device | |
| JPS63310172A (ja) | 電荷転送装置 | |
| US4862235A (en) | Electrode structure for a corner turn in a series-parallel-series charge coupled device | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP3048011B2 (ja) | 電荷結合素子 | |
| US6639259B2 (en) | Charge-coupled device | |
| JPH08330573A (ja) | 電荷転送装置 | |
| JP2888266B2 (ja) | 電荷転送装置 | |
| JPH0412067B2 (ja) | ||
| IE53816B1 (en) | Charge-transfer device | |
| JPS62188371A (ja) | 電荷転送装置の入力バイアス回路 | |
| JPH0436469B2 (ja) |