JPH07281154A - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JPH07281154A
JPH07281154A JP9371994A JP9371994A JPH07281154A JP H07281154 A JPH07281154 A JP H07281154A JP 9371994 A JP9371994 A JP 9371994A JP 9371994 A JP9371994 A JP 9371994A JP H07281154 A JPH07281154 A JP H07281154A
Authority
JP
Japan
Prior art keywords
liquid crystal
frame
crystal display
display device
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9371994A
Other languages
Japanese (ja)
Inventor
Soichi Sato
宗一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9371994A priority Critical patent/JPH07281154A/en
Publication of JPH07281154A publication Critical patent/JPH07281154A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】画素の間引きを行って多階調表示する際に、フ
リッカーの発生を抑制する液晶表示装置を提供すること
を目的としている。 【構成】信号側駆動回路3は、フレームカウンタ11に
より現在のフレームをチェックし、ラインカウンタ12
により現在の走査ラインを、ドットカウンタ13により
現在のドット位置をチェックしている。そして、デコー
ダ14が各フレームの各ライン毎に当該ラインの先頭画
素を点灯させるかどうかを含めた選択信号をセレクタ1
5に出力し、このセレクタ15へのデコーダ14からの
選択信号をラッチ18、19で1ドットずつ遅延させて
セレクタ16及びセレクタ17に出力する。そして、各
セレクタは選択信号に基づいてd0端子とd1端子を選
択することにより、セレクタ15で、R映像データを、
セレクタ16で、G映像データを、そして、セレクタ1
7で、B映像データの間引き処理を行って、それぞれ間
引き映像データR、G、Bとして出力する。
(57) [Abstract] [Purpose] An object of the present invention is to provide a liquid crystal display device that suppresses the occurrence of flicker when thinning pixels to perform multi-gradation display. [Structure] The signal side drive circuit 3 checks the current frame by a frame counter 11 and
Is used to check the current scanning line, and the dot counter 13 is used to check the current dot position. Then, for each line of each frame, the decoder 14 outputs a selection signal including whether or not the leading pixel of the line is turned on.
5, the selection signal from the decoder 14 to the selector 15 is delayed by one dot by the latches 18 and 19 and output to the selector 16 and the selector 17. Then, each selector selects the d0 terminal and the d1 terminal based on the selection signal, so that the selector 15 selects the R video data,
The selector 16 outputs the G video data and the selector 1
At 7, the B video data is thinned out and output as thinned video data R, G, and B, respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置に関し、
詳細には、多階調表示する液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device,
More specifically, the present invention relates to a liquid crystal display device that performs multi-gradation display.

【0002】[0002]

【従来の技術】近時、液晶表示装置は、液晶の普及に伴
って、白と黒の2値表示だけでなく、「白」と「黒」の
中間状態を表示する多階調表示を行うことによって、表
現実感を向上させている。
2. Description of the Related Art Recently, liquid crystal display devices perform not only binary display of white and black but also multi-gradation display for displaying an intermediate state between "white" and "black" with the spread of liquid crystal. This improves the sense of reality.

【0003】この中間状態を幾つのレベルに区切るかを
階調数といい、この階調数が多くなればなるほど多種の
画像を表現することができる。
The number of gradations that divides this intermediate state into several levels is called the number of gradations, and the greater the number of gradations, the more various images can be represented.

【0004】このような多階調表示としては、従来、例
えば、STN(Super Twisted Nematic)型の液晶セルを
使用した場合、複数のフレームを1周期として1つの映
像データを表示する際に、液晶を点灯させる回数を変え
ることにより階調表現するフレーム階調法等が用いられ
ている。
For such multi-gradation display, conventionally, for example, when an STN (Super Twisted Nematic) type liquid crystal cell is used, when one video data is displayed with a plurality of frames as one cycle, the liquid crystal is displayed. A frame gradation method or the like is used in which gradation is expressed by changing the number of times of lighting.

【0005】フレーム階調法は、フレーム間引き法とも
言われ、例えば、8階調を表現する場合、「0〜7」ま
でのフレームのうち、映像データの階調データに基づい
て間引くフレームの数、すなわち、点灯させないフレー
ムの数を設定する。
The frame gradation method is also called a frame thinning method. For example, when expressing 8 gradations, the number of frames to be thinned out based on the gradation data of video data among the frames from "0 to 7". That is, the number of frames that are not turned on is set.

【0006】このような従来のフレーム階調法により、
例えば、カラー映像データに基づいてカラーの階調表示
を4階調で行う場合、暗い方である階調0から明るい方
の階調3までを3つのフレームを1周期として表示する
が、階調0では、どのフレームでも絵素を点灯させず、
階調1では、図7に示すように、最初の第1フレーム
で、1つの絵素を構成するR、G、Bの3つの画素を全
て点灯させる。そして、階調2では、第1フレームと第
2フレームで、R、G、Bの3つの画素を全て点灯さ
せ、階調3では、3つのフレーム全てで、R、G、Bの
3つの画素を全て点灯させる。なお、図7では、点灯す
る画素を破線で示している。
According to such a conventional frame gradation method,
For example, when color gradation display is performed in four gradations based on color image data, three frames from darker gradation 0 to brighter gradation 3 are displayed as one cycle. At 0, the pixel is not lit in any frame,
At the gradation 1, as shown in FIG. 7, all three pixels of R, G, and B that form one picture element are turned on in the first first frame. Then, in gradation 2, all three R, G, and B pixels are lit in the first frame and the second frame, and in gradation 3, all three R, G, and B pixels are illuminated in all three frames. Light all. Note that in FIG. 7, the pixels that are turned on are indicated by broken lines.

【0007】すなわち、従来のフレーム階調法では、暗
い方から明るい方に階調度が上がるに従って点灯させる
フレームを第1フレームから順次その数を順番に増やし
ている。
That is, in the conventional frame gradation method, the number of frames to be lit is sequentially increased from the first frame as the gradation level increases from dark to bright.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示装置にあっては、暗い方から明るい
方に階調度が上がるに従って点灯させるフレームを第1
フレームから順次その数を順番に増やしていたため、フ
レーム毎の明暗の鮮明度が協調され、フリッカーが目立
つという問題があった。
However, in such a conventional liquid crystal display device, the first frame that is turned on as the gradation degree increases from dark to bright
Since the number is sequentially increased from the frame, the brightness and darkness of each frame are coordinated, and there is a problem that flicker is noticeable.

【0009】特に、R、G、Bの3つの画素で1つの絵
素を構成するカラーの液晶表示装置にあっては、従来、
1つのフレームで1つの絵素を構成するR、G、Bの3
つの画素を全て同時に点灯していたため、より一層フリ
ッカーが目立つという問題があった。
Particularly, in a color liquid crystal display device in which one pixel is composed of three pixels of R, G and B, conventionally,
3 of R, G, and B that compose one picture element with one frame
Since all one pixel was lit at the same time, there was a problem that flicker was more noticeable.

【0010】例えば、4階調表示において階調2を表示
する場合、従来、図8に点灯画素を「○」で、非点灯画
素を「●」で示すように、第1から第3までの3つのフ
レームを1周期とし、第1フレームで1絵素を構成する
R、G、Bの全ての画素を消灯し、第2フレーム及び第
3フレームで、R、G、Bの全ての画素を点灯してい
る。
For example, in the case of displaying the gradation 2 in the 4 gradation display, conventionally, as shown in FIG. 8 by ".largecircle." For the lit pixel and ".circle-solid." With three frames as one cycle, all the R, G, and B pixels that make up one pixel in the first frame are turned off, and all the R, G, and B pixels in the second and third frames are turned off. It is lit.

【0011】したがって、図8からも分かるように、フ
レーム毎の明暗が鮮明になり、フリッカーが発生する。
Therefore, as can be seen from FIG. 8, the brightness and darkness of each frame becomes clear and flicker occurs.

【0012】そこで、本発明は、上記問題点に鑑みてな
されたものであって、フリッカーを抑制することのでき
る液晶表示装置を提供することを目的とする。
Therefore, the present invention has been made in view of the above problems, and an object thereof is to provide a liquid crystal display device capable of suppressing flicker.

【0013】[0013]

【課題を解決するための手段】本発明の液晶表示装置
は、各絵素をR、G、Bの3つの画素により構成してい
るn階調のフルカラーを表示するLCDにおいて、前記
R、G、Bの画素それぞれが、間引かれるタイミングを
適宜分散して、同時に間引かれるタイミングの頻度を少
なくするための分散手段を設けることにより、上記目的
を達成している。
A liquid crystal display device according to the present invention is an LCD for displaying a full color of n gradations in which each picture element is composed of three pixels of R, G and B. , B pixels are appropriately dispersed in the thinning-out timing, and a dispersing means for reducing the frequency of the thinning-out timings simultaneously is provided to achieve the above object.

【0014】この場合、前記分散手段は、例えば、請求
項2記載に記載するように、フレームのカウント数が増
加する都度、前記絵素の点灯を開始するフレームを順次
前側あるいは後側にずらせることにより、前記複数フレ
ームのうち前記絵素を点灯するフレームを、階調度によ
って散らばらせるものであってもよい。
In this case, for example, as described in claim 2, the dispersing means sequentially shifts the frame for starting the lighting of the picture element to the front side or the rear side each time the frame count number increases. By doing so, the frames in which the picture elements are lit among the plurality of frames may be scattered according to the gradation.

【0015】また、前記分散手段は、例えば、請求項3
に記載するように、フレームを判別するフレーム判別回
路と、前記階調度と前記フレーム判別手段の判別結果と
に基づいて前記絵素を点灯するフレームを選択する選択
回路と、を備えていてもよい。
Further, the dispersion means is, for example, as defined in claim 3.
As described in (1), a frame determination circuit for determining a frame, and a selection circuit for selecting a frame for lighting the picture element based on the gradation degree and the determination result of the frame determination means may be provided. .

【0016】さらに、本発明の液晶表示装置は、例え
ば、請求項4に記載するように、前記絵素が、複数の画
素で構成され、前記分散手段が、該絵素を構成する複数
の画素を前記複数のフレームに散らばらせて点灯させる
ものであってもよい。
Further, in the liquid crystal display device of the present invention, for example, as described in claim 4, the picture element is composed of a plurality of pixels, and the dispersion means is composed of a plurality of pixels constituting the picture element. May be lit by being scattered over the plurality of frames.

【0017】[0017]

【作用】本発明の液晶表示装置によれば、各絵素を構成
するR、G、Bの3つの画素を、それぞれが間引かれる
タイミングを適宜分散して、同時に間引かれるタイミン
グの頻度を少なくするための分散手段を備えているの
で、簡単な回路構成により、n階調のフルカラーを表示
する液晶表示装置において、明暗の偏りを防止すること
ができ、フリッカーの発生を抑制することができる。
According to the liquid crystal display device of the present invention, the R, G, and B pixels forming each picture element are appropriately thinned, and the timings of thinning the pixels are simultaneously distributed. Since the dispersion means for reducing the number is provided, it is possible to prevent the uneven brightness and the occurrence of flicker in the liquid crystal display device that displays n-color full color with a simple circuit configuration. .

【0018】この場合、請求項2記載に記載するよう
に、分散手段が、フレームのカウント数が増加する都
度、絵素の点灯を開始するフレームを順次前側あるいは
後側にずらせることにより、複数フレームのうち絵素を
点灯するフレームを、階調度によって散らばらせるよう
にすると、より一層簡単な回路構成により、フリッカー
の発生を防止することができる。
In this case, as described in claim 2, the dispersing means sequentially shifts the frame for starting the lighting of the picture element to the front side or the rear side every time when the number of counts of the frame increases, so that a plurality of frames can be obtained. If the frames for lighting the picture elements among the frames are scattered according to the gradation, the flicker can be prevented with a simpler circuit configuration.

【0019】また、請求項3に記載するように、分散手
段が、階調度とフレームとに基づいて絵素を点灯するフ
レームを適宜選択するようにすると、階調度に合わせて
点灯するフレームを適宜設定することができ、さらに簡
単な回路構成により、より一層点灯する絵素を散らばら
せることができる。
Further, as described in claim 3, when the dispersing means appropriately selects the frame for lighting the picture element based on the gradation and the frame, the frame for lighting is appropriately selected according to the gradation. It is possible to set, and it is possible to further scatter the picture elements that are turned on by a simpler circuit configuration.

【0020】さらに、請求項4に記載するように、絵素
が、複数の画素で構成されているとき、当該絵素を構成
する複数の画素を複数のフレームに散らばらせて点灯さ
せるようにすると、R、G、Bの3つの画素で構成され
たカラー液晶において、各画素を異なるフレームで点灯
させることができ、より一層明暗の偏りを防止すること
ができる。その結果、カラーを表示する液晶表示装置に
おいて、より一層フリッカーの発生を抑制することがで
きる。
Further, as described in claim 4, when the picture element is composed of a plurality of pixels, the plurality of pixels forming the picture element are scattered in a plurality of frames to be turned on. Then, in the color liquid crystal including the three pixels of R, G, and B, each pixel can be turned on in a different frame, and the uneven brightness can be further prevented. As a result, it is possible to further suppress the occurrence of flicker in a liquid crystal display device that displays color.

【0021】[0021]

【実施例】以下、本発明の好適な実施例を図を参照して
説明する図1〜図6は、本発明に係る液晶表示装置を示
す図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. FIGS. 1 to 6 are views showing a liquid crystal display device according to the present invention.

【0022】まず、構成を説明する。First, the structure will be described.

【0023】図1は、本実施例の液晶表示装置1の構成
を示すブロック図であり、本実施例は、時分割駆動を行
って階調表示する液晶表示装置1に適用したものであ
る。
FIG. 1 is a block diagram showing the configuration of the liquid crystal display device 1 of this embodiment, and this embodiment is applied to the liquid crystal display device 1 which performs gradation display by time-division driving.

【0024】図1において、液晶表示装置1は、液晶表
示パネル2、信号側駆動回路3、走査側駆動回路4、同
期処理回路5、コントローラ6、A/D変換器7等から
構成されている。
In FIG. 1, the liquid crystal display device 1 is composed of a liquid crystal display panel 2, a signal side drive circuit 3, a scanning side drive circuit 4, a synchronization processing circuit 5, a controller 6, an A / D converter 7, and the like. .

【0025】液晶表示パネル2は、ここでは単純マトリ
クス型の液晶表示パネルが使用されており、微細間隔を
隔てて対向配置されたガラス基板の内側にそれぞれ走査
線と信号線が液晶層を挟んでマトリクス状に配置されて
いる。
As the liquid crystal display panel 2, a simple matrix type liquid crystal display panel is used here, and a scanning line and a signal line sandwich a liquid crystal layer inside a glass substrate opposed to each other with a fine interval. They are arranged in a matrix.

【0026】信号側駆動回路3は、上記液晶表示パネル
2の信号線に映像データに基づいて表示信号を出力す
る。
The signal side drive circuit 3 outputs a display signal to the signal line of the liquid crystal display panel 2 based on video data.

【0027】走査側駆動回路4は、上記液晶表示パネル
2の走査線をライン走査するための走査信号を印加す
る。
The scanning side drive circuit 4 applies a scanning signal for line scanning the scanning lines of the liquid crystal display panel 2.

【0028】同期処理回路5は、入力される複合ビデオ
信号から垂直同期信号φV(Vsync)と水平同期信
号φH(Hsync)とを取り出してコントローラ6に
出力するとともに、ビデオ信号VをA/D変換器7に出
力する。
The synchronization processing circuit 5 takes out the vertical synchronization signal φV (Vsync) and the horizontal synchronization signal φH (Hsync) from the input composite video signal and outputs it to the controller 6, and also A / D-converts the video signal V. Output to the container 7.

【0029】コントローラ6は、液晶表示パネル2を表
示制御する場合の全体のタイミングを制御するものであ
る。例えば、コントローラ6は、上記した同期処理回路
5から供給される垂直及び水平同期信号φV、φHに同
期してA/D変換器7にサンプリングクロックSCKを
供給する。また、コントローラ6は、信号側駆動回路3
及び走査側駆動回路4を駆動するタイミング信号(フレ
ームクロック、ラインクロック、ドットクロック)を供
給している。
The controller 6 controls the overall timing of the display control of the liquid crystal display panel 2. For example, the controller 6 supplies the sampling clock SCK to the A / D converter 7 in synchronization with the vertical and horizontal synchronization signals φV and φH supplied from the synchronization processing circuit 5. Further, the controller 6 includes the signal side drive circuit 3
And a timing signal (frame clock, line clock, dot clock) for driving the scanning side drive circuit 4.

【0030】A/D変換器7は、入力されたアナログビ
デオ信号Vをコントローラ6からのサンプリングクロッ
ク(SCK)によりサンプリングし、所定のビット、本
実施例では、「0」「1」の2ビットでデジタル化した
R、G、Bの映像データに変換して、信号側駆動回路3
に出力する。
The A / D converter 7 samples the input analog video signal V by a sampling clock (SCK) from the controller 6, and outputs a predetermined bit, that is, two bits of "0" and "1" in this embodiment. The signal side drive circuit 3 converts the video data of R, G, B digitized by
Output to.

【0031】図2は、図1の信号側駆動回路3の要部回
路ブロック図である。
FIG. 2 is a circuit block diagram of an essential part of the signal side drive circuit 3 of FIG.

【0032】図2において、信号側駆動回路3は、フレ
ームカウンタ11、ラインカウンタ12、ドットカウン
タ13、デコーダ14、セレクタ15、16、17及び
ラッチ18、19等からなる分散回路(分散手段)20
を備えている。
In FIG. 2, the signal side driving circuit 3 includes a frame counter 11, a line counter 12, a dot counter 13, a decoder 14, selectors 15, 16, 17 and latches 18, 19 and other distribution circuits (dispersion means) 20.
Is equipped with.

【0033】フレームカウンタ(フレーム判別回路)1
1には、コントローラ6から垂直同期信号(Vsyn
c)及び水平同期信号(Hsync)が入力されてお
り、フレームカウンタ11は、図3に示すように、垂直
同期信号(Vsync)及び水平同期信号(Hsyn
c)に基づいて1フレーム毎に、「0」、「1」、
「2」、・・・・・と+1ずつカウントアップして、そ
のカウント値をラインカウンタ12に出力する。すなわ
ち、フレームカウンタ11は、間引きパターンの時間軸
となるカウント値をカウントして、そのカウント値をラ
インカウンタ12に出力する。
Frame counter (frame discrimination circuit) 1
1 to the vertical synchronization signal (Vsyn from the controller 6).
c) and the horizontal sync signal (Hsync) are input, and the frame counter 11 receives the vertical sync signal (Vsync) and the horizontal sync signal (Hsync) as shown in FIG.
For each frame based on c), "0", "1",
The count value is incremented by "2", ... +1, and the count value is output to the line counter 12. That is, the frame counter 11 counts the count value which is the time axis of the thinning pattern and outputs the count value to the line counter 12.

【0034】ラインカウンタ12には、コントローラ6
から水平同期信号(Hsync)及びドットクロックD
otCKが入力されており、ラインカウンタ12は、図
3に示すように、水平同期信号(Hsync)及びドッ
トクロックDotCKに基づいて1ライン毎に、
「0」、「1」、「2」、「0」、・・・・と+1ずつ
カウントアップして、そのカウント値をドットカウンタ
13に出力する。
The line counter 12 includes a controller 6
To horizontal sync signal (Hsync) and dot clock D
As shown in FIG. 3, the line counter 12 receives the otCK, and the line counter 12 receives the otCK based on the horizontal synchronizing signal (Hsync) and the dot clock DotCK for each line.
"0", "1", "2", "0", ... Counts up by +1 and outputs the count value to the dot counter 13.

【0035】ドットカウンタ13には、コントローラ6
からドットクロックDotCKと基本クロックCLKが
入力されており、ドットカウンタ13は、図3に示すよ
うに、ドットクロックDotCKが入力される毎に、す
なわち、1ドット毎に、「1」、「2」、「0」、
「1」、・・・・・と+1ずつカウントアップして、そ
のカウント値をデコーダ14に出力する。
The dot counter 13 includes a controller 6
, The dot clock DotCK and the basic clock CLK are input, and the dot counter 13 receives “1” and “2” each time the dot clock DotCK is input, that is, for each dot, as shown in FIG. , "0",
The count value is incremented by "1", ... And +1 and the count value is output to the decoder 14.

【0036】すなわち、ドットカウンタ13は、水平走
査方向に1ドットずつカウントして、水平走査方向のド
ット毎の進み具合をカウントするものである。
That is, the dot counter 13 counts dot by dot in the horizontal scanning direction and counts the progress of each dot in the horizontal scanning direction.

【0037】デコーダ14は、ドットカウンタ13の出
力、すなわち、ドットカウンタ13のカウント値をデコ
ードし、後述するセレクタ15、16、17の選択状態
を決定する選択信号をセレクタ15のs端子及びラッチ
18のD端子に出力する。
The decoder 14 decodes the output of the dot counter 13, that is, the count value of the dot counter 13, and outputs a selection signal for determining the selection state of the selectors 15, 16 and 17, which will be described later, to the s terminal of the selector 15 and the latch 18. Output to the D terminal.

【0038】セレクタ15は、そのd0端子及びd1端
子に、それぞれ2ビットのRの映像データである映像信
号R0及び映像信号R1が、上記図1のA/D変換器7
から入力され、そのs端子に上記選択信号がデコーダ1
4から入力される。
The selector 15 receives the video signal R0 and the video signal R1, which are 2-bit R video data, at its d0 terminal and d1 terminal, respectively.
From the decoder 1 to the s terminal.
Input from 4.

【0039】このセレクタ15は、上記デコーダ14か
らs端子に入力される選択信号に基づいて、図4に示す
ように、d0端子に入力される映像信号R0とd1端子
に入力される映像信号R1とを択一的に選択し、Q端子
から間引き処理後のR映像信号として出力する。
Based on the selection signal input from the decoder 14 to the s terminal, the selector 15 inputs the video signal R0 input to the d0 terminal and the video signal R1 input to the d1 terminal, as shown in FIG. And are selectively selected and output from the Q terminal as the R video signal after the thinning process.

【0040】すなわち、セレクタ15は、s端子に
「0」の選択信号が入力されると、d1端子に入力され
ている映像信号R0を選択し、s端子に「1」の選択信
号が入力されると、d0端子に入力されている映像信号
R1を選択して、出力する。
That is, when the selection signal of "0" is input to the s terminal, the selector 15 selects the video signal R0 input to the d1 terminal and the selection signal of "1" is input to the s terminal. Then, the video signal R1 input to the d0 terminal is selected and output.

【0041】ラッチ18には、上記デコーダ14からの
選択信号の他に、基本クロックCLKが入力されてお
り、ラッチ18は、選択信号を1基本クロックCLK分
遅延させて、セレクタ16のs端子及びラッチ19に出
力する。
A basic clock CLK is input to the latch 18 in addition to the selection signal from the decoder 14, and the latch 18 delays the selection signal by one basic clock CLK and the s terminal of the selector 16 and Output to the latch 19.

【0042】セレクタ16は、そのd0端子及びd1端
子に、それぞれ2ビットのGの映像データである映像信
号G0及び映像信号G1が、上記図1のA/D変換器7
から入力され、そのs端子に上記選択信号がラッチ18
から入力される。このセレクタ16は、上記ラッチ18
からs端子に入力される選択信号に基づいて、セレクタ
15と同様に、図4に示したように、d0端子に入力さ
れる映像信号G0とd1端子に入力される映像信号G1
とを択一的に選択し、Q端子から間引き処理後のG映像
信号として出力する。
The selector 16 receives the video signal G0 and the video signal G1 which are 2-bit G video data at the d0 terminal and the d1 terminal, respectively, and the A / D converter 7 of FIG.
Is input from the latch 18 and the selection signal is latched at its s terminal.
Input from. This selector 16 has the latch 18
Based on the selection signal input to the s terminal, the video signal G0 input to the d0 terminal and the video signal G1 input to the d1 terminal, as shown in FIG.
And are selectively selected and output from the Q terminal as the G video signal after the thinning process.

【0043】ラッチ19には、上記ラッチ18からの選
択信号の他に、基本クロックCLKが入力されており、
ラッチ19は、選択信号を1ドット分遅延させて、セレ
クタ17のs端子に出力する。
The basic clock CLK is input to the latch 19 in addition to the selection signal from the latch 18.
The latch 19 delays the selection signal by one dot and outputs it to the s terminal of the selector 17.

【0044】セレクタ17は、そのd0端子及びd1端
子に、それぞれ2ビットのBの映像データである映像信
号B0及び映像信号B1が、上記図1のA/D変換器7
から入力され、そのs端子に上記選択信号がラッチ19
から入力される。このセレクタ17は、上記ラッチ19
からs端子に入力される選択信号に基づいて、セレクタ
15と同様に、図4に示したように、d0端子に入力さ
れる映像信号B0とd1端子に入力される映像信号B1
とを択一的に選択し、Q端子から間引き処理後のB映像
信号として出力する。
The selector 17 receives the video signal B0 and the video signal B1, which are 2-bit B video data, at its d0 terminal and d1 terminal, respectively.
Is input from the latch 19 and the selection signal is latched at its s terminal.
Input from. This selector 17 has the latch 19 described above.
Based on the selection signal input to the s terminal, the video signal B0 input to the d0 terminal and the video signal B1 input to the d1 terminal, as shown in FIG.
And are selectively selected and output from the Q terminal as the B video signal after the thinning process.

【0045】したがって、上記デコーダ14、セレクタ
15、16、17及びラッチ18、19は、全体とし
て、液晶表示装置を点灯するフレームを選択する選択回
路として機能する。
Therefore, the decoder 14, the selectors 15, 16, 17 and the latches 18, 19 function as a whole as a selection circuit for selecting a frame for lighting the liquid crystal display device.

【0046】次に、本実施例の動作を説明する。Next, the operation of this embodiment will be described.

【0047】液晶表示装置1は、同期処理回路5で入力
される複合ビデオ信号から同期信号とビデオ信号Vを分
離して、垂直同期信号φV(Vsync)と水平同期信
号φH(Hsync)をコントローラ6に出力し、アナ
ログのビデオ信号VをA/D変換器7に出力する。
The liquid crystal display device 1 separates the sync signal and the video signal V from the composite video signal input by the sync processing circuit 5, and outputs the vertical sync signal φV (Vsync) and the horizontal sync signal φH (Hsync) to the controller 6 And outputs the analog video signal V to the A / D converter 7.

【0048】コントローラ6は、同期処理回路5から供
給される垂直及び水平同期信号φV、φHに同期して、
A/D変換器7にサンプリングクロックSCKを出力す
るとともに、信号側駆動回路3及び走査側駆動回路4を
駆動するタイミング信号を出力する。
The controller 6 synchronizes with the vertical and horizontal synchronization signals φV and φH supplied from the synchronization processing circuit 5,
The sampling clock SCK is output to the A / D converter 7, and a timing signal for driving the signal side driving circuit 3 and the scanning side driving circuit 4 is output.

【0049】A/D変換器7は、同期処理回路5から入
力されるビデオ信号Vをコントローラ6からのサンプリ
ングクロックSCKによりサンプリングし、2ビットの
ディジタルのR、G、Bの映像データに変換して、信号
側駆動回路3に出力する走査側駆動回路4は、コントロ
ーラ6から供給されるタイミング信号に基づいて、走査
信号を液晶表示パネル2の各走査線に順次出力し、各走
査ラインを順次走査する。
The A / D converter 7 samples the video signal V input from the synchronization processing circuit 5 by the sampling clock SCK from the controller 6 and converts it into 2-bit digital R, G, B video data. Then, the scanning side driving circuit 4 for outputting to the signal side driving circuit 3 sequentially outputs the scanning signal to each scanning line of the liquid crystal display panel 2 based on the timing signal supplied from the controller 6, and sequentially outputs each scanning line. To scan.

【0050】信号側駆動回路3は、A/D変換器7から
入力される2ビットのR、G、Bの映像データをサンプ
リングし、間引き処理を行って、映像データに対応した
フレームでのみ対応する画素を点灯させて、階調表示す
る。
The signal side drive circuit 3 samples the 2-bit R, G, B video data input from the A / D converter 7 and performs thinning-out processing so that only the frames corresponding to the video data are processed. The pixel to be turned on is lit to display a gradation.

【0051】この際、信号側駆動回路3は、R、G、B
の映像データに基づいて3フレームで4階調表示する場
合に、階調度によって絵素を点灯する各フレームを散ら
ばらせるとともに、絵素を構成するR、G、Bの各画素
をフレームで散らばらせている。
At this time, the signal side drive circuit 3 is operated by the R, G, B
When four gradations are displayed in three frames based on the video data of 3), each frame for lighting the picture element is scattered according to the gradation degree, and each pixel of R, G, B constituting the picture element is scattered in the frame. I'm throwing it away.

【0052】すなわち、信号側駆動回路3は、そのフレ
ームカウンタ11により間引きパターンの時間軸となる
フレームを、図3に示したように、「0」、「1」、
「2」、・・・・とカウントして、そのカウント値をラ
インカウンタ12に出力し、ラインカウンタ12は、図
3に示したように、各フレームにおいて、1ライン毎に
「0」、「1」、「2」、「0」、・・・・とカウント
して、そのカウント値をドットカウンタ13に出力す
る。そして、ドットカウンタ13は、各フレームにおい
て、1ドット毎に、「1」、「2」、「0」、「1」、
・・・・とカウントして、そのカウント値をラッチ18
及びセレクタ15のs端子に出力する。このように、フ
レームカウンタ11により現在のフレームをチェック
し、ラインカウンタ12により現在の走査ラインを、ま
た、ドットカウンタ13により、現在のドット位置をチ
ェックしている。
That is, the signal side drive circuit 3 causes the frame counter 11 to set the frames serving as the time axis of the thinning pattern to "0", "1", as shown in FIG.
As shown in FIG. 3, the line counter 12 counts “2”, ..., And outputs the count value to the line counter 12. 1 ”,“ 2 ”,“ 0 ”, ... Are counted and the count value is output to the dot counter 13. Then, the dot counter 13 is "1", "2", "0", "1", for each dot in each frame.
... is counted and the count value is latched 18
And to the s terminal of the selector 15. In this way, the frame counter 11 checks the current frame, the line counter 12 checks the current scan line, and the dot counter 13 checks the current dot position.

【0053】そして、セレクタ15によりR映像データ
を、セレクタ16によりG映像データを、そして、セレ
クタ17によりB映像データを選択して、それぞれ間引
き映像データR、G、Bとして、出力する。
Then, the R video data is selected by the selector 15, the G video data is selected by the selector 16, and the B video data is selected by the selector 17 and output as thinned video data R, G, B, respectively.

【0054】このとき、セレクタ15のs端子に入力さ
れるデコーダ14のデコード出力は、図3に示したよう
に、「1」、「0」、「0」、「1」、・・・・なる2
ビットのデータであり、このデコーダ14のデコード出
力は、ラッチ18で1ドット分遅延されて、セレクタ1
6に入力され、また、さらにラッチ19で1ドット分遅
延されて、セレクタ17に入力される。
At this time, the decode output of the decoder 14 input to the s terminal of the selector 15 is "1", "0", "0", "1", ... As shown in FIG. Become 2
It is bit data, and the decode output of this decoder 14 is delayed by one dot in the latch 18 and
6 and is further delayed by 1 dot by the latch 19 and input to the selector 17.

【0055】そして、セレクタ15、16、17は、図
4に示したように、そのs端子に「0」が入力される
と、そのd1端子に入力されている映像データを間引き
映像データとして出力し、そのs端子に「1」が入力さ
れると、そのd0端子に入力されている映像データを間
引き映像データとして出力する。
Then, as shown in FIG. 4, when "0" is input to the s terminal, the selectors 15, 16 and 17 output the video data input to the d1 terminal as thinned video data. Then, when "1" is input to the s terminal, the video data input to the d0 terminal is output as thinned video data.

【0056】したがって、図5にその点灯画素を破線模
様で示すように、階調度1では、第1フレームで、Rの
画素が、第2フレームで、Gの画素が、第3フレーム
で、Bの画素が点灯し、階調度2では、第1フレーム
で、Gの画素とBの画素が、第2フレームで、Rの画素
とBの画素が、第3フレームで、Rの画素とGの画素
が、それぞれ点灯する。また、階調度3では、第1から
第3までの全てのフレームで、R、G、Bの全ての画素
が点灯する。なお、階調度0では、第1から第3までの
全てのフレームで、R、G、Bの全ての画素が非点灯、
すなわち、間引かれて、点灯しない。
Therefore, as shown by the broken line pattern in FIG. 5, at the gradation level 1, in the first frame, the R pixel is in the second frame, the G pixel is in the third frame, and the B pixel is in the third frame. In the gradation 2, the G pixel and the B pixel are in the first frame, the R pixel and the B pixel are in the second frame, and the R pixel and the G pixel are in the third frame. Each pixel lights up. Further, at the gradation level 3, all the R, G, and B pixels are turned on in all the frames from the first to the third. At the gradation level of 0, all the R, G, and B pixels are not lit in all the frames from the first to the third.
That is, it is thinned out and does not light up.

【0057】その結果、例えば、階調度2の場合、図6
に点灯画素を「○」で、非点灯画素を「●」で示すよう
に、1つのフレームで、1つの絵素を構成するR、G、
Bの3つの画素のうち、フレーム毎に、同時に2つの画
素を点灯させ、かつ、フレームが進む毎に、点灯する
R、G、Bの画素を1画素分ずつシフトさせることがで
き、点灯する画素を散らばらせることができる。したが
って、従来のように、R、G、Bの全ての画素が同時
に、かつ、連続するフレームで点灯することを防止する
ことができ、フレーム毎の明暗の偏りを抑えて、フリッ
カーの発生を抑制することができる。
As a result, for example, in the case of a gradation level of 2,
In each pixel, one pixel includes R, G, and
Of the three B pixels, two pixels are turned on at the same time for each frame, and the R, G, and B pixels that are turned on can be shifted by one pixel each time the frame advances, and the pixels are turned on. Pixels can be scattered. Therefore, it is possible to prevent all the pixels of R, G, and B from lighting at the same time and in continuous frames as in the conventional art, and suppress the unevenness of brightness and darkness in each frame to suppress the occurrence of flicker. can do.

【0058】また、ラインカウンタ12で走査した走査
線をカウントし、走査ライン毎に、図6に示すように、
点灯を開始するR、G、Bの画素をシフトさせているの
で、走査ライン方向においても、R、G、Bの点灯画素
を散らばらせることができ、フリッカーの発生をより一
層抑制することができる。
Further, the scanning lines scanned by the line counter 12 are counted, and for each scanning line, as shown in FIG.
Since the R, G, B pixels that start lighting are shifted, the R, G, B lighting pixels can be scattered even in the scanning line direction, and the occurrence of flicker can be further suppressed. it can.

【0059】このように、本実施例によれば、複数フレ
ームのうち階調度に応じた回数だけ絵素を点灯させるこ
とにより、多階調表示するに際して、絵素を点灯するフ
レームを、階調度によって散らばらせているので、簡単
な回路構成により、明暗の偏りを防止することができ、
フリッカーの発生を抑制することができる。
As described above, according to this embodiment, by lighting the picture elements in the plurality of frames the number of times corresponding to the gradation, the frame in which the picture elements are lit is displayed in the gradation Since it is scattered by, it is possible to prevent the unevenness of light and dark with a simple circuit configuration,
The occurrence of flicker can be suppressed.

【0060】また、階調度が上がるに従って絵素の点灯
を開始するフレームを順次後側にずらせているので、よ
り一層簡単な回路構成により、フリッカーの発生を防止
することができる。
Further, since the frames for starting the lighting of the picture elements are sequentially shifted to the rear side as the gradation degree increases, it is possible to prevent the occurrence of flicker with a simpler circuit configuration.

【0061】さらに、階調度とフレームとに基づいて絵
素を点灯するフレームを適宜選択しているので、階調度
に合わせて点灯するフレームを適宜設定することがで
き、さらに簡単な回路構成により、より一層点灯する絵
素を散らばらせることができる。
Further, since the frame for lighting the picture element is appropriately selected based on the gradation and the frame, the frame for lighting can be appropriately set according to the gradation, and the simpler circuit configuration allows It is possible to make the picture elements that light up even more scattered.

【0062】また、各絵素がそれぞれR、G、Bの3つ
の画素で構成されており、当該絵素を構成する3つの画
素を複数のフレームに散らばらせて点灯させているの
で、各画素を異なるフレームで点灯させることができ、
より一層明暗の偏りを防止することができる。その結
果、カラーを表示する液晶表示装置において、より一層
フリッカーの発生を抑制することができる。
Further, since each picture element is composed of three pixels of R, G, and B, and the three pixels composing the picture element are scattered in a plurality of frames to be lit, Pixels can be lit in different frames,
It is possible to further prevent uneven brightness. As a result, it is possible to further suppress the occurrence of flicker in a liquid crystal display device that displays color.

【0063】なお、上記実施例においては、3つのフレ
ームで4階調表示する場合について説明したが、階調数
は、上記4階調に限るものではなく、7フレームで8階
調を得る場合や15フレームで16階調を得る場合等の
任意の階調表示に対しても、上記実施例と同様に適用す
ることができる。
In the above embodiment, the case of displaying 4 gradations in 3 frames has been described, but the number of gradations is not limited to the above 4 gradations, and 8 gradations are obtained in 7 frames. The same can be applied to the arbitrary gradation display such as when 16 gradations are obtained in 15 frames or the like as in the above embodiment.

【0064】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は、上
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲内で種々変更可能であることはいうまでもな
い。
Although the invention made by the present inventor has been specifically described based on the preferred embodiments, the present invention is not limited to the above embodiments and various modifications are possible without departing from the scope of the invention. It goes without saying that it can be changed.

【0065】[0065]

【発明の効果】請求項1記載の発明の液晶表示装置によ
れば、各絵素を構成するR、G、Bの3つの画素を、そ
れぞれが間引かれるタイミングを適宜分散して、同時に
間引かれるタイミングの頻度を少なくするための分散手
段を備えている。
According to the liquid crystal display device of the first aspect of the invention, the three pixels of R, G, and B which constitute each picture element are simultaneously dispersed by appropriately distributing the timing of thinning each pixel. The distribution means is provided to reduce the frequency of drawing timing.

【0066】したがって、簡単な回路構成により、n階
調のフルカラーを表示する液晶表示装置において、明暗
の偏りを防止することができ、フリッカーの発生を抑制
することができる。
Therefore, with a simple circuit configuration, in the liquid crystal display device for displaying full-color of n gradations, it is possible to prevent the unevenness of light and dark and suppress the occurrence of flicker.

【0067】この場合、請求項2記載に記載するよう
に、分散手段が、フレームのカウント数が増加する都
度、絵素の点灯を開始するフレームを順次前側あるいは
後側にずらせることにより、複数フレームのうち絵素を
点灯するフレームを、階調度によって散らばらせるよう
にすると、より一層簡単な回路構成により、フリッカー
の発生を防止することができる。
In this case, as described in claim 2, the dispersing means sequentially shifts the frame for starting the lighting of the picture element to the front side or the rear side each time the frame count number increases, so that a plurality of frames can be obtained. If the frames for lighting the picture elements among the frames are scattered according to the gradation, the flicker can be prevented with a simpler circuit configuration.

【0068】また、請求項3に記載するように、分散手
段が、階調度とフレームとに基づいて絵素を点灯するフ
レームを適宜選択するようにすると、階調度に合わせて
点灯するフレームを適宜設定することができ、さらに簡
単な回路構成により、より一層点灯する絵素を散らばら
せることができる。
Further, as described in claim 3, when the dispersion unit appropriately selects the frame for lighting the picture element based on the gradation and the frame, the frame for lighting is appropriately selected according to the gradation. It is possible to set, and it is possible to further scatter the picture elements that are turned on by a simpler circuit configuration.

【0069】さらに、請求項4に記載するように、絵素
が、複数の画素で構成されているとき、当該絵素を構成
する複数の画素を複数のフレームに散らばらせて点灯さ
せるようにすると、例えば、R、G、Bの3つの画素で
構成されたカラー液晶において、各画素を異なるフレー
ムで点灯させることができ、より一層明暗の偏りを防止
することができる。その結果、カラーを表示する液晶表
示装置において、より一層フリッカーの発生を抑制する
ことができる。
Further, as described in claim 4, when the picture element is composed of a plurality of pixels, the plurality of pixels composing the picture element are scattered in a plurality of frames to be turned on. Then, for example, in a color liquid crystal composed of three pixels of R, G, and B, each pixel can be turned on in a different frame, and the bias of light and dark can be prevented further. As a result, it is possible to further suppress the occurrence of flicker in a liquid crystal display device that displays color.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施例の液晶表示装置の構成を示すブロック
図。
FIG. 1 is a block diagram showing a configuration of a liquid crystal display device according to an embodiment.

【図2】図1の信号線駆動回路の回路ブロック図。FIG. 2 is a circuit block diagram of a signal line drive circuit in FIG.

【図3】図2に示す信号側駆動回路の各部の信号のタイ
ミング図。
FIG. 3 is a timing chart of signals of respective parts of the signal side drive circuit shown in FIG.

【図4】図2のセレクタのs端子に入力される選択信号
と映像信号の入力されるd0、d1端子の選択関係を示
す図。
4 is a diagram showing a selection relationship between a selection signal input to the s terminal of the selector of FIG. 2 and d0 and d1 terminals input of a video signal.

【図5】図2に示す信号側駆動回路による4階調表示の
場合の各階調度毎の間引きパターンを示す図。
5 is a diagram showing a thinning pattern for each gradation in the case of 4-gradation display by the signal side drive circuit shown in FIG.

【図6】図2に示す信号側駆動回路による間引き処理を
行った場合の階調度2の階調表示画面例を示す図。
FIG. 6 is a diagram showing an example of a gray scale display screen with a gray scale of 2 when the thinning process is performed by the signal side drive circuit shown in FIG.

【図7】従来の4階調表示の各階調度毎の間引きパター
ンを示す図。
FIG. 7 is a diagram showing a thinning pattern for each gradation in the conventional 4-gradation display.

【図8】従来の間引きパターンによる間引き処理を行っ
た場合の液晶表示画面上での表示画像例を示す図。
FIG. 8 is a diagram showing an example of a display image on a liquid crystal display screen when a thinning process using a conventional thinning pattern is performed.

【符号の説明】[Explanation of symbols]

1 液晶表示装置 2 液晶表示パネル 3 信号側駆動回路 4 走査側駆動回路 5 同期処理回路 6 コントローラ 7 A/D変換器 11 フレームカウンタ 12 ラインカウンタ 13 ドットカウンタ 14 デコーダ 15、16、17 セレクタ 18、19 ラッチ 20 分散回路 1 liquid crystal display device 2 liquid crystal display panel 3 signal side drive circuit 4 scanning side drive circuit 5 synchronization processing circuit 6 controller 7 A / D converter 11 frame counter 12 line counter 13 dot counter 14 decoder 15, 16, 17 selector 18, 19 Latch 20 distributed circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】各絵素をR、G、Bの3つの画素により構
成しているn階調のフルカラーを表示する液晶表示装置
において、 前記R、G、Bの画素それぞれが、間引かれるタイミン
グを適宜分散して、同時に間引かれるタイミングの頻度
を少なくするための分散手段を設けたことを特徴とする
液晶表示装置。
1. A liquid crystal display device for displaying a full color of n gradations in which each picture element is composed of three pixels of R, G, B, wherein each of the R, G, B pixels is thinned out. A liquid crystal display device, characterized in that a dispersion means is provided for appropriately distributing timings and reducing the frequency of timings to be simultaneously thinned.
【請求項2】前記分散手段は、 フレームのカウント数が増加する都度、前記絵素の点灯
を開始するフレームを順次前側あるいは後側にずらせる
ことにより、前記複数フレームのうち前記絵素を点灯す
るフレームを、階調度によって散らばらせことを特徴と
する請求項1記載の液晶表示装置。
2. The dispersing means sequentially shifts the frame for starting the lighting of the picture element to the front side or the rear side every time when the count number of the frame increases, thereby lighting the picture element of the plurality of frames. 2. The liquid crystal display device according to claim 1, wherein the frames to be dispersed are scattered according to the gradation.
【請求項3】前記分散手段は、 フレームを判別するフレーム判別回路と、 前記階調度と前記フレーム判別手段の判別結果とに基づ
いて前記絵素を点灯するフレームを選択する選択回路
と、 を備えたことを特徴とする請求項1または請求項2記載
の液晶表示装置。
3. The dispersion means comprises a frame discrimination circuit for discriminating a frame, and a selection circuit for selecting a frame for lighting the picture element based on the gradation degree and the discrimination result of the frame discrimination means. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is a liquid crystal display device.
【請求項4】前記液晶表示装置は、 前記絵素が、複数の画素で構成され、 前記分散手段が、該絵素を構成する複数の画素を前記複
数のフレームに散らばらせて点灯させることを特徴とす
る請求項1から請求項3のいずれかに記載の液晶表示装
置。
4. The liquid crystal display device, wherein the picture element is composed of a plurality of pixels, and the dispersion means lights the plurality of pixels composing the picture element in the plurality of frames in a scattered manner. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is a liquid crystal display device.
JP9371994A 1994-04-06 1994-04-06 Liquid crystal display Pending JPH07281154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9371994A JPH07281154A (en) 1994-04-06 1994-04-06 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9371994A JPH07281154A (en) 1994-04-06 1994-04-06 Liquid crystal display

Publications (1)

Publication Number Publication Date
JPH07281154A true JPH07281154A (en) 1995-10-27

Family

ID=14090230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9371994A Pending JPH07281154A (en) 1994-04-06 1994-04-06 Liquid crystal display

Country Status (1)

Country Link
JP (1) JPH07281154A (en)

Similar Documents

Publication Publication Date Title
US7161576B2 (en) Matrix-type display device
US6100872A (en) Display control method and apparatus
US6961038B2 (en) Color liquid crystal display device
JP4218249B2 (en) Display device
US5748163A (en) Dithering process for producing shaded images on display screens
EP0709824B1 (en) Display control method and apparatus
JP2002372956A (en) Liquid crystal display
JP2001042852A (en) Display device, method, and computer-readable storage medium
JP2003036056A (en) Liquid crystal display
US20050017939A1 (en) Display driver and image display method
JPH0772825A (en) PDP display device
JPH09178779A (en) Oscilloscope with video signal input
JP3619973B2 (en) Color panel display device and image information processing method
JPH0422272B2 (en)
JP2007333770A (en) Electro-optical device, driving circuit for electro-optical device, driving method of electro-optical device, and electronic apparatus
JPH07281154A (en) Liquid crystal display
JPH07191630A (en) Lcd multisynchronous monitor method
JP3991413B2 (en) Liquid crystal display device and driving circuit thereof
JP2006126528A (en) Display image quality control method and display device
JP3172450B2 (en) Image information processing device
US5751265A (en) Apparatus and method for producing shaded images on display screens
JP3240148B2 (en) Liquid crystal display
JP2005234566A (en) Display system and image processing apparatus
KR900008222Y1 (en) Gray level display circuit of lcd monitor
JPH07306664A (en) Display controller