JPH0728116B2 - 厚膜混成集積回路 - Google Patents

厚膜混成集積回路

Info

Publication number
JPH0728116B2
JPH0728116B2 JP3019436A JP1943691A JPH0728116B2 JP H0728116 B2 JPH0728116 B2 JP H0728116B2 JP 3019436 A JP3019436 A JP 3019436A JP 1943691 A JP1943691 A JP 1943691A JP H0728116 B2 JPH0728116 B2 JP H0728116B2
Authority
JP
Japan
Prior art keywords
copper conductor
thick film
integrated circuit
hybrid integrated
film hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3019436A
Other languages
English (en)
Other versions
JPH04236483A (ja
Inventor
浩 太田
修一 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP3019436A priority Critical patent/JPH0728116B2/ja
Publication of JPH04236483A publication Critical patent/JPH04236483A/ja
Publication of JPH0728116B2 publication Critical patent/JPH0728116B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は厚膜混成集積回路に関す
るものである。
【０００２】
【従来の技術】近年、厚膜混成集積回路において、従来
の銀系導体を銅導体に置き換える試みがなされている。
【０００３】すなわち、銅導体は導体抵抗が低く、ライ
ンを細くすることが可能であり、かつ耐マイグレーショ
ン性に優れていることからライン間隔を狭くすることも
可能なため、厚膜混成集積回路の小型化に有利な導体材
料であることが上げられる。
【０００４】したがって、高周波回路への利用や高速デ
ジタル化への対応という点でも注目されている。
【０００５】
【発明が解決しようとする課題】ところが、セラミック
基板上に印刷法で銅導体を形成する場合、９００℃の窒
素雰囲気中で焼成する方法がとられてきたが、性能の良
い厚膜抵抗や絶縁ガラス層が得られないという欠点があ
った。
【０００６】これに対し、パラジウム−銀導体において
は、信頼性の高い空気中焼成用酸化ルテニウム抵抗を利
用し、ルテニウム抵抗を空気中で焼成した後、銅導体ペ
ーストを印刷し、６００℃で焼成する方法が提案されて
きた。
【０００７】しかし、本発明者らの研究の結果、６００
℃の低温では銅導体の焼結が不充分で、耐はんだ性およ
び、電極強度が弱く、高信頼性の厚膜混成集積回路が得
られない。
【０００８】また焼結性を向上させるために、焼成温度
を高温にすれば抵抗体との接続部に接触異常が発生し、
第５図のように抵抗値が不安定になることが判明した。
【０００９】本発明は前記課題を解決し、高精度な厚膜
抵抗と高信頼性を有する銅導体による厚膜混成集積回路
基板を提供しようとするものである。
【００１０】
【課題を解決するための手段】第４図は銅導体を用いた
厚膜混成集積回路の従来例を示し、１はＡ l2 Ｏ3 など
の絶縁セラミック基板、２は空気中焼成により得られた
酸化ルテニウム系厚膜抵抗体、３は６００℃の窒素雰囲
気中で焼成された銅導体、４は、５５０〜６００℃の窒
素雰囲気焼成の可能なガラスや樹脂系の保護コート、５
は部品、６は外部リード、７の半田により構成されてい
る。
【００１１】本発明は、この銅導体を用いた厚膜混成集
積回路をさらに高性能、高精度、高信頼性に導くことを
目的としたものである
【００１２】すなわち、本発明はまず、絶縁セラミック
基板に空気中８００℃〜９００℃で焼成可能な、銀系下
層導体ペースト、クロスガラスペースト、厚膜抵抗ペー
ストを順次印刷焼成した後、銅導体ペーストを用い、外
部リード端子取付ランドおよび部品取付ランドを印刷
し、６００℃を超え７００℃以下の窒素雰囲気中で焼成
を行い、
【００１３】次いで、抵抗端子部を含む配線部に銅導体
ペーストを印刷し、５００℃以上６００℃未満の窒素雰
囲気中で焼成し、回路を形成する。その後、保護コート
を形成し、部品実装、外部リード端子接続を行い、厚膜
混成集積回路を構成するものである。
【００１４】
【作用】本発明の厚膜混成集積回路は、銅導体ペースト
を部品取付ランドおよび外部リード端子取付ランドに印
刷し、６００℃を超え７００℃以下の窒素雰囲気中で焼
成して、各ランドの接着強度を高め、次いで、抵抗部を
含む配線電極部に銅導体ペーストを印刷し、５００℃以
上６００℃未満の窒素雰囲気中で焼成することにより、
抵抗−銅導体界面に界面抵抗が発生せず、抵抗値精度や
Ｔ、Ｃ、Ｒで優れた特性を得ることができる。
【００１５】
【実施例】以下、本発明を実施例に基づき詳細に説明す
る。第１図、および第２図は本発明の一実施例の一部拡
大断面図で、１１はアルミナ基板、１２は厚膜抵抗体、
１３は第１の銅導体層、１４は第２図の銅導体層で、厚
膜抵抗体１２を形成したアルミナ基板１１に外部リード
付端子用ランド及び部品取付用ランドを銅導体ペースト
で印刷し、６００℃を超え、７００℃以上の窒素雰囲気
中で焼成して第１の銅導体層１３を形成し、その後、さ
らに抵抗端子部を含む配線電極用銅導体ペーストを印刷
し、５００℃以上６００℃未満の窒素雰囲気中で焼成し
て、第２の銅導体層１４を設け、厚膜混成集積回路を構
成するものである。
【００１６】なお、第３図は、第１の銅導体層１３と第
２の銅導体層１４を２層構造としたもので、熱エージン
グ特性をより向上させたものである。また、１５は保護
コート層で、１６は部品、１７は外部リード端子、１８
は半田である。
【００１７】
【発明の効果】以上のように、本発明は第６図に示すご
とく、初期的に優れた接着強度が得られ、また第７図の
ように熱エージング後の接着強度にも向上が見られ、従
来の銅導体を用いた厚膜混成集積回路の弱点である接着
強度の問題も解決できた。
【図面の簡単な説明】
【図１、図２、図３】本発明の厚膜混成集積回路の実施
例の一部拡大断面図である。
【図４】従来の厚膜混成集積回路の一部拡大断面図であ
る。
【図５】抵抗値−焼成温度関係特性図である。
【図６】電極強度−焼成温度関係特性図である。
【図７】電極強度−熱エージング時間特性図である。
【符号の説明】
１１：アルミナ基板 １２：厚膜抵抗体 １３：第
１の銅導体層 １４：第２の銅導体層 １５：保護コート層 １６：部
品 １７：外部リード端子 １８：半田

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】銅導体ペーストを部品取付ランドおよび外
    部リード端子取付ランドに印刷し、６００℃を超え７０
    ０℃以下の窒素雰囲気中で焼成して第１の銅導体層を形
    成し、その後さらに抵抗端子部を含む配線電極部に銅導
    体ペーストを印刷し、５００℃以上６００℃未満の窒素
    雰囲気中で焼成して第２の銅導体層を形成し、回路を構
    成することを特徴とする厚膜混成集積回路。
JP3019436A 1991-01-18 1991-01-18 厚膜混成集積回路 Expired - Lifetime JPH0728116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3019436A JPH0728116B2 (ja) 1991-01-18 1991-01-18 厚膜混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3019436A JPH0728116B2 (ja) 1991-01-18 1991-01-18 厚膜混成集積回路

Publications (2)

Publication Number Publication Date
JPH04236483A JPH04236483A (ja) 1992-08-25
JPH0728116B2 true JPH0728116B2 (ja) 1995-03-29

Family

ID=11999239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3019436A Expired - Lifetime JPH0728116B2 (ja) 1991-01-18 1991-01-18 厚膜混成集積回路

Country Status (1)

Country Link
JP (1) JPH0728116B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144657U (ja) * 1985-02-27 1986-09-06
JPS624354A (ja) * 1985-06-29 1987-01-10 Toshiba Corp 厚膜多層基板の製造方法

Also Published As

Publication number Publication date
JPH04236483A (ja) 1992-08-25

Similar Documents

Publication Publication Date Title
US4985377A (en) Glaze resistor
JP3019136B2 (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JPH04236483A (ja) 厚膜混成集積回路
JP2515202B2 (ja) セラミックス配線基板及びその製造方法
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JP2600477B2 (ja) 積層セラミック電子部品
JP3248377B2 (ja) 多層セラミック配線基板の製造方法
JPS63124596A (ja) 回路基板
JP2975491B2 (ja) チップ抵抗器
JP3093602B2 (ja) セラミック回路基板の製造方法
JPS6229194A (ja) 厚膜基板装置
JP2723555B2 (ja) グレーズ抵抗材料およびこれを用いた混成集積回路装置
JPH0521935A (ja) 回路基板
JPS60165795A (ja) 多層基板およびその製造方法
JP2842710B2 (ja) 回路基板
JPH0544200B2 (ja)
JPS60175495A (ja) 多層基板
JPS62262494A (ja) 多層回路基板の製造方法
JPS62219692A (ja) 厚膜多層回路基板
JPH0210548B2 (ja)
JPS6047496A (ja) セラミツク基板
JPS60182187A (ja) 厚膜端子
JPS61230392A (ja) 多層回路基板
JPH03237795A (ja) 厚膜印刷配線基板
JPH05129751A (ja) 厚膜回路基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110329

Year of fee payment: 16