JPH05129751A - 厚膜回路基板 - Google Patents
厚膜回路基板Info
- Publication number
- JPH05129751A JPH05129751A JP3291193A JP29119391A JPH05129751A JP H05129751 A JPH05129751 A JP H05129751A JP 3291193 A JP3291193 A JP 3291193A JP 29119391 A JP29119391 A JP 29119391A JP H05129751 A JPH05129751 A JP H05129751A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- thick film
- upper electrode
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 高密度ハイブリッドＩＣに使用する厚膜回路
基板において、誘電体層と上部電極層との接着強度が低
いため実装部品を直接上部電極層にはんだ付けできない
という課題を解決し、誘電体層上の上部電極層の接着強
度を向上させ、その上部電極層に直接実装部品の端子を
接続することができる厚膜回路基板を提供する。 【構成】 セラミック基板１上に下部電極層２と誘電体
層４と上部電極層５とから構成された高誘電率の厚膜コ
ンデンサを有する厚膜回路基板において、前記厚膜コン
デンサを被覆し、かつ厚膜コンデンサの上部電極層５の
一部が露出するように孔６ａを設けた結晶化ガラス等の
無機材料よりなるオーバーコート層６を形成し、実装部
品７の端子８を直接上部電極層５の一部に接続できる構
造とする。 【効果】 高周波回路，ディジタル回路用等の厚膜回路
に優れた耐ノイズ特性と、高密度実装性を与えることが
できる。
基板において、誘電体層と上部電極層との接着強度が低
いため実装部品を直接上部電極層にはんだ付けできない
という課題を解決し、誘電体層上の上部電極層の接着強
度を向上させ、その上部電極層に直接実装部品の端子を
接続することができる厚膜回路基板を提供する。 【構成】 セラミック基板１上に下部電極層２と誘電体
層４と上部電極層５とから構成された高誘電率の厚膜コ
ンデンサを有する厚膜回路基板において、前記厚膜コン
デンサを被覆し、かつ厚膜コンデンサの上部電極層５の
一部が露出するように孔６ａを設けた結晶化ガラス等の
無機材料よりなるオーバーコート層６を形成し、実装部
品７の端子８を直接上部電極層５の一部に接続できる構
造とする。 【効果】 高周波回路，ディジタル回路用等の厚膜回路
に優れた耐ノイズ特性と、高密度実装性を与えることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は高密度ハイブリッドＩＣ
に用いられるものであり、特に厚膜印刷技術によって高
密度に形成される厚膜回路基板に関する。
に用いられるものであり、特に厚膜印刷技術によって高
密度に形成される厚膜回路基板に関する。
【０００２】
【従来の技術】近年、電子機器が多様化，高性能化する
中にあって、その電子機器の小型化，高機能化を図るた
め導体，抵抗，誘電体などの厚膜ペーストをセラミック
基板上に印刷，焼成して回路を形成し、受動素子や能動
素子等を実装させたハイブリッドＩＣ用の基板が広く用
いられるようになってきた。この従来の厚膜回路基板
は、図２にその断面図に示すように、アルミナ等の焼結
されたセラミック基板１１上に、銀／パラジウムや銅な
どの導電性ペーストをスクリーン印刷し、空気中または
窒素雰囲気中にて焼成して下部電極層１２を形成する。
次に抵抗体ペーストを印刷，焼成して厚膜抵抗体層１３
を形成する。さらに下部電極層１２の上に誘電体層１４
を同様に印刷，焼成して形成する。この誘電体層１４の
上に再度銀／パラジウムや銅などの導電性ペーストを同
様に印刷，焼成して上部電極層１５を形成する。上記の
下部電極層１２と誘電体層１４および上部電極層１５で
厚膜コンデンサを構成している。その後、エポキシ樹脂
等の有機材料よりなるオーバーコート層１６を形成し、
下部電極層１２および上部電極層１５の引き出し端子１
７に半導体素子等の実装部品１８の端子１９をはんだ付
けして実装する。
中にあって、その電子機器の小型化，高機能化を図るた
め導体，抵抗，誘電体などの厚膜ペーストをセラミック
基板上に印刷，焼成して回路を形成し、受動素子や能動
素子等を実装させたハイブリッドＩＣ用の基板が広く用
いられるようになってきた。この従来の厚膜回路基板
は、図２にその断面図に示すように、アルミナ等の焼結
されたセラミック基板１１上に、銀／パラジウムや銅な
どの導電性ペーストをスクリーン印刷し、空気中または
窒素雰囲気中にて焼成して下部電極層１２を形成する。
次に抵抗体ペーストを印刷，焼成して厚膜抵抗体層１３
を形成する。さらに下部電極層１２の上に誘電体層１４
を同様に印刷，焼成して形成する。この誘電体層１４の
上に再度銀／パラジウムや銅などの導電性ペーストを同
様に印刷，焼成して上部電極層１５を形成する。上記の
下部電極層１２と誘電体層１４および上部電極層１５で
厚膜コンデンサを構成している。その後、エポキシ樹脂
等の有機材料よりなるオーバーコート層１６を形成し、
下部電極層１２および上部電極層１５の引き出し端子１
７に半導体素子等の実装部品１８の端子１９をはんだ付
けして実装する。
【０００３】
【発明が解決しようとする課題】しかしながら上記の従
来の厚膜回路基板の構成では、高誘電率を有する厚膜コ
ンデンサを形成する際に、誘電体層１４と上部電極層１
５との界面の接着強度が低く上部電極層１５の強度が十
分でないため、半導体素子等の実装部品１８の端子１９
を直接上部電極層１５とはんだ付けすることは困難であ
った。
来の厚膜回路基板の構成では、高誘電率を有する厚膜コ
ンデンサを形成する際に、誘電体層１４と上部電極層１
５との界面の接着強度が低く上部電極層１５の強度が十
分でないため、半導体素子等の実装部品１８の端子１９
を直接上部電極層１５とはんだ付けすることは困難であ
った。
【０００４】本発明は上記従来の課題を解決するもの
で、実装部品の端子を直接上部電極層と接続できる高誘
電率の厚膜コンデンサを有する厚膜回路基板を提供する
ことを目的とする。
で、実装部品の端子を直接上部電極層と接続できる高誘
電率の厚膜コンデンサを有する厚膜回路基板を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、セラミック基板上に下部電極層と誘電体層
と上部電極層とから構成された厚膜コンデンサを有する
厚膜回路基板であって、前記厚膜コンデンサを被覆しか
つ厚膜コンデンサの上部電極層の一部が露出するように
孔を設けた結晶化ガラス等の無機材料よりなるオーバー
コート層を備え、前記孔を介して厚膜コンデンサの上部
電極層の一部に直接実装部品の端子を接続することがで
きる構成を有するものである。
するために、セラミック基板上に下部電極層と誘電体層
と上部電極層とから構成された厚膜コンデンサを有する
厚膜回路基板であって、前記厚膜コンデンサを被覆しか
つ厚膜コンデンサの上部電極層の一部が露出するように
孔を設けた結晶化ガラス等の無機材料よりなるオーバー
コート層を備え、前記孔を介して厚膜コンデンサの上部
電極層の一部に直接実装部品の端子を接続することがで
きる構成を有するものである。
【０００６】
【作用】したがって本発明の構成によれば、結晶化ガラ
ス等の無機材料よりなるオーバーコート層を備えている
ために上部電極層の接着強度を向上させることができ、
また高誘電率の厚膜コンデンサを形成する上部電極層に
直接実装部品の端子を接続することができるため、その
上部電極層からの引き出し配線を短縮することができ、
優れた耐ノイズ特性を有するとともに高密度実装が可能
な高周波回路，ディジタル回路用等の厚膜回路基板を得
ることができる。
ス等の無機材料よりなるオーバーコート層を備えている
ために上部電極層の接着強度を向上させることができ、
また高誘電率の厚膜コンデンサを形成する上部電極層に
直接実装部品の端子を接続することができるため、その
上部電極層からの引き出し配線を短縮することができ、
優れた耐ノイズ特性を有するとともに高密度実装が可能
な高周波回路，ディジタル回路用等の厚膜回路基板を得
ることができる。
【０００７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の一実施例の厚膜回路
基板の断面図（ａ）とその部分平面図（ｂ）を示すもの
であり、図に示すようにアルミナ等の焼結されたセラミ
ック基板１の上に、銅などの導電性ペーストをスクリー
ン印刷し、窒素雰囲気中で８００〜９５０℃で焼成して
下部電極層２を形成する。次に抵抗体ペーストを印刷
し、窒素雰囲気中で８００〜９５０℃で焼成して厚膜抵
抗体層３を形成する。さらに下部電極層２の上を覆うよ
うに誘電体ペーストを印刷して誘電体層４を形成する。
この誘電体層４の上に再度銅などの導電性ペーストを同
様に印刷し、窒素雰囲気中で８００〜９５０℃で焼成し
て上部電極層５を形成する。この下部電極層２と誘電体
層４および上部電極層５で厚膜コンデンサを構成してい
る。その後、この厚膜コンデンサをセラミック基板１の
上から覆うように、かつ上部電極層５の上の一部に孔６
ａを備えた形状のガラスペーストを印刷し、窒素雰囲気
中で６００〜９５０℃で焼成してオーバーコート層６を
形成し、下部電極層２および上部電極層５に半導体素子
等の実装部品７の端子８をはんだ付けして実装する。
しながら説明する。図１は本発明の一実施例の厚膜回路
基板の断面図（ａ）とその部分平面図（ｂ）を示すもの
であり、図に示すようにアルミナ等の焼結されたセラミ
ック基板１の上に、銅などの導電性ペーストをスクリー
ン印刷し、窒素雰囲気中で８００〜９５０℃で焼成して
下部電極層２を形成する。次に抵抗体ペーストを印刷
し、窒素雰囲気中で８００〜９５０℃で焼成して厚膜抵
抗体層３を形成する。さらに下部電極層２の上を覆うよ
うに誘電体ペーストを印刷して誘電体層４を形成する。
この誘電体層４の上に再度銅などの導電性ペーストを同
様に印刷し、窒素雰囲気中で８００〜９５０℃で焼成し
て上部電極層５を形成する。この下部電極層２と誘電体
層４および上部電極層５で厚膜コンデンサを構成してい
る。その後、この厚膜コンデンサをセラミック基板１の
上から覆うように、かつ上部電極層５の上の一部に孔６
ａを備えた形状のガラスペーストを印刷し、窒素雰囲気
中で６００〜９５０℃で焼成してオーバーコート層６を
形成し、下部電極層２および上部電極層５に半導体素子
等の実装部品７の端子８をはんだ付けして実装する。
【０００８】本実施例による厚膜回路基板について高温
放置（１５０℃）試験により上部電極層５の接着強度特
性を測定した結果を従来のものと比較して（表１）に示
す。
放置（１５０℃）試験により上部電極層５の接着強度特
性を測定した結果を従来のものと比較して（表１）に示
す。
【０００９】
【表１】
【００１０】この（表１）から明らかなように、本実施
例による上部電極層５は、高温放置（１５０℃）試験に
おける５００時間後も、従来の上部電極層５に比べ接着
強度特性の点で優れた効果が得られている。
例による上部電極層５は、高温放置（１５０℃）試験に
おける５００時間後も、従来の上部電極層５に比べ接着
強度特性の点で優れた効果が得られている。
【００１１】以上のようにして構成された本実施例の厚
膜回路基板は、上部電極層５をセラミック基板１の上か
ら覆うようにかつ上部電極層５の一部が露出するように
孔６ａを備えてオーバーコート層６が設けられているた
めに上部電極層５の接着強度を向上させることができる
とともに、上部電極層５に直接実装部品７の端子８を接
続しているために配線を短縮することができ、耐ノイズ
特性を向上することができた。
膜回路基板は、上部電極層５をセラミック基板１の上か
ら覆うようにかつ上部電極層５の一部が露出するように
孔６ａを備えてオーバーコート層６が設けられているた
めに上部電極層５の接着強度を向上させることができる
とともに、上部電極層５に直接実装部品７の端子８を接
続しているために配線を短縮することができ、耐ノイズ
特性を向上することができた。
【００１２】
【発明の効果】上記実施例から明らかなように本発明
は、厚膜回路基板において厚膜コンデンサをセラミック
基板上から被覆し、かつ上部電極層の一部が露出するよ
うに孔を設けた結晶化ガラス等の無機材料よりなるオー
バーコート層を備えているため、、上部電極層の接着強
度を向上させることができる。また上部電極層に直接実
装部品の端子を接続することができるため上部電極層か
らの引き出し配線を短縮でき、ノイズ対策用として使用
される高周波回路，ディジタル回路用等の厚膜回路基板
の電気特性および実装密度を向上させることができる。
は、厚膜回路基板において厚膜コンデンサをセラミック
基板上から被覆し、かつ上部電極層の一部が露出するよ
うに孔を設けた結晶化ガラス等の無機材料よりなるオー
バーコート層を備えているため、、上部電極層の接着強
度を向上させることができる。また上部電極層に直接実
装部品の端子を接続することができるため上部電極層か
らの引き出し配線を短縮でき、ノイズ対策用として使用
される高周波回路，ディジタル回路用等の厚膜回路基板
の電気特性および実装密度を向上させることができる。
【図１】（ａ）本発明の一実施例における厚膜回路基板
の断面図 （ｂ）同厚膜回路基板の部分平面図
の断面図 （ｂ）同厚膜回路基板の部分平面図
【図２】（ａ）従来の厚膜回路基板の断面図 （ｂ）同厚膜回路基板の部分平面図
１ セラミック基板 ２ 下部電極層 ４ 誘電体層 ５ 上部電極層 ６ オーバーコート層 ６ａ 孔 ７ 実装部品 ８ 端子
【手続補正書】
【提出日】平成３年１１月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【表１】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 涼 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】セラミック基板上に下部電極層と誘電体層
と上部電極層とから構成された厚膜コンデンサを有する
厚膜回路基板であって、前記厚膜コンデンサを被覆しか
つ厚膜コンデンサの上部電極層の一部が露出するように
孔を設けた結晶化ガラス等の無機材料よりなるオーバー
コート層を備え、前記孔を介して厚膜コンデンサの上部
電極層の一部に直接実装部品の端子を接続することがで
きる構成を有する厚膜回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3291193A JPH05129751A (ja) | 1991-11-07 | 1991-11-07 | 厚膜回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3291193A JPH05129751A (ja) | 1991-11-07 | 1991-11-07 | 厚膜回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129751A true JPH05129751A (ja) | 1993-05-25 |
Family
ID=17765667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3291193A Pending JPH05129751A (ja) | 1991-11-07 | 1991-11-07 | 厚膜回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129751A (ja) |
-
1991
- 1991-11-07 JP JP3291193A patent/JPH05129751A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953213A (en) | Multichip module | |
| KR910004957B1 (ko) | 고주파 회로장치 | |
| US4639830A (en) | Packaged electronic device | |
| JPH0548271A (ja) | 機能性多層回路基板 | |
| JPH05129751A (ja) | 厚膜回路基板 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS6153852B2 (ja) | ||
| JPH02260592A (ja) | 回路基板 | |
| JPS6293993A (ja) | 電子回路装置とその実装方法 | |
| JP3005615U (ja) | コンデンサアレー | |
| JPH05283836A (ja) | 厚膜コンデンサを含む回路基板 | |
| JP3890850B2 (ja) | 電子回路装置 | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JPH03116797A (ja) | 厚膜表面実装回路 | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JPS6028144Y2 (ja) | 混成集積回路 | |
| JPH0347341Y2 (ja) | ||
| JPH02112299A (ja) | セラミック回路装置とその製造方法 | |
| JPS60165790A (ja) | 電子回路基板の製造方法 | |
| JPS6025291A (ja) | 混成集積回路基板の製造方法 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPS60240180A (ja) | 多層回路基板 | |
| JPS60175495A (ja) | 多層基板 |