JPH0728185B2 - プツシユプル出力回路 - Google Patents
プツシユプル出力回路Info
- Publication number
- JPH0728185B2 JPH0728185B2 JP61206775A JP20677586A JPH0728185B2 JP H0728185 B2 JPH0728185 B2 JP H0728185B2 JP 61206775 A JP61206775 A JP 61206775A JP 20677586 A JP20677586 A JP 20677586A JP H0728185 B2 JPH0728185 B2 JP H0728185B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- transistors
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はクロスオーバ歪を低減するために、アイドリン
グ電流を流して使用するプッシュプル出力回路に関し、
特にIC化に適した回路構成としたプッシュプル出力回路
に関するものである。
グ電流を流して使用するプッシュプル出力回路に関し、
特にIC化に適した回路構成としたプッシュプル出力回路
に関するものである。
［従来の技術］ この種の回路の一例を第２図に示す。
第２図において、１〜７はトランジスタ、8,9はダイオ
ード、10は電流源、11および12はそれぞれ抵抗値がR1お
よびR2の抵抗、13は負荷、14は電圧Vccの正電源、15は
電圧−VEEの負電源、16は入力端子、17は出力端子であ
る。
ード、10は電流源、11および12はそれぞれ抵抗値がR1お
よびR2の抵抗、13は負荷、14は電圧Vccの正電源、15は
電圧−VEEの負電源、16は入力端子、17は出力端子であ
る。
トランジスタ１と２はプッシュプル出力トランジスタを
構成し、トランジスタ１のコレクタに正電源14を接続
し、トランジスタ２のエミッタに負電源15を接続する。
トランジスタ１のエミッタとトランジスタ２のコレクタ
とを出力端子17に接続する。出力端子17には負荷13を接
続する。プッシュプル出力トランジスタ１および２のう
ち、出力の正電圧部分に対してはトランジスタ１が導通
し、出力の負電圧部分に対してはトランジスタ２が導通
する。
構成し、トランジスタ１のコレクタに正電源14を接続
し、トランジスタ２のエミッタに負電源15を接続する。
トランジスタ１のエミッタとトランジスタ２のコレクタ
とを出力端子17に接続する。出力端子17には負荷13を接
続する。プッシュプル出力トランジスタ１および２のう
ち、出力の正電圧部分に対してはトランジスタ１が導通
し、出力の負電圧部分に対してはトランジスタ２が導通
する。
トランジスタ３および４は、トランジスタ１のベースに
接続された電流ミラー回路を構成するトランジスタであ
り、トランジスタ５のコレクタ電流と等しい電流がトラ
ンジスタ４のコレクタ電流、すなわちトランジスタ１の
ベース電流となる。
接続された電流ミラー回路を構成するトランジスタであ
り、トランジスタ５のコレクタ電流と等しい電流がトラ
ンジスタ４のコレクタ電流、すなわちトランジスタ１の
ベース電流となる。
トランジスタ６はトランジスタ２と共にダーリントン接
続をなすトランジスタであり、このトランジスタ６にベ
ース電流が流れると、トランジスタ２が導通し、その出
力が負になる。
続をなすトランジスタであり、このトランジスタ６にベ
ース電流が流れると、トランジスタ２が導通し、その出
力が負になる。
トランジスタ５と１の各エミッタ間には抵抗11を接続す
る。トランジスタ２のコレクタとトランジスタ６のエミ
ッタとの間には抵抗12を接続する。
る。トランジスタ２のコレクタとトランジスタ６のエミ
ッタとの間には抵抗12を接続する。
トランジスタ７は入力端子16に入来した信号を電圧増幅
するためのものであって、その増幅出力をトランジスタ
５および６のベース信号として入力する。
するためのものであって、その増幅出力をトランジスタ
５および６のベース信号として入力する。
トランジスタ７のエミッタを負電源15に接続し、同コレ
クタと正電源14との間には、電流源10とレベルシフト用
ダイオード８および９との直列回路を配置する。電流源
10とダイオード８のアノードとをトランジスタ５のベー
スに接続し、トランジスタ７のコレクタとダイオード９
のカソードとをトランジスタ６のベースに接続する。
クタと正電源14との間には、電流源10とレベルシフト用
ダイオード８および９との直列回路を配置する。電流源
10とダイオード８のアノードとをトランジスタ５のベー
スに接続し、トランジスタ７のコレクタとダイオード９
のカソードとをトランジスタ６のベースに接続する。
ここで、電流源10は、トランジスタ７の負荷およびトラ
ンジスタ５と６のベース電流供給源となる。また、ダイ
オード８と９はレベルシフトのためのものであって、出
力端子17における出力電圧が０のときに、クロスオーバ
ー歪を低減するために、これらダイオード８および９に
よりトランジスタ5,6にわずかな電流を流すことによっ
て、トランジスタ１および２にアイドリング電流Idを流
す。
ンジスタ５と６のベース電流供給源となる。また、ダイ
オード８と９はレベルシフトのためのものであって、出
力端子17における出力電圧が０のときに、クロスオーバ
ー歪を低減するために、これらダイオード８および９に
よりトランジスタ5,6にわずかな電流を流すことによっ
て、トランジスタ１および２にアイドリング電流Idを流
す。
アイドリング電流Idの値は、数mA以上は必要であるが、
必要以上にIdを流すことは、電力損失の点から好ましく
ない。また、温度に対し正の温度特性を持つことは熱暴
走を引き起すことになるので、避ける必要がある。第１
図において、Idを数mAとするためには、トランジスタ１
のベース電流は数μＡ程度としなければならない。トラ
ンジスタ５のコレクタ電流はトランジスタ１のベース電
流と等しいので、数10μＡである。
必要以上にIdを流すことは、電力損失の点から好ましく
ない。また、温度に対し正の温度特性を持つことは熱暴
走を引き起すことになるので、避ける必要がある。第１
図において、Idを数mAとするためには、トランジスタ１
のベース電流は数μＡ程度としなければならない。トラ
ンジスタ５のコレクタ電流はトランジスタ１のベース電
流と等しいので、数10μＡである。
電流源10の電流値は回路の最大出力電流が200mA程度の
時に200μＡは必要であり、その場合、トランジスタ５
のコレクタ電流を50μＡ程度とするためには、抵抗11の
値R1＝720Ωとなる。この回路の最大出力電圧VOMは、次
式で表わされる。
時に200μＡは必要であり、その場合、トランジスタ５
のコレクタ電流を50μＡ程度とするためには、抵抗11の
値R1＝720Ωとなる。この回路の最大出力電圧VOMは、次
式で表わされる。
VOM≒Vcc−VI10−VBE5−R1・IC5 （１） ここで、 VI10:電流源10の飽和電圧 VBE5:トランジスタ５のベース・エミッタ電圧 IC5:トランジスタ５のコレクタ電流 である。IC5の値は、トランジスタ１の出力電流を200mA
とする場合には、トランジスタ１の電流増幅率を50とす
ると、4mAである。従って、（１）式の第４項は2.88Vと
なり、VOMはこの分だけ小さくなる。
とする場合には、トランジスタ１の電流増幅率を50とす
ると、4mAである。従って、（１）式の第４項は2.88Vと
なり、VOMはこの分だけ小さくなる。
［発明が解決しようとする問題点］ このような、Vccを9V程度で使用する場合にはR1の電圧
降下による最大出力電圧への影響は極めて大きく最大出
力電力が減少してしまうという問題がある。
降下による最大出力電圧への影響は極めて大きく最大出
力電力が減少してしまうという問題がある。
更に、トランジスタの電流増幅率は温度とともに大きく
なるので、トランジスタ５のコレクタ電流が一定であっ
ても、アイドリング電流Idは温度が高くなるにつれて増
加してしまうという欠点がある。
なるので、トランジスタ５のコレクタ電流が一定であっ
ても、アイドリング電流Idは温度が高くなるにつれて増
加してしまうという欠点がある。
そこで、本発明の目的は、上述したように回路中の最大
出力電圧を制限する抵抗を削除し、更にアイドリング電
流の温度依存性を負とすることにより、上述の問題点を
解決を図ったプッシュプル出力回路を提供することにあ
る。
出力電圧を制限する抵抗を削除し、更にアイドリング電
流の温度依存性を負とすることにより、上述の問題点を
解決を図ったプッシュプル出力回路を提供することにあ
る。
［問題点を解決するための手段］ このような目的を達成するために、本発明は、プッシュ
プル接続をなす第１および第２の出力トランジスタを有
し、第１および第２トランジスタの接続点に出力端子を
接続したプッシュプル接続段と、第１の出力トランジス
タと共に電流ミラー回路を構成する第３のトランジスタ
と第１の抵抗との第１直列回路と、第２の出力トランジ
スタと共に電流ミラー回路を構成する第４のトランジス
タと第２の抵抗との第２直列回路と、第１および第２の
出力トランジスタと、それぞれ、ダーリントン接続をな
す第５および第６のトランジスタと、第５および第６の
トランジスタに駆動電流を供給する電流源と、第５およ
び第６のトランジスタに対して、所定のレベルシフトを
与えて入力信号を供給すると共に、第１および第２出力
トランジスタからのプッシュプル出力が零のときに、電
流ミラー回路に対して、第１および第２出力トランジス
タによるプッシュプル出力のアイドリング電流に対応す
る電流を流すようにする手段とを具え、第１直列回路お
よび第６トランジスタをプッシュプル接続段の出力端子
に接続したことを特徴とする。
プル接続をなす第１および第２の出力トランジスタを有
し、第１および第２トランジスタの接続点に出力端子を
接続したプッシュプル接続段と、第１の出力トランジス
タと共に電流ミラー回路を構成する第３のトランジスタ
と第１の抵抗との第１直列回路と、第２の出力トランジ
スタと共に電流ミラー回路を構成する第４のトランジス
タと第２の抵抗との第２直列回路と、第１および第２の
出力トランジスタと、それぞれ、ダーリントン接続をな
す第５および第６のトランジスタと、第５および第６の
トランジスタに駆動電流を供給する電流源と、第５およ
び第６のトランジスタに対して、所定のレベルシフトを
与えて入力信号を供給すると共に、第１および第２出力
トランジスタからのプッシュプル出力が零のときに、電
流ミラー回路に対して、第１および第２出力トランジス
タによるプッシュプル出力のアイドリング電流に対応す
る電流を流すようにする手段とを具え、第１直列回路お
よび第６トランジスタをプッシュプル接続段の出力端子
に接続したことを特徴とする。
［作 用］ 本発明によれば、プッシュプル出力段トランジスタの各
々を含む電流ミラー回路を設け、アイドリング電流Idが
この電流ミラー回路を流れる電流IBに対して後述の
（２）式に示す関係をもつようになし、温度上昇と共に
アイドリング電流Idが減少するようになし、しかも、正
負の最大出力電圧を、電流源の飽和電圧および電圧源と
ダーリントン接続回路のトランジスタのベース・エミッ
タ電圧および飽和電圧で定めるようになしたので、温度
に対して安定であると共に、最大出力電圧幅を大きくで
きるので、電源の利用効率が高いプッシュプル出力回路
を構成することができる。
々を含む電流ミラー回路を設け、アイドリング電流Idが
この電流ミラー回路を流れる電流IBに対して後述の
（２）式に示す関係をもつようになし、温度上昇と共に
アイドリング電流Idが減少するようになし、しかも、正
負の最大出力電圧を、電流源の飽和電圧および電圧源と
ダーリントン接続回路のトランジスタのベース・エミッ
タ電圧および飽和電圧で定めるようになしたので、温度
に対して安定であると共に、最大出力電圧幅を大きくで
きるので、電源の利用効率が高いプッシュプル出力回路
を構成することができる。
すなわち、本発明では、出力電圧を制限する抵抗なし
に、アイドリング電流の温度依存性を負にすることによ
り、温度的に安定であり、しかも最大出力電圧の大きな
プッシュプル出力回路を構成することができる。
に、アイドリング電流の温度依存性を負にすることによ
り、温度的に安定であり、しかも最大出力電圧の大きな
プッシュプル出力回路を構成することができる。
［実施例］ 以下に、図面を参照して、本発明を詳細に説明する。
本発明の一実施例を第１図に示す。
第１図において、21〜27はトランジスタ、28〜30はダイ
オード、31は電流源、32および33は、それぞれ、抵抗値
R3およびR4の抵抗、34は負荷、35は電圧Vccの正電源、3
6は電圧−VEEの負電源、37は入力端子、38は出力端子で
ある。
オード、31は電流源、32および33は、それぞれ、抵抗値
R3およびR4の抵抗、34は負荷、35は電圧Vccの正電源、3
6は電圧−VEEの負電源、37は入力端子、38は出力端子で
ある。
トランジスタ21と22はプッシュプル出力トランジスタを
構成するマルチエミッタ形のトランジスタである。トラ
ンジスタ21のコレクタに正電源35を接続し、トランジス
タ22のエミッタに負電源36を接続する。トランジスタ21
のエミッタとトランジスタ22のコレクタとを出力端子38
に接続する。出力端子38には負荷34を接続する。トラン
ジスタ21と23、およびトランジスタ22と25は、それぞ
れ、ダーリントン接続をなしている。トランジスタ21と
24および抵抗32は一種の電流ミラー回路を構成し、トラ
ンジスタ22と28および抵抗33も一種の電流ミラー回路を
構成する。
構成するマルチエミッタ形のトランジスタである。トラ
ンジスタ21のコレクタに正電源35を接続し、トランジス
タ22のエミッタに負電源36を接続する。トランジスタ21
のエミッタとトランジスタ22のコレクタとを出力端子38
に接続する。出力端子38には負荷34を接続する。トラン
ジスタ21と23、およびトランジスタ22と25は、それぞ
れ、ダーリントン接続をなしている。トランジスタ21と
24および抵抗32は一種の電流ミラー回路を構成し、トラ
ンジスタ22と28および抵抗33も一種の電流ミラー回路を
構成する。
トランジスタ21および22の各エミッタ面積はトランジス
タ24および26の各エミッタ面積のＮ倍（Ｎ＞１）であ
る。
タ24および26の各エミッタ面積のＮ倍（Ｎ＞１）であ
る。
トランジスタ27は入力端子37に入来した信号を電圧増幅
するためのものであって、その増幅出力をトランジスタ
23および25へベース信号として入力する。
するためのものであって、その増幅出力をトランジスタ
23および25へベース信号として入力する。
トランジスタ27のエミッタを負電源36に接続し、同コレ
クタと正電源35との間には、電流源31とレベルシフト用
ダイオード28〜30との直列回路を配置する。電流源31と
ダイオード28のアノードとをトランジスタ23のベースに
接続し、トランジスタ27のコレクタとダイオード30のカ
ソードとをトランジスタ25のベースに接続する。
クタと正電源35との間には、電流源31とレベルシフト用
ダイオード28〜30との直列回路を配置する。電流源31と
ダイオード28のアノードとをトランジスタ23のベースに
接続し、トランジスタ27のコレクタとダイオード30のカ
ソードとをトランジスタ25のベースに接続する。
電流源31は、トランジスタ27の負荷およびトランジスタ
23および25のベース電流供給源となる。ダイオード28〜
30はレベルシフトのためのものであって、出力端子38に
おける出力電圧が０のときに、トランジスタ23および24
から抵抗32を通して電流IBが流れるようにするためのも
のである。
23および25のベース電流供給源となる。ダイオード28〜
30はレベルシフトのためのものであって、出力端子38に
おける出力電圧が０のときに、トランジスタ23および24
から抵抗32を通して電流IBが流れるようにするためのも
のである。
出力電圧がOVのときに、プッシュプルトランジスタ21お
よび22を流れるアイドリング電流Idと、トランジスタ24
を流れる電流IBとの間には、 IB＜Id なる関係があるが、Id/IBは、IBが増加すると急激に大
きくなる。さらに詳述すると、IdとIBとの間には、次式
の関係がある。
よび22を流れるアイドリング電流Idと、トランジスタ24
を流れる電流IBとの間には、 IB＜Id なる関係があるが、Id/IBは、IBが増加すると急激に大
きくなる。さらに詳述すると、IdとIBとの間には、次式
の関係がある。
Id＝Ｎ・IB exp（ｑ・IB・R3/kT） （２） ここで、 q:電子の電荷量 k:ボルツマン定数 T:絶対温度 である。IBの値は、電流源31の電流値、抵抗32の値R3に
より決まる値であるので、Idが所望の値となるようにこ
のIBの値を調整する。（２）式から分かるように、Idは
トランジスタの電流増幅率に依存せず、また温度が高く
なると、Idは減少する方向となるので、熱暴走は起らな
い。さらにまた、Idはトランジスタの電流増幅率によら
ないため、ウエハプロセスのバラツキによるIdの変化も
少ないという利点もある。本実施例の正負の最大出力電
圧VOM（＋）およびVOM（−）は、 VOM（＋）＝Vcc−VI31−VBE23−VBE21 （３） VOM（−）＝−VEE＋VBE22＋VCE(sat)25 （４） ここで VI31:電流源31の飽和電圧 VBE23:トランジスタ23のベース・エミッタ電圧 VBE21:トランジスタ21のベース・エミッタ電圧 VBE22:トランジスタ22のベース・エミッタ電圧 VCE(sat)25:トランジスタ25の飽和電圧 で与えられる。
より決まる値であるので、Idが所望の値となるようにこ
のIBの値を調整する。（２）式から分かるように、Idは
トランジスタの電流増幅率に依存せず、また温度が高く
なると、Idは減少する方向となるので、熱暴走は起らな
い。さらにまた、Idはトランジスタの電流増幅率によら
ないため、ウエハプロセスのバラツキによるIdの変化も
少ないという利点もある。本実施例の正負の最大出力電
圧VOM（＋）およびVOM（−）は、 VOM（＋）＝Vcc−VI31−VBE23−VBE21 （３） VOM（−）＝−VEE＋VBE22＋VCE(sat)25 （４） ここで VI31:電流源31の飽和電圧 VBE23:トランジスタ23のベース・エミッタ電圧 VBE21:トランジスタ21のベース・エミッタ電圧 VBE22:トランジスタ22のベース・エミッタ電圧 VCE(sat)25:トランジスタ25の飽和電圧 で与えられる。
（３）式を（１）式と比べると、（３）式には抵抗によ
る項がなく、その代りにVBE21となっている。VBE21は0.
7〜1V程度であり、（１）式でのR1・IC5の値2.88Vに比
べ、2V程度小さい。従って、本実施例によれば、従来例
に比べて、最大出力電圧が2Vほど改善されることにな
る。VOM（−）は（４）式から分かるように、更に改善
される。
る項がなく、その代りにVBE21となっている。VBE21は0.
7〜1V程度であり、（１）式でのR1・IC5の値2.88Vに比
べ、2V程度小さい。従って、本実施例によれば、従来例
に比べて、最大出力電圧が2Vほど改善されることにな
る。VOM（−）は（４）式から分かるように、更に改善
される。
［発明の効果］ 以上から明らかなように、本発明によれば、プッシュプ
ル出力段トランジスタの各々を含む電流ミラー回路を設
け、アイドリング電流Idがこの電流ミラー回路を流れる
電流IBに対して（２）式に示す関係をもつようになし、
温度上昇と共にアイドリング電流Idが減少するようにな
し、しかも、正負の最大出力電圧を、電流源の飽和電圧
および電圧源とダーリントン接続回路のトランジスタの
ベース・エミッタ電圧および飽和電圧で定めるようにな
したので、温度に対して安定であると共に、最大出力電
圧幅が大きくできるので、電源の利用効率が高いプッシ
ュプル出力回路を構成することができる。特に、電源電
圧が小さいときに本発明の効果が大きい。
ル出力段トランジスタの各々を含む電流ミラー回路を設
け、アイドリング電流Idがこの電流ミラー回路を流れる
電流IBに対して（２）式に示す関係をもつようになし、
温度上昇と共にアイドリング電流Idが減少するようにな
し、しかも、正負の最大出力電圧を、電流源の飽和電圧
および電圧源とダーリントン接続回路のトランジスタの
ベース・エミッタ電圧および飽和電圧で定めるようにな
したので、温度に対して安定であると共に、最大出力電
圧幅が大きくできるので、電源の利用効率が高いプッシ
ュプル出力回路を構成することができる。特に、電源電
圧が小さいときに本発明の効果が大きい。
第１図は本発明の一実施例を示す回路図、 第２図は従来例を示す回路図である。 1,2;21,22……プッシュプル出力トランジスタ、 3,4;24,26……電流ミラー回路用トランジスタ、 ５……トランジスタ、 6;23,25……ダーリントン接続用トランジスタ、 7;27……電圧増幅用ダイオード、 8,9;28,29,30……レベルシフト用ダイオード、 10,31……電流源、 11,12;32,33……抵抗、 13,34……負荷、 14,35……Vccの正電圧源、 15,36……−VEE負電圧源、 16,37……入力端子、 17,38……出力端子。
Claims (1)
- 【請求項１】プッシュプル接続をなす第１および第２の
出力トランジスタを有し、前記第１および第２トランジ
スタの接続点に出力端子を接続したプッシュプル接続段
と、 前記第１の出力トランジスタと共に電流ミラー回路を構
成する第３のトランジスタと第１の抵抗との第１直列回
路と、 前記第２の出力トランジスタと共に電流ミラー回路を構
成する第４のトランジスタと第２の抵抗との第２直列回
路と、 前記第１および第２の出力トランジスタと、それぞれ、
ダーリントン接続をなす第５および第６とトランジスタ
と、 前記第５および第６のトランジスタに駆動電流を供給す
る電流源と、 前記第５および第６のトランジスタに対して、所定のレ
ベルシフトを与えて入力信号を供給すると共に、前記第
１および第２出力トランジスタからのプッシュプル出力
が零のときに、前記電流ミラー回路に対して、前記第１
および第２出力トランジスタによるプッシュプル出力の
アイドリング電流に対応する電流を流すようにする手段
と を具え、前記第１直列回路および前記第６トランジスタ
を前記プッシュプル接続段の出力端子に接続したことを
特徴とするプッシュプル出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206775A JPH0728185B2 (ja) | 1986-09-04 | 1986-09-04 | プツシユプル出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206775A JPH0728185B2 (ja) | 1986-09-04 | 1986-09-04 | プツシユプル出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6363206A JPS6363206A (ja) | 1988-03-19 |
| JPH0728185B2 true JPH0728185B2 (ja) | 1995-03-29 |
Family
ID=16528880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206775A Expired - Lifetime JPH0728185B2 (ja) | 1986-09-04 | 1986-09-04 | プツシユプル出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728185B2 (ja) |
-
1986
- 1986-09-04 JP JP61206775A patent/JPH0728185B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6363206A (ja) | 1988-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005101734A (ja) | 高出力増幅回路 | |
| US4723111A (en) | Amplifier arrangement | |
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| KR930001292B1 (ko) | 푸시-풀 증폭기 | |
| US6292057B1 (en) | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads | |
| US4706039A (en) | Amplifier arrangement | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| US3739292A (en) | Amplifier circuit using complementary symmetry transistors | |
| US4205273A (en) | Pulse signal amplifier | |
| JPS5845842B2 (ja) | トランジスタ増幅回路 | |
| JPH0728185B2 (ja) | プツシユプル出力回路 | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JPS6154286B2 (ja) | ||
| JP2722663B2 (ja) | 基準電圧回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP2722776B2 (ja) | 出力電圧制御回路 | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JPH0326435B2 (ja) | ||
| JP2657239B2 (ja) | コレクタ出力を伴う増幅器段 | |
| JPH06177731A (ja) | 電流切換回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPS6119548Y2 (ja) | ||
| JPS6040017Y2 (ja) | 電力増幅回路 |