JPS6363206A - プツシユプル出力回路 - Google Patents
プツシユプル出力回路Info
- Publication number
- JPS6363206A JPS6363206A JP61206775A JP20677586A JPS6363206A JP S6363206 A JPS6363206 A JP S6363206A JP 61206775 A JP61206775 A JP 61206775A JP 20677586 A JP20677586 A JP 20677586A JP S6363206 A JPS6363206 A JP S6363206A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- transistors
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はクロスオーバ歪を低減するために、アイドリン
グ電流を流して使用するプッシュプル出力回路に関し、
特にIC化に通した回路構成としたプッシュプル出力回
路に関するものである。
グ電流を流して使用するプッシュプル出力回路に関し、
特にIC化に通した回路構成としたプッシュプル出力回
路に関するものである。
[従来の技術]
この種の回路の一例を第2図に示す。
第2図において、1〜7はトランジスタ、8゜9はダイ
オード、lOは電流源、11および12はそれぞれ抵抗
値がR1およびR2の抵抗、13は負荷、14は電圧V
ccの正電源、15は電圧−VEEの負電源、16は入
力端子、17は出力端子である。
オード、lOは電流源、11および12はそれぞれ抵抗
値がR1およびR2の抵抗、13は負荷、14は電圧V
ccの正電源、15は電圧−VEEの負電源、16は入
力端子、17は出力端子である。
トランジスタ1と2はプッシュプル出力トランジスタを
構成し、トランジスタ1のコレクタに正電源14を接続
し、トランジスタ2のエミッタに負電源15を接続する
。トランジスタ1のエミッタとトランジスタ2のコレク
タとを出力端子17に接続する。出力端子17には負荷
13を接続する。プッシュプル出力トランジスタ1およ
び2のうち、出力の正電圧部分に対してはトランジスタ
1が導通し、出力の負電圧部分に対してはトランジスタ
2が導通する。
構成し、トランジスタ1のコレクタに正電源14を接続
し、トランジスタ2のエミッタに負電源15を接続する
。トランジスタ1のエミッタとトランジスタ2のコレク
タとを出力端子17に接続する。出力端子17には負荷
13を接続する。プッシュプル出力トランジスタ1およ
び2のうち、出力の正電圧部分に対してはトランジスタ
1が導通し、出力の負電圧部分に対してはトランジスタ
2が導通する。
トランジスタ3および4は、トランジスタlのベースに
接続された電流ミラー回路を構成するトランジスタであ
り、トランジスタ5のコレクタ電流と等しい電流がトラ
ンジスタ4のコレクタ電流、すなわちトランジスタlの
ベース電流となる。
接続された電流ミラー回路を構成するトランジスタであ
り、トランジスタ5のコレクタ電流と等しい電流がトラ
ンジスタ4のコレクタ電流、すなわちトランジスタlの
ベース電流となる。
トランジスタ6はトランジスタ2と共にダーリントン接
続をなすトランジスタであり、このトランジスタ6にベ
ース電流が流れると、トランジスタ2が導通し、その出
力が負になる。
続をなすトランジスタであり、このトランジスタ6にベ
ース電流が流れると、トランジスタ2が導通し、その出
力が負になる。
トランジスタ5と1の各エミッタ間には抵抗11を接続
する。トランジスタ2のコレクタとトランジスタ6のエ
ミッタとの間には抵抗12を接続する。
する。トランジスタ2のコレクタとトランジスタ6のエ
ミッタとの間には抵抗12を接続する。
トランジスタ7は入力端子16に入来した信号を電圧増
幅するためのものであって、その増幅出力をトランジス
タ5および6のベース信号として人力する。
幅するためのものであって、その増幅出力をトランジス
タ5および6のベース信号として人力する。
トランジスタ7のエミッタを負電源15に接続し、同コ
レクタと正電源14との間には、電流源10とレベルシ
フト用ダイオード8および9との直列回路を配置する。
レクタと正電源14との間には、電流源10とレベルシ
フト用ダイオード8および9との直列回路を配置する。
電流源lOとダイオード8のアノードとをトランジスタ
5のベースに接続し、トランジスタ7のコレクタとダイ
オード9のカソードとをトランジスタ6のベースに接続
する。
5のベースに接続し、トランジスタ7のコレクタとダイ
オード9のカソードとをトランジスタ6のベースに接続
する。
ここで、電流源10は、トランジスタ7の負荷およびト
ランジスタ5と6のベース電流供給源となる。また、ダ
イオード8と9はレベルシフトのためのものであって、
出力端子17における出力電圧がOのときに、クロスオ
ーバー歪を低減するために、これらダイオード8および
9によりトランジスタ5.6にわずかな電流を流すこと
によって、トランジスタ1および2にアイドリング電流
■6を流す。
ランジスタ5と6のベース電流供給源となる。また、ダ
イオード8と9はレベルシフトのためのものであって、
出力端子17における出力電圧がOのときに、クロスオ
ーバー歪を低減するために、これらダイオード8および
9によりトランジスタ5.6にわずかな電流を流すこと
によって、トランジスタ1および2にアイドリング電流
■6を流す。
アイドリング電流I、の値は、数mA以上は必要である
が、必要以上にIdを流すことは、電力損失の点から好
ましくない。また、温度に対し正の温度特性を持つこと
は熱暴走を引き起すことになるので、避ける必要がある
。第1図において、Xdを数mAとするためには、トラ
ンジスタ1のベース電流は数μへ程度としなければなら
ない。トランジスタ5のコレクタ電流はトランジスタ1
のベース電流と等しいので、数lOμAである。
が、必要以上にIdを流すことは、電力損失の点から好
ましくない。また、温度に対し正の温度特性を持つこと
は熱暴走を引き起すことになるので、避ける必要がある
。第1図において、Xdを数mAとするためには、トラ
ンジスタ1のベース電流は数μへ程度としなければなら
ない。トランジスタ5のコレクタ電流はトランジスタ1
のベース電流と等しいので、数lOμAである。
電流源lOの電流値は回路の最大出力電流が200mA
程度の時に 200μAは必要であり、その場合、トラ
ンジスタ5のコレクタ電流を50μA程度とするために
は、抵抗11の値Rl−720Ωとなる。
程度の時に 200μAは必要であり、その場合、トラ
ンジスタ5のコレクタ電流を50μA程度とするために
は、抵抗11の値Rl−720Ωとなる。
この回路の最大出力電圧VOMは、次式で表わされる。
VOM ’9 VCCVIIO−VBES Ft+i
cs (1)ここで、 vllo:電流源10の飽和電圧 ■、3ε5:トランジスタ5のベース・エミッタ電圧I
cs : トランジスタ5のコレクタ電流である。+0
8の値は、トランジスタlの出力電流を200mAとす
る場合には、トランジスタ1の電流増幅率を50とする
と、4mAである。従って、(1)式の第4項は2 、
aavとなり、VOMはこの分だけ小さくなる。
cs (1)ここで、 vllo:電流源10の飽和電圧 ■、3ε5:トランジスタ5のベース・エミッタ電圧I
cs : トランジスタ5のコレクタ電流である。+0
8の値は、トランジスタlの出力電流を200mAとす
る場合には、トランジスタ1の電流増幅率を50とする
と、4mAである。従って、(1)式の第4項は2 、
aavとなり、VOMはこの分だけ小さくなる。
[発明が解決しようとする問題点]
このように、Vccを9v程度で使用する場合にはR1
の電圧降下による最大出力電圧への影響は極めて大きく
最大出力電力が減少してしまうという問題がある。
の電圧降下による最大出力電圧への影響は極めて大きく
最大出力電力が減少してしまうという問題がある。
更に、トランジスタの電流増幅率は温度とともに大きく
なるので、トランジスタ5のコレクタ電流が一定であっ
ても、アイドリング電流1.は温度が高くなるにつれて
増加してしまうという欠点がある。
なるので、トランジスタ5のコレクタ電流が一定であっ
ても、アイドリング電流1.は温度が高くなるにつれて
増加してしまうという欠点がある。
そこで、本発明の目的は、上述したように回路中の最大
出力電圧を制限する抵抗を削除し、更にアイドリング電
流の温度依存性を負とすることにより、上述の問題点の
解決を図ったプッシュプル出力回路を提供することにあ
る。
出力電圧を制限する抵抗を削除し、更にアイドリング電
流の温度依存性を負とすることにより、上述の問題点の
解決を図ったプッシュプル出力回路を提供することにあ
る。
[問題点を解決するための手段]
このような目的を達成するために、本発明は、プッシュ
プル接続をなす第1および第2の出力トランジスタを有
し、第1および第2トランジスタの接続点に出力端子を
接続したプッシュプル接続段と、第1の出力トランジス
タと共に電流ミラー回路を構成する第3のトランジスタ
と第1の抵抗との第1直列回路と、第2の出力トランジ
スタと共に電流ミラー回路を構成する第4のトランジス
タと第2の抵抗との第2直列回路と、第1および第2の
出力トランジスタと、それぞれ、ダーリントン接続をな
す第5および第6のトランジスタと、第5および第6の
トランジスタにyB動電流を供給する電流源と、第5お
よび第6のトランジスタに対して、所定のレベルシフト
を与えて入力信号を併給すると共に、第1および第2出
力トランジスタからのプッシュプル出力が零のときに、
電流ミラー回路に対して、第1および第2出力トランジ
スタによるプッシュプル出力のアイドリング電流に対応
する電流を流すようにする手段とを具え、第1直列回路
および第6トランジスタをプッシュプル接続段の出力端
子に接続したことを特徴とする。
プル接続をなす第1および第2の出力トランジスタを有
し、第1および第2トランジスタの接続点に出力端子を
接続したプッシュプル接続段と、第1の出力トランジス
タと共に電流ミラー回路を構成する第3のトランジスタ
と第1の抵抗との第1直列回路と、第2の出力トランジ
スタと共に電流ミラー回路を構成する第4のトランジス
タと第2の抵抗との第2直列回路と、第1および第2の
出力トランジスタと、それぞれ、ダーリントン接続をな
す第5および第6のトランジスタと、第5および第6の
トランジスタにyB動電流を供給する電流源と、第5お
よび第6のトランジスタに対して、所定のレベルシフト
を与えて入力信号を併給すると共に、第1および第2出
力トランジスタからのプッシュプル出力が零のときに、
電流ミラー回路に対して、第1および第2出力トランジ
スタによるプッシュプル出力のアイドリング電流に対応
する電流を流すようにする手段とを具え、第1直列回路
および第6トランジスタをプッシュプル接続段の出力端
子に接続したことを特徴とする。
[作 用]
本発明によれば、プッシュプル出力段トランジスタの各
々を含む電流ミラー回路を設け、アイドリング電流1d
がこの電流ミラー回路を流れる電流1Bに対して後述の
(2)式に示す関係をもつようになし、温度上昇と共に
アイドリング電流りが減少するようになし、しかも、正
負の亀大出力電圧を、電流源の飽和電圧および電圧源と
ダーリントン接続回路のトランジスタのベース・エミッ
タ電圧および飽和電圧で定めるようになしたので、温度
に対して安定であると共に、最大出力電圧幅を大きくで
きるので、電源の利用効率が高いプッシュプル出力回路
を構成することができる。
々を含む電流ミラー回路を設け、アイドリング電流1d
がこの電流ミラー回路を流れる電流1Bに対して後述の
(2)式に示す関係をもつようになし、温度上昇と共に
アイドリング電流りが減少するようになし、しかも、正
負の亀大出力電圧を、電流源の飽和電圧および電圧源と
ダーリントン接続回路のトランジスタのベース・エミッ
タ電圧および飽和電圧で定めるようになしたので、温度
に対して安定であると共に、最大出力電圧幅を大きくで
きるので、電源の利用効率が高いプッシュプル出力回路
を構成することができる。
すなわち、本発明では、出力電圧を制限する抵抗なしに
、アイドリング電流の温度依存性を負にすることにより
、温度的に安定であり、しかも最大出力電圧の大きなプ
ッシュプル出力回路を構成することができる。
、アイドリング電流の温度依存性を負にすることにより
、温度的に安定であり、しかも最大出力電圧の大きなプ
ッシュプル出力回路を構成することができる。
[実施例]
以下に、図面を参照して、本発明の詳細な説明する。
本発明の一実施例を第1図に示す。
第1図において、21〜27はトランジスタ、28〜3
0はダイオード、3■は電流源、32および33は、そ
れぞれ、抵抗値R3およびR4の抵抗、34は負荷、3
5は電圧VCCの正電源、36は電圧−V、の負電源、
37は入力端子、38は出力端子である。
0はダイオード、3■は電流源、32および33は、そ
れぞれ、抵抗値R3およびR4の抵抗、34は負荷、3
5は電圧VCCの正電源、36は電圧−V、の負電源、
37は入力端子、38は出力端子である。
トランジスタ21と22はプッシュプル出力トランジス
タを構成するマルチエミッタ形のトランジスタである。
タを構成するマルチエミッタ形のトランジスタである。
トランジスタ21のコレクタに正電源35を接続し、ト
ランジスタ22のエミッタに負電源3Gを接続する。ト
ランジスタ21のエミッタとトランジスタ22のコレク
タとを出力端子38に接続する。
ランジスタ22のエミッタに負電源3Gを接続する。ト
ランジスタ21のエミッタとトランジスタ22のコレク
タとを出力端子38に接続する。
出力端子38には負荷34を接続する。トランジスタ2
1と23、およびトランジスタ22と25は、それぞれ
、ダーリントン接続をなしている。トランジスタ21と
24および抵抗32は一種の電流ミラー回路を構成し、
トランジスタ22と26および抵抗33も一種の電流ミ
ラー回路を構成する。
1と23、およびトランジスタ22と25は、それぞれ
、ダーリントン接続をなしている。トランジスタ21と
24および抵抗32は一種の電流ミラー回路を構成し、
トランジスタ22と26および抵抗33も一種の電流ミ
ラー回路を構成する。
トランジスタ21および22の各エミッタ面積はトラン
ジスタ24および26の各エミッタ面積のN倍(N>1
)である。
ジスタ24および26の各エミッタ面積のN倍(N>1
)である。
トランジスタ27は入力端子37に入来した信号を電圧
増幅するためのものであって、その増幅出力をトランジ
スタ23および25ヘベ一ス信号として入力する。
増幅するためのものであって、その増幅出力をトランジ
スタ23および25ヘベ一ス信号として入力する。
トランジスタ27のエミッタを負電源36に接続し、同
コレクタと正電源35との間には、電流源31とレベル
シフト用ダイオード28〜30との直列回路を配置する
。電流源31とダイオード28のアノードとをトランジ
スタ23のベースに接続し、トランジスタ27のコレク
タとダイオード30のカッ−Fとをトランジスタ25の
ベースに接続する。
コレクタと正電源35との間には、電流源31とレベル
シフト用ダイオード28〜30との直列回路を配置する
。電流源31とダイオード28のアノードとをトランジ
スタ23のベースに接続し、トランジスタ27のコレク
タとダイオード30のカッ−Fとをトランジスタ25の
ベースに接続する。
電流源31は、トランジスタ27の負荷およびトランジ
スタ23および25のベース電流供給源となる。
スタ23および25のベース電流供給源となる。
ダイオード28〜30はレベルシフトのためのものであ
って、出力端子38における出力電圧がOのときに、ト
ランジスタ23および′24から抵抗32を通して電流
IBが流れるようにするためのものである。
って、出力端子38における出力電圧がOのときに、ト
ランジスタ23および′24から抵抗32を通して電流
IBが流れるようにするためのものである。
出力電圧がO■のときに、プッシュプルトランジスタ2
1および22を流れるアイドリング電流Idと、トラン
ジスタ24を流れる電流1.どの間には、■I!l<I
d なる関係があるが、L/Lは、18が増加すると急激に
大きくなる。さらに詳述すると、Idと16との間には
、次式の関係かある。
1および22を流れるアイドリング電流Idと、トラン
ジスタ24を流れる電流1.どの間には、■I!l<I
d なる関係があるが、L/Lは、18が増加すると急激に
大きくなる。さらに詳述すると、Idと16との間には
、次式の関係かある。
Ia−N・■n exp (qla・R:+/kT)
(2)ここで、 q、電子の電荷量 に:ボルツマン定数 T:絶対温度 である。1nの値は、電流源31の電流値、抵抗32の
値R3により決まる値であるので、I、+が所望の値と
なるようにこのIllの値を調整する。(2)式から分
かるように、I、はトランジスタの電流増幅率に依存せ
ず、また温度か高くなると、■、は減少する方向となる
ので、熱暴走は起らない。さらにまた、Idはトランジ
スタの電流増幅率によらないため、ウニハプロセスのバ
ラツキによるLの変化も少ないという利点もある。本実
施例の正負の最大出力電圧V。M(+)およびV。、(
−)は、Vol、I(+)= Vcc −VB+−V
acz、−Va!□+ (3)Vola
(−) = −VEE ”VB!z2”Vct 1
satl 28 (4)ここで VI31 :電流源31の飽和電圧 VBE23 : ’t−ランジスタ23のベース・エミ
ッタ電圧v1□1: トランジスタ21のベース・エミ
ッタ電圧v8゜22:トランジスタ22のベース・エミ
ッタ電圧VcEt*at+zs : トランジスタ2
5の飽和電圧で与えられる。
(2)ここで、 q、電子の電荷量 に:ボルツマン定数 T:絶対温度 である。1nの値は、電流源31の電流値、抵抗32の
値R3により決まる値であるので、I、+が所望の値と
なるようにこのIllの値を調整する。(2)式から分
かるように、I、はトランジスタの電流増幅率に依存せ
ず、また温度か高くなると、■、は減少する方向となる
ので、熱暴走は起らない。さらにまた、Idはトランジ
スタの電流増幅率によらないため、ウニハプロセスのバ
ラツキによるLの変化も少ないという利点もある。本実
施例の正負の最大出力電圧V。M(+)およびV。、(
−)は、Vol、I(+)= Vcc −VB+−V
acz、−Va!□+ (3)Vola
(−) = −VEE ”VB!z2”Vct 1
satl 28 (4)ここで VI31 :電流源31の飽和電圧 VBE23 : ’t−ランジスタ23のベース・エミ
ッタ電圧v1□1: トランジスタ21のベース・エミ
ッタ電圧v8゜22:トランジスタ22のベース・エミ
ッタ電圧VcEt*at+zs : トランジスタ2
5の飽和電圧で与えられる。
(3)式を(1)式と比べると、(3)式には抵抗によ
る項がなく、その代りにVB!2+ となっている。V
BE21 は0.7〜1■程度であり、(1)式でのR
,・IC5の値2.88Vに比べ、2■程度小さい。従
って、本実施例によれば、従来例に比べて、最大出力電
圧が2■はど改善されることになる。 VOM (−)
は(4)式から分かるように、更に改善される。
る項がなく、その代りにVB!2+ となっている。V
BE21 は0.7〜1■程度であり、(1)式でのR
,・IC5の値2.88Vに比べ、2■程度小さい。従
って、本実施例によれば、従来例に比べて、最大出力電
圧が2■はど改善されることになる。 VOM (−)
は(4)式から分かるように、更に改善される。
[発明の効果コ
以上から明らかなように、本発明によれば、プッシュプ
ル出力段トランジスタの各々を含む電流ミラー回路を設
け、アイドリング電流1dがこの電流ミラー回路を流れ
る電流I8に対して(2)式に示す関係をもつようにな
し、温度上昇と共にアイドリング電流Idが減少するよ
うになし、しかも、正負の最大出力電圧を、電流源の飽
和電圧および電圧源とダーリントン接続回路のトランジ
スタのベース・エミッタ電圧および飽和電圧で定めるよ
うになしたので、温度に対して安定であると共に、最大
出力電圧幅が大きくできるので、電源の利用効率が高い
プッシュプル出力回路を構成することができる。特に、
電源電圧が小さいときに本発明の効果が大きい。
ル出力段トランジスタの各々を含む電流ミラー回路を設
け、アイドリング電流1dがこの電流ミラー回路を流れ
る電流I8に対して(2)式に示す関係をもつようにな
し、温度上昇と共にアイドリング電流Idが減少するよ
うになし、しかも、正負の最大出力電圧を、電流源の飽
和電圧および電圧源とダーリントン接続回路のトランジ
スタのベース・エミッタ電圧および飽和電圧で定めるよ
うになしたので、温度に対して安定であると共に、最大
出力電圧幅が大きくできるので、電源の利用効率が高い
プッシュプル出力回路を構成することができる。特に、
電源電圧が小さいときに本発明の効果が大きい。
第1図は本発明の一実施例を示す回路図、第2図は従来
例を示す回路図である。 1.2.21.22・・・プッシュプル出力トランジス
タ、3.4.24.26・・・電流ミラー回路用トラン
ジスタ、5・・・トランジスタ、 6.23.25・・・ダーリントン接続用トランジスタ
、7:27・・・電圧増幅用ダイオード、8.9.28
.29.30・・・レベルシフト用ダイオード、10.
31・・・電流源、 11.12.32.33・・・抵抗、 13.34・・・負荷、 14.35−Vccの正電圧源、 15.36 ・−−−V、、負電圧源、16.37・−
・入力端子、 17J8・・−出力端子。 本詫朗実た例1の回鈴偏 第1図
例を示す回路図である。 1.2.21.22・・・プッシュプル出力トランジス
タ、3.4.24.26・・・電流ミラー回路用トラン
ジスタ、5・・・トランジスタ、 6.23.25・・・ダーリントン接続用トランジスタ
、7:27・・・電圧増幅用ダイオード、8.9.28
.29.30・・・レベルシフト用ダイオード、10.
31・・・電流源、 11.12.32.33・・・抵抗、 13.34・・・負荷、 14.35−Vccの正電圧源、 15.36 ・−−−V、、負電圧源、16.37・−
・入力端子、 17J8・・−出力端子。 本詫朗実た例1の回鈴偏 第1図
Claims (1)
- 【特許請求の範囲】 プッシュプル接続をなす第1および第2の出力トランジ
スタを有し、前記第1および第2トランジスタの接続点
に出力端子を接続したプッシュプル接続段と、 前記第1の出力トランジスタと共に電流ミラー回路を構
成する第3のトランジスタと第1の抵抗との第1直列回
路と、 前記第2の出力トランジスタと共に電流ミラー回路を構
成する第4のトランジスタと第2の抵抗との第2直列回
路と、 前記第1および第2の出力トランジスタと、それぞれ、
ダーリントン接続をなす第5および第6のトランジスタ
と、 前記第5および第6のトランジスタに駆動電流を供給す
る電流源と、 前記第5および第6のトランジスタに対して、所定のレ
ベルシフトを与えて入力信号を供給すると共に、前記第
1および第2出力トランジスタからのプッシュプル出力
が零のときに、前記電流ミラー回路に対して、前記第1
および第2出力トランジスタによるプッシュプル出力の
アイドリング電流に対応する電流を流すようにする手段
とを具え、前記第1直列回路および前記第6トランジス
タを前記プッシュプル接続段の出力端子に接続したこと
を特徴とするプッシュプル出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206775A JPH0728185B2 (ja) | 1986-09-04 | 1986-09-04 | プツシユプル出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206775A JPH0728185B2 (ja) | 1986-09-04 | 1986-09-04 | プツシユプル出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6363206A true JPS6363206A (ja) | 1988-03-19 |
| JPH0728185B2 JPH0728185B2 (ja) | 1995-03-29 |
Family
ID=16528880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206775A Expired - Lifetime JPH0728185B2 (ja) | 1986-09-04 | 1986-09-04 | プツシユプル出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728185B2 (ja) |
-
1986
- 1986-09-04 JP JP61206775A patent/JPH0728185B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728185B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| US4059808A (en) | Differential amplifier | |
| CN110011622B (zh) | 一种射频功率放大器的偏置电路 | |
| JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
| US4356452A (en) | Class A push-pull amplifier with bias controlling circuit | |
| US3629717A (en) | Circuit arrangement for stabilizing against variations in temperature and supply voltage | |
| JPS606131B2 (ja) | 電力増幅器 | |
| KR930001292B1 (ko) | 푸시-풀 증폭기 | |
| JP2533201B2 (ja) | Am検波回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| US3739292A (en) | Amplifier circuit using complementary symmetry transistors | |
| JPS6363206A (ja) | プツシユプル出力回路 | |
| JPH04223602A (ja) | 増幅回路 | |
| JPS6154286B2 (ja) | ||
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| JP2509462Y2 (ja) | 増幅器 | |
| US4356455A (en) | Amplifier | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPS6333726B2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JP2000293244A (ja) | 直流安定化電源装置 | |
| JPH066607Y2 (ja) | 利得制御回路 |