JPH07281962A - 電気的書換可能な不揮発性メモリのアクセス方法 - Google Patents
電気的書換可能な不揮発性メモリのアクセス方法Info
- Publication number
- JPH07281962A JPH07281962A JP6077144A JP7714494A JPH07281962A JP H07281962 A JPH07281962 A JP H07281962A JP 6077144 A JP6077144 A JP 6077144A JP 7714494 A JP7714494 A JP 7714494A JP H07281962 A JPH07281962 A JP H07281962A
- Authority
- JP
- Japan
- Prior art keywords
- data
- state
- storage unit
- block
- state value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000013500 data storage Methods 0.000 claims abstract description 8
- 230000007704 transition Effects 0.000 claims description 7
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000010365 information processing Effects 0.000 description 8
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 電源異常等が発生しても、電気的書換可能な
不揮発性メモリのアクセスが正常に行われるメモリアク
セス方法とその装置を提供する。 【構成】 ステップＳ１０では、読みだしを行うブロッ
クの検索を行い、同じ論理的ブロックが２つ存在するか
どうか確認し、同じ論理的ブロックが２つ存在すれば、
ステップＳ１２へ進み、２つのブロックの内、どちらか
一方の状態値が"００"であるかどうかチェックし、"０
０"でなければ、２つのブロックの状態値を比較して、
その状態値の新しい方のブロックのデータを読み出し、
処理を終了する。また、"００"であれば、そのブロック
は、書き込み途中と判断して、もう一方のブロックのデ
ータを読み出す。そして、処理を終了する。
不揮発性メモリのアクセスが正常に行われるメモリアク
セス方法とその装置を提供する。 【構成】 ステップＳ１０では、読みだしを行うブロッ
クの検索を行い、同じ論理的ブロックが２つ存在するか
どうか確認し、同じ論理的ブロックが２つ存在すれば、
ステップＳ１２へ進み、２つのブロックの内、どちらか
一方の状態値が"００"であるかどうかチェックし、"０
０"でなければ、２つのブロックの状態値を比較して、
その状態値の新しい方のブロックのデータを読み出し、
処理を終了する。また、"００"であれば、そのブロック
は、書き込み途中と判断して、もう一方のブロックのデ
ータを読み出す。そして、処理を終了する。
Description
【０００１】
【産業上の利用分野】本発明は、電気的書換可能な不揮
発性メモリのアクセス方法に関する。
発性メモリのアクセス方法に関する。
【０００２】
【従来の技術】従来、電気的書換可能な不揮発性メモリ
を内蔵する情報処理システムでは、電気的書換可能な不
揮発性メモリのアクセスを以下の方法により行ってい
た。
を内蔵する情報処理システムでは、電気的書換可能な不
揮発性メモリのアクセスを以下の方法により行ってい
た。
【０００３】図７は、従来の電気的書換可能な不揮発性
メモリのあるブロックに対する書き込み処理手順を示す
図である。まず、書き込み先のブロックを検索して、そ
のブロックが存在することを確認後、まず、ステップＳ
１００で、使用されていない消去済みのブロックに、新
規書き込みデータを書き込む。
メモリのあるブロックに対する書き込み処理手順を示す
図である。まず、書き込み先のブロックを検索して、そ
のブロックが存在することを確認後、まず、ステップＳ
１００で、使用されていない消去済みのブロックに、新
規書き込みデータを書き込む。
【０００４】次に、ステップＳ１０１では、検索して確
認されたブロックのデータ消去を行う。
認されたブロックのデータ消去を行う。
【０００５】以上の処理手順で、書き込みデータが、古
いブロックの代わりに、新しいブロックが割り当てら
れ、データが書き込まれる。
いブロックの代わりに、新しいブロックが割り当てら
れ、データが書き込まれる。
【０００６】
【発明が解決しようとする課題】しかしながら、以上説
明した従来技術では、ステップＳ１００とステップＳ１
０１の間で、電源電圧が下がる等の異常が発生した場
合、古いブロックと新しいブロックが同時に２つ存在す
ることになり、電源が復帰した後、区別がつかないず、
復旧作業ができないという問題があった。
明した従来技術では、ステップＳ１００とステップＳ１
０１の間で、電源電圧が下がる等の異常が発生した場
合、古いブロックと新しいブロックが同時に２つ存在す
ることになり、電源が復帰した後、区別がつかないず、
復旧作業ができないという問題があった。
【０００７】本発明は上記従来例に鑑みてなされたもの
で、電源異常等が発生しても、電気的書換可能な不揮発
性メモリのアクセスが正常に行われるメモリアクセス方
法を提供することを目的とする。
で、電源異常等が発生しても、電気的書換可能な不揮発
性メモリのアクセスが正常に行われるメモリアクセス方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電気的書換可能な不揮発性メモリのアクセ
ス方法は以下の構成を備える。即ち、電気的書換可能な
不揮発性メモリの所定のデータ記憶部へのアクセスの状
態値を、所定の状態記憶部に格納する状態値格納工程
と、前記状態記憶部に記憶されている、少なくとも４状
態値を有し、単一方向に状態遷移する状態値に基づい
て、前記データ記憶部をアクセスするデータアクセス工
程とを備える。
め、本発明の電気的書換可能な不揮発性メモリのアクセ
ス方法は以下の構成を備える。即ち、電気的書換可能な
不揮発性メモリの所定のデータ記憶部へのアクセスの状
態値を、所定の状態記憶部に格納する状態値格納工程
と、前記状態記憶部に記憶されている、少なくとも４状
態値を有し、単一方向に状態遷移する状態値に基づい
て、前記データ記憶部をアクセスするデータアクセス工
程とを備える。
【０００９】
【作用】以上の構成において、本発明の電気的書換可能
な不揮発性メモリのアクセス方法は、電気的書換可能な
不揮発性メモリの所定のデータ記憶部へのアクセスの状
態値を、所定の状態記憶部に格納し、前記状態記憶部に
記憶されている、少なくとも４状態値を有し単一方向に
状態遷移する状態値に基づいて、前記データ記憶部をア
クセスする。
な不揮発性メモリのアクセス方法は、電気的書換可能な
不揮発性メモリの所定のデータ記憶部へのアクセスの状
態値を、所定の状態記憶部に格納し、前記状態記憶部に
記憶されている、少なくとも４状態値を有し単一方向に
状態遷移する状態値に基づいて、前記データ記憶部をア
クセスする。
【００１０】
【実施例】図１は、本発明の１実施例であるフラッシュ
メモリ５を組み込んだ情報処理装置１００の主要なハー
ドウエア構成を示す。ＣＰＵ１は、情報処理装置１００
全体の制御を行う。ＲＯＭ２には、フラッシュメモリ５
を制御するプログラム等の各種プログラムが格納されて
いる。ＣＰＵ１は、ＲＯＭ２に格納されているプログラ
ムを読みだし実行する。ＲＡＭ３は、各種プログラムが
実行するための作業用領域やフラッシュメモリ５とのデ
ータの入出力を行うためのバッファ領域としてＣＰＵ１
によって使用される。フラッシュメモリコントローラ４
は、ＣＰＵ１から指令を受け、フラッシュメモリ５との
データの入出力のタイミング制御を行う。データバス７
は、ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、フラッシュメモリ
コントローラ４間のインターフェイスを取る。
メモリ５を組み込んだ情報処理装置１００の主要なハー
ドウエア構成を示す。ＣＰＵ１は、情報処理装置１００
全体の制御を行う。ＲＯＭ２には、フラッシュメモリ５
を制御するプログラム等の各種プログラムが格納されて
いる。ＣＰＵ１は、ＲＯＭ２に格納されているプログラ
ムを読みだし実行する。ＲＡＭ３は、各種プログラムが
実行するための作業用領域やフラッシュメモリ５とのデ
ータの入出力を行うためのバッファ領域としてＣＰＵ１
によって使用される。フラッシュメモリコントローラ４
は、ＣＰＵ１から指令を受け、フラッシュメモリ５との
データの入出力のタイミング制御を行う。データバス７
は、ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、フラッシュメモリ
コントローラ４間のインターフェイスを取る。
【００１１】図２は、本実施例の情報処理装置１００の
フラッシュメモリ５のデータ構造の一例を示す図であ
る。フラッシュメモリ５は、Ｎ個のブロック、即ち、"
ブロック１"、"ブロック２"、"ブロック３"、"ブロック
４"、...、"ブロックＮ"から構成されており、各ブロッ
クには、そのブロックに対する状態値を格納する状態値
格納領域１０００がある。各ブロックの状態値格納領域
１０００以外の領域には、基本的にデータが格納され
る。各ブロックのサイズは、例えば４Ｋバイトである。
フラッシュメモリ５のデータ構造の一例を示す図であ
る。フラッシュメモリ５は、Ｎ個のブロック、即ち、"
ブロック１"、"ブロック２"、"ブロック３"、"ブロック
４"、...、"ブロックＮ"から構成されており、各ブロッ
クには、そのブロックに対する状態値を格納する状態値
格納領域１０００がある。各ブロックの状態値格納領域
１０００以外の領域には、基本的にデータが格納され
る。各ブロックのサイズは、例えば４Ｋバイトである。
【００１２】状態値格納領域のサイズは、例えば、２ビ
ットである。この領域に格納されている状態値は、デー
タ更新時に１加算される。
ットである。この領域に格納されている状態値は、デー
タ更新時に１加算される。
【００１３】図３は、状態値の状態遷移を示す。即ち、
状態"０１"の次は、"１０"、その次は"１１"、そしてそ
の次は"０１"...というように、一方向に遷移する。
状態"０１"の次は、"１０"、その次は"１１"、そしてそ
の次は"０１"...というように、一方向に遷移する。
【００１４】状態遷移が起こるのは、データ更新時であ
る。
る。
【００１５】図４は、前述した状態値を用いて、データ
が格納されているフラッシュメモリのあるブロックに対
して、データを書き込む処理手順を示すフローチャート
である。以下、このフローチャートを参照してデータ書
き込み処理手順を説明する。
が格納されているフラッシュメモリのあるブロックに対
して、データを書き込む処理手順を示すフローチャート
である。以下、このフローチャートを参照してデータ書
き込み処理手順を説明する。
【００１６】尚、図５は、データ書き込み処理手順を説
明する為の補足図であり、書き込み時の新旧のブロック
と状態値の様子を示す。以下、この図を参照しながら、
データ書き込み処理手順を以下説明する。
明する為の補足図であり、書き込み時の新旧のブロック
と状態値の様子を示す。以下、この図を参照しながら、
データ書き込み処理手順を以下説明する。
【００１７】ステップＳ１では、データを書き込むブロ
ック内の、状態値格納領域から状態値を読み出して、そ
の読み出した状態値から、図３に示した状態遷移に従っ
て、次の状態値を求める。例えば、読みだした状態値
が"０１"ならば、次の状態値は、"１０"であり、また、
読みだした状態値が"１１"ならば、次の状態値は、"０
１"である。例えば、図５の"旧ブロック"の状態値を読
み出した場合、その状態値は"０１"であるので、次の状
態値は、"１０"となる。
ック内の、状態値格納領域から状態値を読み出して、そ
の読み出した状態値から、図３に示した状態遷移に従っ
て、次の状態値を求める。例えば、読みだした状態値
が"０１"ならば、次の状態値は、"１０"であり、また、
読みだした状態値が"１１"ならば、次の状態値は、"０
１"である。例えば、図５の"旧ブロック"の状態値を読
み出した場合、その状態値は"０１"であるので、次の状
態値は、"１０"となる。
【００１８】ステップＳ２では、データ消去済みのブロ
ックに、ステップＳ１で生成された、つぎの状態値（図
５の例では"１０"）を、そのブロックの状態格納領域に
書き込むと共に、そのブロックのデータ領域にデータを
書き込む。例えば、図５の"新規ブロック"、即ち、デー
タ消去済みのブロックに、状態値"１０"を書き込むとと
もに、そのデータ領域にデータを書き込む。
ックに、ステップＳ１で生成された、つぎの状態値（図
５の例では"１０"）を、そのブロックの状態格納領域に
書き込むと共に、そのブロックのデータ領域にデータを
書き込む。例えば、図５の"新規ブロック"、即ち、デー
タ消去済みのブロックに、状態値"１０"を書き込むとと
もに、そのデータ領域にデータを書き込む。
【００１９】ステップＳ３では、旧ブロックのデータ消
去を行う。
去を行う。
【００２０】以上のデータ書き込み処理手順により、処
理中断、例えば、電源切断等による処理の中断が発生し
ても、確実に新規ブロックにデータを書き込むことがで
きる。
理中断、例えば、電源切断等による処理の中断が発生し
ても、確実に新規ブロックにデータを書き込むことがで
きる。
【００２１】次に、図６のフローチャートを参照して、
データ読み出し処理手順を説明する。
データ読み出し処理手順を説明する。
【００２２】ステップＳ１０では、読み出しを行うブロ
ックの検索を行い、同じ論理的ブロックが２つ存在する
かどうか確認する。そして、１つの論理的ブロックだけ
が検索された場合、ステップＳ１１へ進み、検索された
ブロックからデータを読み出し、処理を終了する。も
し、同じ論理的ブロックが２つ存在すれば、ステップＳ
１２へ進む。
ックの検索を行い、同じ論理的ブロックが２つ存在する
かどうか確認する。そして、１つの論理的ブロックだけ
が検索された場合、ステップＳ１１へ進み、検索された
ブロックからデータを読み出し、処理を終了する。も
し、同じ論理的ブロックが２つ存在すれば、ステップＳ
１２へ進む。
【００２３】ステップＳ１２では、２つのブロックの
内、どちらか一方の状態値が"００"であるかどうかチェ
ックし、"００"でなければ、２つのブロックの状態値を
比較して、その状態値の新しい方のブロックのデータを
読み出し、処理を終了する。また、"００"であれば、そ
のブロックは、書き込み途中と判断して、もう一方のブ
ロックのデータを読み出す。そして、処理を終了する。
尚、状態値"００"は、以前に、そのブロックに対する新
しいデータを書き込む手続きがあった場合、まず、その
ブロックのデータを消去する必要があり、消去が終了し
た段階で、電源電圧が落ちることがあれば、新しいデー
タが書き込まれる以前の状態、即ち、"００"の状態のま
まのブロックが残る。
内、どちらか一方の状態値が"００"であるかどうかチェ
ックし、"００"でなければ、２つのブロックの状態値を
比較して、その状態値の新しい方のブロックのデータを
読み出し、処理を終了する。また、"００"であれば、そ
のブロックは、書き込み途中と判断して、もう一方のブ
ロックのデータを読み出す。そして、処理を終了する。
尚、状態値"００"は、以前に、そのブロックに対する新
しいデータを書き込む手続きがあった場合、まず、その
ブロックのデータを消去する必要があり、消去が終了し
た段階で、電源電圧が落ちることがあれば、新しいデー
タが書き込まれる以前の状態、即ち、"００"の状態のま
まのブロックが残る。
【００２４】以上説明したように、状態値を用いること
により、ブロックの読み出しを、正常に行うことができ
る。
により、ブロックの読み出しを、正常に行うことができ
る。
【００２５】以上説明したように、本実施例によれば以
下のような効果が得られる。即ち、電源異常等の処理の
中断が発生しても、電気的書換可能な不揮発性メモリの
アクセスを正常に行うことができる。
下のような効果が得られる。即ち、電源異常等の処理の
中断が発生しても、電気的書換可能な不揮発性メモリの
アクセスを正常に行うことができる。
【００２６】
【発明の効果】以上説明したように本発明によれば、電
源異常等が発生しても、電気的書換可能な不揮発性メモ
リのアクセスを正常に行うことができる。
源異常等が発生しても、電気的書換可能な不揮発性メモ
リのアクセスを正常に行うことができる。
【００２７】
【図１】本発明の実施例であるフラッシュメモリを搭載
した情報処理装置の構成図である。
した情報処理装置の構成図である。
【図２】本実施例のフラッシュメモリのデータ構造を示
す図である。
す図である。
【図３】本実施例の情報処理装置のフラッシュメモリに
格納されている状態値の状態遷移を示す図である。
格納されている状態値の状態遷移を示す図である。
【図４】本実施例の情報処理装置のフラッシュメモリに
データを書き込む処理のフローを示す図である。
データを書き込む処理のフローを示す図である。
【図５】データ書き込み時の新旧のブロックと状態値の
様子を示す図である。
様子を示す図である。
【図６】本実施例の情報処理装置のフラッシュメモリか
らデータを読み出す処理のフローを示す図である。
らデータを読み出す処理のフローを示す図である。
【図７】従来のデータを書き込み処理のフローを示す図
である。
である。
１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ４ フラッシュメモリコントローラ ５ フラッシュメモリ
Claims (3)
- 【請求項１】 電気的書換可能な不揮発性メモリのアク
セス方法であって、 電気的書換可能な不揮発性メモリの所定のデータ記憶部
へのアクセスの状態値を、所定の状態記憶部に格納する
状態値格納工程と、 前記状態記憶部に記憶されている状態値に基づいて、前
記データ記憶部をアクセスするデータアクセス工程とを
備え、 前記状態値は、少なくとも４状態値を有し、単一方向に
状態遷移することを特徴とする電気的書換可能な不揮発
性メモリのアクセス方法。 - 【請求項２】 前記アクセス工程は、所定のデータを読
み出す場合、所定の参照アドレスに基づいて、前記メモ
リ工程の各記憶単位を検索し、同じ参照アドレスを持つ
記憶単位が複数検索されたなら、前記複数の検索された
記憶単位のそれぞれの状態記憶部に記憶されている各状
態値で、最新の状態値が格納されている記憶単位を選択
して、その選択された記憶単位からデータを読み出すこ
とを特徴とする請求項１に記載の電気的書換可能な不揮
発性メモリのアクセス方法。 - 【請求項３】 前記アクセス工程は、所定のデータを書
き込む場合、予めデータが消去された記憶単位を、現在
の書き込みアドレスの記憶単位に対応する代替え記憶単
位とし、 前記代替え記憶単位のデータ記憶部に、所定のデータを
書き込み、前記代替え記憶単位の状態記憶部に、前記現
在の書き込み対象の記憶単位の状態記憶部に記憶されて
いる状態値の次の状態値を書き込んだ後、 前記現在の書き込みアドレスの記憶単位のデータを消去
し、前記代替え記憶単位を、前記現在の書き込みアドレ
スの記憶単位とすることを特徴とする請求項１に記載の
電気的書換可能な不揮発性メモリのアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6077144A JPH07281962A (ja) | 1994-04-15 | 1994-04-15 | 電気的書換可能な不揮発性メモリのアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6077144A JPH07281962A (ja) | 1994-04-15 | 1994-04-15 | 電気的書換可能な不揮発性メモリのアクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07281962A true JPH07281962A (ja) | 1995-10-27 |
Family
ID=13625611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6077144A Pending JPH07281962A (ja) | 1994-04-15 | 1994-04-15 | 電気的書換可能な不揮発性メモリのアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07281962A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000808A1 (fr) * | 1996-06-28 | 1998-01-08 | Sony Corporation | Procede et dispositif de traitement de l'information |
| JP2000105694A (ja) * | 1998-09-28 | 2000-04-11 | Nec Ic Microcomput Syst Ltd | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 |
| US8095263B2 (en) | 2008-04-23 | 2012-01-10 | Denso Corporation | Electronic control unit and vehicle control system |
| CN112599172A (zh) * | 2020-12-24 | 2021-04-02 | 潍柴动力股份有限公司 | 电子控制单元的数据写入方法、装置及存储介质 |
-
1994
- 1994-04-15 JP JP6077144A patent/JPH07281962A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000808A1 (fr) * | 1996-06-28 | 1998-01-08 | Sony Corporation | Procede et dispositif de traitement de l'information |
| US6662286B2 (en) | 1996-06-28 | 2003-12-09 | Sony Corporation | Information processing method and information processing apparatus |
| KR100496375B1 (ko) * | 1996-06-28 | 2005-09-09 | 소니 가부시끼 가이샤 | 정보처리방법,정보처리장치및정보처리회로 |
| US7437526B2 (en) | 1996-06-28 | 2008-10-14 | Sony Corporation | Information processing method and apparatus having data locations accessible by different devices in accordance with different permissions |
| US7752406B2 (en) | 1996-06-28 | 2010-07-06 | Sony Corporation | Information processing method and information processing apparatus having data locations accessible by different devices in accordance with different permissions |
| JP2000105694A (ja) * | 1998-09-28 | 2000-04-11 | Nec Ic Microcomput Syst Ltd | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 |
| US6883060B1 (en) | 1998-09-28 | 2005-04-19 | Nec Electronics Corporation | Microcomputer provided with flash memory and method of storing program into flash memory |
| US8095263B2 (en) | 2008-04-23 | 2012-01-10 | Denso Corporation | Electronic control unit and vehicle control system |
| CN112599172A (zh) * | 2020-12-24 | 2021-04-02 | 潍柴动力股份有限公司 | 电子控制单元的数据写入方法、装置及存储介质 |
| CN112599172B (zh) * | 2020-12-24 | 2024-05-17 | 潍柴动力股份有限公司 | 电子控制单元的数据写入方法、装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987563A (en) | Flash memory accessed using only the logical address | |
| US6405332B1 (en) | Storage device and alternate processing method for defective sectors of the same | |
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| JP3171901B2 (ja) | 不揮発性メモリカードの書換え方法 | |
| EP0675502B1 (en) | Multiple sector erase flash EEPROM system | |
| US6883060B1 (en) | Microcomputer provided with flash memory and method of storing program into flash memory | |
| EP0544252A2 (en) | Data management system for programming-limited type semiconductor memory and IC memory card having the data management system | |
| US20020085433A1 (en) | Data management system and data management method | |
| KR100265266B1 (ko) | 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법 | |
| JPH05233464A (ja) | Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード | |
| JP2002318733A (ja) | ブロック消去型記憶媒体の管理装置 | |
| JPH11328982A (ja) | フラッシュメモリのデ―タ管理方式 | |
| JPS6022438B2 (ja) | 不揮発性メモリのリフレッシュ方式 | |
| JPH07281962A (ja) | 電気的書換可能な不揮発性メモリのアクセス方法 | |
| US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
| JP2000276402A (ja) | フラッシュメモリ駆動方法及びフラッシュメモリ装置 | |
| JP3178914B2 (ja) | 半導体ファイル装置 | |
| US20040133755A1 (en) | Minimization of overhead of non-volatile memory operation | |
| JP2000243093A (ja) | フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法 | |
| JPH06162786A (ja) | フラッシュメモリを用いた情報処理装置 | |
| KR100259073B1 (ko) | 플래쉬 메모리의 오류 처리 장치 | |
| JP2000035916A (ja) | メモリ動作管理方法 | |
| JP2005071124A (ja) | 不揮発メモリシステム | |
| JPH10312693A (ja) | 記憶装置 | |
| JP4102661B2 (ja) | 不揮発性半導体記憶装置 |