JPH07282035A - 加重平均回路 - Google Patents

Abstract

(57)【要約】 【目的】加重平均回路に於いて、乗算器の数を減らして
回路構成を簡略化すると共に応答時間の短縮を図る。 【構成】入力信号の切替えを行うスイッチ５と、加算器
６と、第１レジスタ７と、乗算器８と、第２レジスタ９
を具備し、第１レジスタからの信号を前記加算器に帰還
すると共に前記乗算器からの信号を極性を反転させ前記
切替えスイッチを介して前記加算器に帰還し、前記第２
レジスタは乗算器からの信号を出力する様構成し、第１
レジスタからの出力及び前記乗算器からの出力を極性を
反転させ帰還させることで、第１レジスタに２種類の信
号を帰還させることで乗算器の機能を持たせ、乗算器を
省略する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、任意の数値系列の平均
値を抽出するデジタルフィルタの１つである加重平均回
路に関するものである。

【０００２】

【従来の技術】加重平均回路の中でよく用いられる従来
技術の構成を図３に示す。

【０００３】図３中、１は乗算器、２は加算器、３はレ
ジスタ、４は乗算器である。

【０００４】前記乗算器１に入力されたデータＸn は係
数αが掛けられて加算器２に出力され、該加算器２には
レジスタ３からの出力に乗算器４で係数βが掛けられた
信号が帰還され、前記加算器２に於いて乗算器１からの
出力と前記乗算器４からの出力とが加算されて前記レジ
スタ３に入力される。

【０００５】而して、前記レジスタ３からの時刻（ｎ＋
１）での時間平均出力Ｍ(n+1) は、下記数式１で表され
る。

【０００６】

【数１】Ｍ(n+1)=αＸn ＋βＭn

【０００７】ここで、Ｘは前記加重平均回路に入力され
るデータ、Ｍは加重平均回路から出力される時間平均出
力を示す。

【０００８】数式１より図１で示される回路の時刻（ｎ
＋１）の出力Ｍ(n+1) は、時刻ｎに於ける入力Ｘn と出
力Ｍn の、それぞれ係数α、βで重み付けされた加重平
均となっており、フィルタの形式としては出力の帰還が
含まれるリカーシブフィルタに属している。

【０００９】

【発明が解決しようとする課題】然し乍ら、上記従来例
ではα、βの各係数を系列Ｘn 、Ｍn に乗算する為の乗
算器が２組必要となり、一般に乗算器の回路の規模が加
算器の回路の規模に比べて大きいことを考慮すると、回
路が複雑、応答時間が長い等の問題があった。

【００１０】

【課題を解決するための手段】本発明は、入力信号の切
替えを行うスイッチと、加算器と、第１レジスタと、乗
算器と、第２レジスタを具備し、第１レジスタからの信
号を前記加算器に帰還すると共に前記乗算器からの信号
を極性を反転させ前記切替えスイッチを介して前記加算
器に帰還し、前記第２レジスタは前記乗算器からの信号
を出力する様構成したことを特徴とするものである。

【００１１】

【作用】第１レジスタからの出力及び前記乗算器からの
出力を極性を反転させ帰還させることで、第１レジスタ
に２種類の信号が帰還される構成を有することから乗算
器の機能を有することになり、乗算器を省略することが
できる。

【００１２】

【実施例】以下、図面を参照しつつ本発明の一実施例を
説明する。

【００１３】図１に示す本実施例の加重平均回路は、切
替えスイッチ５、加算器６、第１レジスタ７、乗算器
８、第２レジスタ９、極性反転器１０から主に構成され
る。

【００１４】前記切替えスイッチ５はデータＸn 、前記
極性反転器１０からの帰還信号のいずれかを択一的に前
記加算器６に入力し、該加算器６は切替えスイッチ５か
らの信号と前記第１レジスタ７からの信号を加算し、前
記第１レジスタ７は加算器６からの信号を所定の時間間
隔ｍで記憶蓄積し、前記乗算器８は第１レジスタ７から
の信号に前記時間間隔ｍの逆数１／ｍを乗算し、前記第
２レジスタ９は前記乗算器８からの信号を前記時間間隔
ｍより長い所定の間隔で作動する。又、前記極性反転器
１０は前記乗算器８からの信号に−１を掛けたものを前
記切替えスイッチ５に帰還させる。

【００１５】以下、作用を説明する。

【００１６】図１は前述した図３の加重平均回路と等価
な機能を有する。従って、加重平均回路の一般項は、

【００１７】

【数２】 Ｍ(n+1) ＝（１／ｍ）Ｘn ＋｛（ｍ−１）／ｍ｝Ｍn

【００１８】図１に示す本実施例は、前記切替えスイッ
チ５が開閉することで、上記数式２を満足する信号を出
力する。以下説明する。

【００１９】図１に於いて、出力Ｍn を基準に考える
と、１／ｍ倍乗算器８の出力は、回路全体の出力となる
為、Ｍn とおける。従って、前記乗算器８への入力はｍ
Ｍn となる。従って、前記第１レジスタ７への入力は、
ｍＭ(n+1) となる。

【００２０】前記スイッチ５が接点Ａと接続された場
合、前記第１レジスタ７への入力ｍＭ(n+1) は、前記加
算器６への帰還成分がない為、次式となる。

【００２１】

【数３】ｍＭ(n+1) ＝Ｘn

【００２２】この値は前記第１レジスタ７に蓄えられ
る。

【００２３】次に、スイッチ５が接点Ｂと接続された場
合を考える。図中の第１レジスタ７への入力ｍＭ(n+1)
は、前記乗算器８の出力がＭn であること、及び、前記
第１レジスタ７の出力がｍＭn であることから、これら
の和で表される。

【００２４】

【数４】ｍＭ(n+1) ＝−Ｍn ＋ｍＭn

【００２５】数式３、数式４より、本実施例による加重
平均回路の一般項は、

【００２６】

【数５】ｍＭ(n+1) ＝Ｘn ＋（ｍ−１）Ｍn ∴Ｍ(n+1) ＝（１／ｍ）Ｘn ＋｛（ｍ−１）／ｍ｝Ｍn

【００２７】上記数式５は、従来の加重平均回路の一般
項の数式２と等価である。

【００２８】以上詳細に説明した本実施例の加重平均回
路について、図２に図１の作用を示すフローチャートを
示す。

【００２９】図２に於いて、本回路に電源が投入される
（ＳＴＡＲＴ）と、入力信号Ｘn は先ずステップ１１へ
入り、スイッチ５が接点Ａへ切替えられる為、次のステ
ップ１２で加算器６に入る。現時点で帰還入力は存在し
ない為、次のステップ１３である第１レジスタ７の出力
は零であり、結果として、ステップ１４で第１レジスタ
７へ記憶されるのは、先述の式と対応するＭ(n+1) とな
る。

【００３０】次のステップ１５では、乗算器８で１／ｍ
倍の乗算が実行され、Ｍn ／ｍが出力される。ステップ
１６では、現時点ではスイッチ５が接点Ａへ接続されて
いるので、ステップ１７へ移行する。ステップ１７で
は、極性反転器１０により−Ｍn ／ｍとなり、ステップ
１８ではスイッチ５を接点Ｂへ切替え、ステップ１２へ
移行する。

【００３１】ステップ１２の−Ｍn ／ｍは、前記加算器
６に於いて前回第１レジスタ７へ記憶されたＸn とステ
ップ１３に於いて加算される。この結果は、ステップ１
４で前記第１レジスタ７に記憶され、次にステップ１５
で１／ｍ倍に乗算される。この後、ステップ１６では、
スイッチ５が接点Ｂへ接続されているので、そのままス
テップ１９へ進む。ステップ１９では、第２レジスタ９
に値を記憶し、その値を出力する。

【００３２】尚、前記乗算器８に於いて１／ｍのｍをｍ
＝２ⁿ とすることで、乗算器が不要になり、更に回路規
模が縮小する。即ち、ｍ＝２ⁿ は桁数を増減することで
任意のｎ（−ｎも含む）が実現でき、面倒な加算の繰返
しが避けられ、小規模な回路の実現が可能となる。

【００３３】

【発明の効果】以上述べた如く本発明によれば、冗長な
乗算器を省くことができ、回路構成が簡単になり、小型
化が可能になり、更に応答時間の短縮が図れる等の優れ
た効果を発揮する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路ブロック図であ
る。

【図２】同前実施例のフローチャートである。

【図３】従来例を示す回路ブロック図である。

【符号の説明】

５ 切替えスイッチ ６ 加算器 ７ 第１レジスタ ８ 乗算器 ９ 第２レジスタ １０ 極性反転器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号の切替えを行うスイッチと、加
   算器と、第１レジスタと、乗算器と、第２レジスタを具
   備し、第１レジスタからの信号を前記加算器に帰還する
   と共に前記乗算器からの信号を極性を反転させ前記切替
   えスイッチを介して前記加算器に帰還し、前記第２レジ
   スタは乗算器からの信号を出力する様構成したことを特
   徴とする加重平均回路。
2. 【請求項２】 第１レジスタが所定時間間隔で入力信号
   を蓄積し、第２レジスタが前記所定時間よりも長い時間
   間隔で作動し、乗算器が前記所定時間間隔の逆数を乗算
   する請求項１の加重平均回路。
3. 【請求項３】 乗算器が２ⁿ の逆数を乗算する請求項１
   の加重平均回路。