JPH07283373A - 半導体デバイス製造方法 - Google Patents
半導体デバイス製造方法Info
- Publication number
- JPH07283373A JPH07283373A JP7094272A JP9427295A JPH07283373A JP H07283373 A JPH07283373 A JP H07283373A JP 7094272 A JP7094272 A JP 7094272A JP 9427295 A JP9427295 A JP 9427295A JP H07283373 A JPH07283373 A JP H07283373A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- resist
- mask
- devices
- unique
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70541—Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 半導体ウェハからデバイスを製造する半導体
デバイス製造方法を提供する。 【構成】 本方法は、レジストをウェハに塗布し、その
表面にフォトリソグラフ印刷を施して、各デバイス上に
ＲＯＭコード・パターンを生成することからなる。この
印刷は、各デバイスにおけるマスクによって施された共
通パターンと、各デバイスが固有ＲＯＭコードを有する
ようにデバイスにそれぞれ施される一連の固有パターン
とによって構成される。
デバイス製造方法を提供する。 【構成】 本方法は、レジストをウェハに塗布し、その
表面にフォトリソグラフ印刷を施して、各デバイス上に
ＲＯＭコード・パターンを生成することからなる。この
印刷は、各デバイスにおけるマスクによって施された共
通パターンと、各デバイスが固有ＲＯＭコードを有する
ようにデバイスにそれぞれ施される一連の固有パターン
とによって構成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイス製造方
法に関する。
法に関する。
【０００２】
【従来の技術】半導体デバイス製造プロセスは一般に、
半導体材料の単一ウェハ上に多数のディスクリート・デ
バイスを製造する。マスクによるステップ・アンド・リ
ピート・フォトリソグラフ印刷(step and repeat photo
lithographic printing)などの高速かつ効率的な製造プ
ロセスは、このようなウェハに多数のデバイスを作製す
るために用いられる。湖のような反復的なプロセスで
は、各製造デバイスは実質的に同一である。
半導体材料の単一ウェハ上に多数のディスクリート・デ
バイスを製造する。マスクによるステップ・アンド・リ
ピート・フォトリソグラフ印刷(step and repeat photo
lithographic printing)などの高速かつ効率的な製造プ
ロセスは、このようなウェハに多数のデバイスを作製す
るために用いられる。湖のような反復的なプロセスで
は、各製造デバイスは実質的に同一である。
【０００３】しかし、上記のような反復的製造プロセス
は同一デバイスしか作製できない。ある用途では、個別
半導体デバイスが固有部分を有する必要がある。例え
ば、デバイス内の読み出し専用メモリ（ＲＯＭ）は、セ
キュリティ暗号またはシリアル番号などのためにわずか
な量の固有ＲＯＭコードを有することができる。
は同一デバイスしか作製できない。ある用途では、個別
半導体デバイスが固有部分を有する必要がある。例え
ば、デバイス内の読み出し専用メモリ（ＲＯＭ）は、セ
キュリティ暗号またはシリアル番号などのためにわずか
な量の固有ＲＯＭコードを有することができる。
【０００４】
【発明が解決しようとする課題】このような用途での問
題点は、固有部分を必要とする半導体デバイスは個別に
製造しなければならず、そのためその製造は上記のプロ
セスに比べて極めて遅く非効率的である。
題点は、固有部分を必要とする半導体デバイスは個別に
製造しなければならず、そのためその製造は上記のプロ
セスに比べて極めて遅く非効率的である。
【０００５】本発明は、上記の欠点が緩和された半導体
デバイス製造方法を提供することを目的とする。
デバイス製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明により、半導体材
料上でデバイスを製造する半導体デバイス製造方法が提
供され、この方法は、半導体材料の表面に化学レジスト
を塗布する段階；この表面上の各複数の位置において化
学レジストの部分を選択的に照射するため表面を照射し
て、照射材料の部分および非照射材料の部分を生成する
段階；表面から照射材料または非照射材料のいずれかを
除去する段階によって構成され、照射する段階は、各複
数の位置においてマスクによって施される共通パターン
と、各複数の位置のそれぞれに施される複数の固有パタ
ーンのそれぞれ１つを生成することを特徴とする。
料上でデバイスを製造する半導体デバイス製造方法が提
供され、この方法は、半導体材料の表面に化学レジスト
を塗布する段階；この表面上の各複数の位置において化
学レジストの部分を選択的に照射するため表面を照射し
て、照射材料の部分および非照射材料の部分を生成する
段階；表面から照射材料または非照射材料のいずれかを
除去する段階によって構成され、照射する段階は、各複
数の位置においてマスクによって施される共通パターン
と、各複数の位置のそれぞれに施される複数の固有パタ
ーンのそれぞれ１つを生成することを特徴とする。
【０００７】共通パターンは、好ましくは、ステップ・
アンド・リピート・フォトリソグラフ印刷プロセスによ
って生成され、固有パターンは、好ましくは、レーザに
よって生成される。各複数の固有パターンは、好ましく
は、各デバイスのＲＯＭ部分に施される。
アンド・リピート・フォトリソグラフ印刷プロセスによ
って生成され、固有パターンは、好ましくは、レーザに
よって生成される。各複数の固有パターンは、好ましく
は、各デバイスのＲＯＭ部分に施される。
【０００８】このように、各半導体デバイスは異なるパ
ターンで製造でき、しかも共通マスクの使用を維持でき
る。よって、これらのデバイスの製造は、各デバイスが
個別に製造される場合よりも高速かつ効率的である。
ターンで製造でき、しかも共通マスクの使用を維持でき
る。よって、これらのデバイスの製造は、各デバイスが
個別に製造される場合よりも高速かつ効率的である。
【０００９】
【実施例】マイクロコントローラなど多数のディスクリ
ート半導体デバイスを製造するために、ウェハ形態の半
導体材料が用いられる。プロセスがウェハの選択された
領域に施され、これらの領域の導電特性を変更する。こ
れは何度も繰り返され、異なる領域の多層を生成して、
接合部および導電経路の所望の構成が形成され、デバイ
スとなる。
ート半導体デバイスを製造するために、ウェハ形態の半
導体材料が用いられる。プロセスがウェハの選択された
領域に施され、これらの領域の導電特性を変更する。こ
れは何度も繰り返され、異なる領域の多層を生成して、
接合部および導電経路の所望の構成が形成され、デバイ
スとなる。
【００１０】図面を参照して、半導体ウェハ上に多数の
マイクロコントローラを製造するための半導体デバイス
製造方法のフロー図が示される。
マイクロコントローラを製造するための半導体デバイス
製造方法のフロー図が示される。
【００１１】ボックス１０によって表される第１段階
は、ウェハの上面に化学レジストを塗布することからな
る。このレジストは、一般にウェハを高速で回転させ、
回転の中心にある程度の薬品を被着して、遠心力により
拡散することによってウェハの上面に均一に拡散され
る。
は、ウェハの上面に化学レジストを塗布することからな
る。このレジストは、一般にウェハを高速で回転させ、
回転の中心にある程度の薬品を被着して、遠心力により
拡散することによってウェハの上面に均一に拡散され
る。
【００１２】ボックス２０において、紫外線光など、平
行短波長光源(source of collimated short wavelength
light) は、マスクを介してウェハに照光される。この
マスクは多数の穴を有し、これらの穴を介して光はウェ
ハに照光できる。マスクの穴に相当するウェハの領域は
光で照射され、これによりこれらの領域におけるレジス
トの化学特性が変化する。このことは、レジストを「硬
化(cure)させる」という。
行短波長光源(source of collimated short wavelength
light) は、マスクを介してウェハに照光される。この
マスクは多数の穴を有し、これらの穴を介して光はウェ
ハに照光できる。マスクの穴に相当するウェハの領域は
光で照射され、これによりこれらの領域におけるレジス
トの化学特性が変化する。このことは、レジストを「硬
化(cure)させる」という。
【００１３】マスクは、１つの半導体デバイスを製造す
るか、あるいは一度に多数の半導体デバイスを製造する
ように構成できる。いずれにせよ、上記の硬化は、ウェ
ハ上のことなる位置で繰り返され、ウェハの表面上で多
数の半導体デバイスを生成する。これは、マスクの形が
レジストの表面に「印刷」されるので、ステップ・アン
ド・リピート印刷と呼ばれる。
るか、あるいは一度に多数の半導体デバイスを製造する
ように構成できる。いずれにせよ、上記の硬化は、ウェ
ハ上のことなる位置で繰り返され、ウェハの表面上で多
数の半導体デバイスを生成する。これは、マスクの形が
レジストの表面に「印刷」されるので、ステップ・アン
ド・リピート印刷と呼ばれる。
【００１４】従来の方法では、ボックス４０において、
「硬化された」レジストが除去され、上記の領域を露出
し、ウェハの残りの領域はレジストに覆われたままとな
る。ここで、ウェハの露出領域は、ボックス５０におい
て、注入ドーピング(implantdoping)またはエピタキシ
ャル成長などのプロセスを施すことができる。領域の導
電特性は、このプロセスによって変更されないウェハの
残りの表面に対して変更することができる。例えば、Ｐ
型ウェハ基板の露出領域は、これらの露出領域がＮ型と
なるようにドーピングでき、それによりＰＮ接合が形成
される。
「硬化された」レジストが除去され、上記の領域を露出
し、ウェハの残りの領域はレジストに覆われたままとな
る。ここで、ウェハの露出領域は、ボックス５０におい
て、注入ドーピング(implantdoping)またはエピタキシ
ャル成長などのプロセスを施すことができる。領域の導
電特性は、このプロセスによって変更されないウェハの
残りの表面に対して変更することができる。例えば、Ｐ
型ウェハ基板の露出領域は、これらの露出領域がＮ型と
なるようにドーピングでき、それによりＰＮ接合が形成
される。
【００１５】最後に、ボックス６０において、残りのレ
ジストはウェハの表面から化学的に除去される。よっ
て、ウェハの表面の領域は、元の半導体材料である残り
の表面に対して異なる導電特性を有する。
ジストはウェハの表面から化学的に除去される。よっ
て、ウェハの表面の領域は、元の半導体材料である残り
の表面に対して異なる導電特性を有する。
【００１６】上記の従来の方法は、施されたプロセスの
特性を有する領域を含む半導体材料の単一層を生成す
る。上記のプロセスによってウェハ上に製造された各マ
イクロコントローラは、実質的に同一である。
特性を有する領域を含む半導体材料の単一層を生成す
る。上記のプロセスによってウェハ上に製造された各マ
イクロコントローラは、実質的に同一である。
【００１７】マイクロコントローラは、半導体デバイス
に組み込まれるＲＯＭコードを含む。各マイクロコント
ローラが固有のＲＯＭコードを有することが望ましい場
合がある。固有コードは、各半導体デバイスの固有値セ
ットを識別したり、セキュリティ暗号用、シリアル番号
用，アルゴリズム・シード(algorithm seed)用にもちい
ることができる。残念ながら、上記の従来の方法では、
各半導体デバイスが同一マスク・パターンに基づいて製
造されるので、固有ＲＯＭコード化が不可能である。
に組み込まれるＲＯＭコードを含む。各マイクロコント
ローラが固有のＲＯＭコードを有することが望ましい場
合がある。固有コードは、各半導体デバイスの固有値セ
ットを識別したり、セキュリティ暗号用、シリアル番号
用，アルゴリズム・シード(algorithm seed)用にもちい
ることができる。残念ながら、上記の従来の方法では、
各半導体デバイスが同一マスク・パターンに基づいて製
造されるので、固有ＲＯＭコード化が不可能である。
【００１８】デバイスを個別に製造する別の方法があ
り、この方法により、個別ＲＯＭのコード化が可能とな
る。しかし、このような方法は、上記の方法に比べて遅
く、コストが高い。
り、この方法により、個別ＲＯＭのコード化が可能とな
る。しかし、このような方法は、上記の方法に比べて遅
く、コストが高い。
【００１９】従って、再度図面を参照して、マスキング
された光によりレジストを硬化する段階（ボックス２
０）とレジストを除去する段階（ブロック４０）との間
で、別の段階であるボックス３０が挿入される。この段
階は、ウェハ上の各デバイスのレジストの一部に照射光
源をさらに適用する。このために、レーザ・トリマ(las
er trimmer) を便宜的に利用できる。ボックス２０で用
いられるマスクは、別の照射光が施される部分において
未硬化レジストを残すように構成される。各デバイスに
は、上記の部分において若干異なるパターンが与えられ
る。このように、各デバイスは、固有ＲＯＭコードのた
めに固有化される。
された光によりレジストを硬化する段階（ボックス２
０）とレジストを除去する段階（ブロック４０）との間
で、別の段階であるボックス３０が挿入される。この段
階は、ウェハ上の各デバイスのレジストの一部に照射光
源をさらに適用する。このために、レーザ・トリマ(las
er trimmer) を便宜的に利用できる。ボックス２０で用
いられるマスクは、別の照射光が施される部分において
未硬化レジストを残すように構成される。各デバイスに
は、上記の部分において若干異なるパターンが与えられ
る。このように、各デバイスは、固有ＲＯＭコードのた
めに固有化される。
【００２０】固有コードを生成するために各デバイスの
ほんのわずかな部分（一般に０．１％以下）しか変更し
なくて済むので、この段階を挿入することによって、こ
の方法全体にとってわずかな時間の増加しか生じず、こ
のことはかなり時間がかかる各デバイスを個別に製造す
る場合の時間に比べて、大幅な時間短縮となる。
ほんのわずかな部分（一般に０．１％以下）しか変更し
なくて済むので、この段階を挿入することによって、こ
の方法全体にとってわずかな時間の増加しか生じず、こ
のことはかなり時間がかかる各デバイスを個別に製造す
る場合の時間に比べて、大幅な時間短縮となる。
【００２１】従って、ステップ・アンド・リピート式マ
スキングプロセスの効率および速度は、個別レーザ印刷
プロセスと組み合わせて、マイクロコントローラなどの
デバイスの固有ＲＯＭコード化ができる。
スキングプロセスの効率および速度は、個別レーザ印刷
プロセスと組み合わせて、マイクロコントローラなどの
デバイスの固有ＲＯＭコード化ができる。
【００２２】なお、本明細書で説明した実施例とは別の
実施例も可能であることが理解される。例えば、レジス
トの硬化は、上述のように硬化部ではなく、未硬化部を
ボックス４０で示される段階によって除去するように構
成してもよい。
実施例も可能であることが理解される。例えば、レジス
トの硬化は、上述のように硬化部ではなく、未硬化部を
ボックス４０で示される段階によって除去するように構
成してもよい。
【００２３】さらに、ＲＯＭの代わりに、デバイスの別
の要素もボックス３０の段階によって変更できる。
の要素もボックス３０の段階によって変更できる。
【図１】本発明による半導体デバイス製造方法のフロー
図である。
図である。
Claims (5)
- 【請求項１】 半導体材料上にデバイスを製造する半導
体デバイス製造方法であって：前記半導体材料の表面に
化学レジストを塗布する段階；前記表面を照射して、前
記表面上の複数の各位置において前記化学レジストの部
分を選択的に照射し、それにより照射材料の部分と非照
射材料の部分とを生成する段階；前記表面から照射材料
または非照射材料のいずれかを除去する段階；によって
構成され、前記照射する段階によって、前記複数の各位
置におけるマスクによって施される共通パターンと、前
記複数の各位置に施される複数の固有パターンの各１つ
とを生成することを特徴とする方法。 - 【請求項２】 前記共通パターンは、ステップ・アンド
・リピート・フォトリソグラフ印刷プロセスによって生
成されることを特徴とする請求項１記載の方法。 - 【請求項３】 前記固有パターンは、レーザによって生
成されることを特徴とする請求項１記載の方法。 - 【請求項４】 前記固有パターンは、レーザによって生
成されることを特徴とする請求項２記載の方法。 - 【請求項５】 前記複数の固有パターンの各１つは、各
デバイスのＲＯＭ部分に施されることを特徴とする上記
のいずれかの請求項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9406367A GB2288250B (en) | 1994-03-30 | 1994-03-30 | Semiconductor device fabrication method |
| GB9406367.4 | 1994-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283373A true JPH07283373A (ja) | 1995-10-27 |
Family
ID=10752796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7094272A Pending JPH07283373A (ja) | 1994-03-30 | 1995-03-29 | 半導体デバイス製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH07283373A (ja) |
| GB (1) | GB2288250B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268774A (ja) * | 2004-02-20 | 2005-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類 |
| WO2022138583A1 (ja) * | 2020-12-25 | 2022-06-30 | 株式会社ニコン | 半導体集積回路の製造方法、半導体デバイスの製造方法、および露光装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4613230A (en) * | 1981-05-06 | 1986-09-23 | Tokyo Shibaura Denki Kabushiki Kaisha | Wafer exposure apparatus |
| JPS589319A (ja) * | 1981-07-10 | 1983-01-19 | Hitachi Ltd | パターン露光装置 |
| US4435498A (en) * | 1981-12-07 | 1984-03-06 | Burroughs Corporation | Manufacture of wafer-scale integrated circuits |
| EP0186859B1 (en) * | 1984-12-19 | 1990-06-13 | Fuji Photo Film Co., Ltd. | Microfilmcamera |
-
1994
- 1994-03-30 GB GB9406367A patent/GB2288250B/en not_active Expired - Fee Related
-
1995
- 1995-03-29 JP JP7094272A patent/JPH07283373A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268774A (ja) * | 2004-02-20 | 2005-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類 |
| KR101258671B1 (ko) * | 2004-02-20 | 2013-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법, ｉｃ 카드, ｉｃ 태그, ｒｆｉｄ,트랜스폰더, 지폐, 유가증권, 여권, 전자 기기, 가방 및의류 |
| WO2022138583A1 (ja) * | 2020-12-25 | 2022-06-30 | 株式会社ニコン | 半導体集積回路の製造方法、半導体デバイスの製造方法、および露光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9406367D0 (en) | 1994-05-25 |
| GB2288250B (en) | 1998-04-29 |
| GB2288250A (en) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648198A (en) | Resist hardening process having improved thermal stability | |
| US7629109B2 (en) | Exposure control for phase shifting photolithographic masks | |
| KR940016868A (ko) | 대형 다이(Die)의 광리소그래피 장치 및 그 방법 | |
| US6528238B1 (en) | Methods for making patterns in radiation sensitive polymers | |
| US6589713B1 (en) | Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits | |
| CN114089457B (zh) | 一种电子束光刻制备亚微米闪耀光栅压印模板及其方法 | |
| KR100374207B1 (ko) | 내장된위상이동포토마스크및제조방법 | |
| US7776709B2 (en) | Cut-and-paste imprint lithographic mold and method therefor | |
| JPH07283373A (ja) | 半導体デバイス製造方法 | |
| US4035226A (en) | Method of preparing portions of a semiconductor wafer surface for further processing | |
| US20040121246A1 (en) | Lithography process to reduce seam lines in an array of microelements produced from a sub-mask and a sub-mask for use thereof | |
| US6001513A (en) | Method for forming a lithographic mask used for patterning semiconductor die | |
| KR19990071372A (ko) | 반도체소자의 제조장비, 이를 이용한 반도체소자의 패턴 형성방법 및 이를 적용한 반도체소자 제조용 포토레지스트 | |
| JP2001326153A (ja) | レジストパターンの形成方法 | |
| US8206895B2 (en) | Method for forming pattern and method for manufacturing semiconductor device | |
| US12306540B2 (en) | Two-dimensional (2D) patterns using multiple exposures of one-dimensional (1D) photolithography masks or holographic interference lithography | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| CN121679987A (zh) | 光刻结构的制备方法及装置 | |
| KR100309795B1 (ko) | 공간광변조기를이용한미세구조물제조방법및장치 | |
| KR100587611B1 (ko) | 미세 패턴 형성 방법 | |
| CN1971428B (zh) | 使用浸没式光刻法制造半导体装置的方法 | |
| JPH02140748A (ja) | レジストパターン形成方法 | |
| JPH03136233A (ja) | 半導体装置の製造方法 | |
| JPWO2021067909A5 (ja) | ||
| JPH02253610A (ja) | 金属蒸着用リフトオフパターンの形成方法 |