JPH07283484A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JPH07283484A JPH07283484A JP9380894A JP9380894A JPH07283484A JP H07283484 A JPH07283484 A JP H07283484A JP 9380894 A JP9380894 A JP 9380894A JP 9380894 A JP9380894 A JP 9380894A JP H07283484 A JPH07283484 A JP H07283484A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- active layer
- laser device
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 共振器面上にバンドギャップを拡大する半導
体層を高歩留りで形成することができる半導体レーザ素
子の製造方法を提供する。 【構成】 活性層５の共振器面に活性層５よりもバンド
ギャップが大きい半導体層１１を積層した半導体レーザ
素子の製造方法において、活性層５を積層したエピタキ
シャル半導体ウェハの積層面上に誘電体層１０を形成
し、次いで、前記ウェハをへき開して共振器面を形成
し、次いで、前記共振器面上にバンドギャップが活性層
５よりも大きい半導体層１１を積層し、次いで、エッチ
ングにより前記誘電体層１０を除去する工程を設ける。
体層を高歩留りで形成することができる半導体レーザ素
子の製造方法を提供する。 【構成】 活性層５の共振器面に活性層５よりもバンド
ギャップが大きい半導体層１１を積層した半導体レーザ
素子の製造方法において、活性層５を積層したエピタキ
シャル半導体ウェハの積層面上に誘電体層１０を形成
し、次いで、前記ウェハをへき開して共振器面を形成
し、次いで、前記共振器面上にバンドギャップが活性層
５よりも大きい半導体層１１を積層し、次いで、エッチ
ングにより前記誘電体層１０を除去する工程を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、高出力駆動の半導体レ
ーザ素子に関する。
ーザ素子に関する。
【０００２】
【従来の技術】近年、ＧａＡｓ系半導体レーザ素子の用
途拡大にともない、高出力駆動という要求が高まってい
る。ところで、半導体レーザ素子の光出力を増大させて
いくと、そのレーザ端面には、瞬時に劣化する光学損傷
や長時間動作させた時に起こる端面腐食が観察される。
これは、光吸収→表面再結合電流増加→端面温度の上昇
という現象のサイクルを繰り返すことが原因と考えられ
ている。この場合、端面での光密度が増加するに従いそ
の劣化が顕著になる。また、場合によっては、瞬間劣化
を誘発し急激に発振を停止してしまう現象が観察され
る。そこで、半導体レーザ素子のレーザ端面におけるこ
のような現象を抑制するために、端面で光吸収を起こさ
ない構造（窓構造）を設けることが行われている。具体
的には、端面に活性層のバンドギャップを拡大する部分
を設けて、光吸収を防いで、光学損傷を防止する方法が
ある。このような構造をした半導体レーザ素子について
は、メサ形成などのレーザ共振器作製プロセスが終了し
た後に、ＭＯＣＶＤ法などで共振器面に、バンドギャッ
プが活性層よりも大きい半導体層を積層してバンドギャ
ップを拡大する試みがなされている。
途拡大にともない、高出力駆動という要求が高まってい
る。ところで、半導体レーザ素子の光出力を増大させて
いくと、そのレーザ端面には、瞬時に劣化する光学損傷
や長時間動作させた時に起こる端面腐食が観察される。
これは、光吸収→表面再結合電流増加→端面温度の上昇
という現象のサイクルを繰り返すことが原因と考えられ
ている。この場合、端面での光密度が増加するに従いそ
の劣化が顕著になる。また、場合によっては、瞬間劣化
を誘発し急激に発振を停止してしまう現象が観察され
る。そこで、半導体レーザ素子のレーザ端面におけるこ
のような現象を抑制するために、端面で光吸収を起こさ
ない構造（窓構造）を設けることが行われている。具体
的には、端面に活性層のバンドギャップを拡大する部分
を設けて、光吸収を防いで、光学損傷を防止する方法が
ある。このような構造をした半導体レーザ素子について
は、メサ形成などのレーザ共振器作製プロセスが終了し
た後に、ＭＯＣＶＤ法などで共振器面に、バンドギャッ
プが活性層よりも大きい半導体層を積層してバンドギャ
ップを拡大する試みがなされている。
【０００３】従来、半導体レーザ素子の共振器面に、バ
ンドギャップが活性層よりも大きい半導体層を積層する
工程は、以下にようにして行われていた。即ち、 １）図３（ａ）に示すように、半導体基板３１上に活性
層を含むエピタキシャル層３２を積層し、エッチングに
より反射端面３３を形成する。 ２）次いで、図３（ｂ）に示すように、端面３３上にバ
ンドギャップが活性層よりも大きい半導体層３４を選択
成長させる。 ３）次いで、電極をエピタキシャル層３２上に形成し、
へき開位置Ａでへき開する。 ４）最後に、端面３３上に低反射膜を形成する。
ンドギャップが活性層よりも大きい半導体層を積層する
工程は、以下にようにして行われていた。即ち、 １）図３（ａ）に示すように、半導体基板３１上に活性
層を含むエピタキシャル層３２を積層し、エッチングに
より反射端面３３を形成する。 ２）次いで、図３（ｂ）に示すように、端面３３上にバ
ンドギャップが活性層よりも大きい半導体層３４を選択
成長させる。 ３）次いで、電極をエピタキシャル層３２上に形成し、
へき開位置Ａでへき開する。 ４）最後に、端面３３上に低反射膜を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
共振器面にバンドギャップが活性層よりも大きい半導体
層を積層する工程には、以下のような問題があった。即
ち、反射端面３３をエッチングで形成するため、エピタ
キシャル層３２に対して直角で、かつ良好な反射端面３
３を形成することが困難であり、製造歩留りが低下する
という問題があった。
共振器面にバンドギャップが活性層よりも大きい半導体
層を積層する工程には、以下のような問題があった。即
ち、反射端面３３をエッチングで形成するため、エピタ
キシャル層３２に対して直角で、かつ良好な反射端面３
３を形成することが困難であり、製造歩留りが低下する
という問題があった。
【０００５】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子の製造方法を提供するもので、
活性層の共振器面に活性層よりもバンドギャップが大き
い半導体層を積層した半導体レーザ素子の製造方法にお
いて、活性層を積層したエピタキシャル半導体ウェハの
積層面上に第１の誘電体層、および該第１の誘電体層と
独立して除去することができる第２の誘電体層を形成
し、次いで、前記ウェハをへき開して共振器面を形成
し、次いで、前記共振器面上にバンドギャップが活性層
よりも大きい半導体層を積層し、次いで、前記第２の誘
電体層を第１の誘電体層と独立して除去する工程を有す
ることを第１発明とするものである。
決した半導体レーザ素子の製造方法を提供するもので、
活性層の共振器面に活性層よりもバンドギャップが大き
い半導体層を積層した半導体レーザ素子の製造方法にお
いて、活性層を積層したエピタキシャル半導体ウェハの
積層面上に第１の誘電体層、および該第１の誘電体層と
独立して除去することができる第２の誘電体層を形成
し、次いで、前記ウェハをへき開して共振器面を形成
し、次いで、前記共振器面上にバンドギャップが活性層
よりも大きい半導体層を積層し、次いで、前記第２の誘
電体層を第１の誘電体層と独立して除去する工程を有す
ることを第１発明とするものである。
【０００６】また、基板上に活性層を含む半導体層をエ
ピタキシャル成長させ、共振器面に活性層よりもバンド
ギャップが大きい半導体層と反射膜を積層し、エピタキ
シャル成長面上および基板裏面に電極を形成した半導体
レーザ素子の製造方法において、基板上に活性層を含む
半導体層をエピタキシャル成長させたエピタキシャル半
導体ウェハをへき開して低反射側の共振器面を形成し、
次いで、前記共振器面上にバンドギャップが活性層より
も大きい半導体層を積層し、次いで、前記共振器面上に
反射膜を積層し、次いで、前記反射膜をマスクとして前
記共振器面上以外に積層されたバンドギャップが活性層
よりも大きい半導体層をエッチングして除去する工程を
有することを第２発明とするものである。
ピタキシャル成長させ、共振器面に活性層よりもバンド
ギャップが大きい半導体層と反射膜を積層し、エピタキ
シャル成長面上および基板裏面に電極を形成した半導体
レーザ素子の製造方法において、基板上に活性層を含む
半導体層をエピタキシャル成長させたエピタキシャル半
導体ウェハをへき開して低反射側の共振器面を形成し、
次いで、前記共振器面上にバンドギャップが活性層より
も大きい半導体層を積層し、次いで、前記共振器面上に
反射膜を積層し、次いで、前記反射膜をマスクとして前
記共振器面上以外に積層されたバンドギャップが活性層
よりも大きい半導体層をエッチングして除去する工程を
有することを第２発明とするものである。
【０００７】
【作用】第１発明のように、へき開した共振器面上に、
バンドギャップが活性層よりも大きい半導体層を積層す
ると、該半導体層は共振器面上とともに誘電体層上にも
成長する。この際、共振器面上の前記半導体層は、共振
器面を構成する半導体と化学的に結合しているが、誘電
体層上の前記半導体層は、誘電体層上に単に多結晶状態
で堆積しているだけで、誘電体層とは化学的に結合して
いない。従って、次工程でエッチングにより誘電体層を
除去しようとすると、エッチング液は誘電体層上に堆積
した前記半導体層を容易に通って誘電体層に達し、誘電
体層を除去することができる。その結果、誘電体層上の
前記半導体層も除去されて、共振器面上のみにバンドギ
ャップを拡大する半導体層を歩留りよく形成することが
できる。
バンドギャップが活性層よりも大きい半導体層を積層す
ると、該半導体層は共振器面上とともに誘電体層上にも
成長する。この際、共振器面上の前記半導体層は、共振
器面を構成する半導体と化学的に結合しているが、誘電
体層上の前記半導体層は、誘電体層上に単に多結晶状態
で堆積しているだけで、誘電体層とは化学的に結合して
いない。従って、次工程でエッチングにより誘電体層を
除去しようとすると、エッチング液は誘電体層上に堆積
した前記半導体層を容易に通って誘電体層に達し、誘電
体層を除去することができる。その結果、誘電体層上の
前記半導体層も除去されて、共振器面上のみにバンドギ
ャップを拡大する半導体層を歩留りよく形成することが
できる。
【０００８】また、第２発明のように、共振器面上にバ
ンドギャップが活性層よりも大きい半導体層を積層する
と、この半導体層はエピタキシャル成長面上にも積層す
る。一方、低温で積層することができる反射膜は、エピ
タキシャル成長面上をマスキングして共振器面上のみに
形成することができる。従って、この反射膜をマスクと
して、前記共振器面上以外に積層されたバンドギャップ
が活性層よりも大きい半導体層をエッチングして除去す
ることができる。このようにして、共振器面上のみにバ
ンドギャップが活性層よりも大きい半導体層を歩留りよ
く形成することができる。
ンドギャップが活性層よりも大きい半導体層を積層する
と、この半導体層はエピタキシャル成長面上にも積層す
る。一方、低温で積層することができる反射膜は、エピ
タキシャル成長面上をマスキングして共振器面上のみに
形成することができる。従って、この反射膜をマスクと
して、前記共振器面上以外に積層されたバンドギャップ
が活性層よりも大きい半導体層をエッチングして除去す
ることができる。このようにして、共振器面上のみにバ
ンドギャップが活性層よりも大きい半導体層を歩留りよ
く形成することができる。
【０００９】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。 （実施例１）図１は、本発明にかかる半導体レーザ素子
の製造方法の一実施例の工程説明図である。図１（ａ）
〜（ｃ）、（ｆ）は横断面図、（ｄ）および（ｅ）はリ
ッジ頭部における縦断面図である。本実施例の工程は以
下の通りである。即ち、 １）先ず、面方位（１００）のｎ−ＧａＡｓ基板１上
に、厚さ０．５μｍのｎ−ＧａＡｓバッファ層２、厚さ
２．０μｍのｎ−ＡｌＧａＡｓ下クラッド層３、厚さ５
０ｎｍのＧａＡｓ下光閉じ込め層４、厚さ９ｎｍのＩｎ
ＧａＡｓ歪み量子井戸層からなる活性層５、厚さ５０ｎ
ｍのＧａＡｓ上光閉じ込め層６、厚さ２．０μｍのｐ−
ＡｌＧａＡｓ上クラッド層７、厚さ０．５μｍのｐ−Ｇ
ａＡｓキャップ層８を順次積層する。 ２）次いで、キャップ層８と上クラッド層７をエッチン
グしてリッジメサを形成する（図１（ａ））。 ３）次いで、注入電流狭窄のために第１誘電体層として
ＳｉＯx 層９を積層し、電極コンタクトのためにフォト
リソグラフィ技術によりリッジ頭部に窓を形成する（図
１（ｂ））。 ４）次いで、ＳｉＯx 層９上にＡｌＯx 層１０を形成す
る（図１（ｃ））。 ５）このようにして形成されたエピタキシャルウェハを
厚さ１１０μｍまで研磨した後、へき開して（１１０）
端面を露出させ、ＡｌＯx 層１０を選択成長マスクとし
て、端面に活性層５よりもバンドギャップが大きいＩｎ
ＧａＰ層１１を成長させる（図１（ｄ））。この際、Ｉ
ｎＧａＰ層１１はＡｌＯx 層１０上にも積層する。ここ
で、端面上に積層したＩｎＧａＰ層１１ａは、基板１お
よびその上に成長したエピタキシャル層の端面と化学的
に結合している。一方、ＡｌＯx 層１０上に積層したＩ
ｎＧａＰ層１１ｂは、化学的にＡｌＯx 層１０と結合せ
ず、多結晶状でＡｌＯx 層１０上に堆積しているだけで
ある。 ６）次いで、ＡｌＯx 層１０を強アルカリ液で除去する
ことにより、ＩｎＧａＰ層１１のうちＡｌＯx 層１０上
に積層したＩｎＧａＰ層１１ｂのみを除去し、ＳｉＯx
層９およびその窓部のキャップ層８を露出させる（図１
（ｅ））。この工程において、ＩｎＧａＰ層１１ｂは多
結晶状で化学的にＡｌＯx 層１０と結合していないの
で、強アルカリ液はＩｎＧａＰ層１１ｂを通って、容易
にＡｌＯx 層１０に達し、ＡｌＯx 層１０を溶解するこ
とができる。なお、この際、ＳｉＯx 層９やキャップ層
８はアルカリ液には侵されない。 ７）次いで、エピタキシャル面側、および基板１側に、
それぞれＴｉ／Ｐｔ／Ａｕ電極１２、ＡｕＧｅＮｉ／Ａ
ｕ電極１３を蒸着し、幅３μｍ、共振器長１ｍｍのリッ
ジ導波路半導体レーザ素子を製作した（図１（ｆ））。
なお、端面には、低反射側に反射率が５％の誘電体を、
高反射側に反射率９５％の誘電体を被覆した。
を詳細に説明する。 （実施例１）図１は、本発明にかかる半導体レーザ素子
の製造方法の一実施例の工程説明図である。図１（ａ）
〜（ｃ）、（ｆ）は横断面図、（ｄ）および（ｅ）はリ
ッジ頭部における縦断面図である。本実施例の工程は以
下の通りである。即ち、 １）先ず、面方位（１００）のｎ−ＧａＡｓ基板１上
に、厚さ０．５μｍのｎ−ＧａＡｓバッファ層２、厚さ
２．０μｍのｎ−ＡｌＧａＡｓ下クラッド層３、厚さ５
０ｎｍのＧａＡｓ下光閉じ込め層４、厚さ９ｎｍのＩｎ
ＧａＡｓ歪み量子井戸層からなる活性層５、厚さ５０ｎ
ｍのＧａＡｓ上光閉じ込め層６、厚さ２．０μｍのｐ−
ＡｌＧａＡｓ上クラッド層７、厚さ０．５μｍのｐ−Ｇ
ａＡｓキャップ層８を順次積層する。 ２）次いで、キャップ層８と上クラッド層７をエッチン
グしてリッジメサを形成する（図１（ａ））。 ３）次いで、注入電流狭窄のために第１誘電体層として
ＳｉＯx 層９を積層し、電極コンタクトのためにフォト
リソグラフィ技術によりリッジ頭部に窓を形成する（図
１（ｂ））。 ４）次いで、ＳｉＯx 層９上にＡｌＯx 層１０を形成す
る（図１（ｃ））。 ５）このようにして形成されたエピタキシャルウェハを
厚さ１１０μｍまで研磨した後、へき開して（１１０）
端面を露出させ、ＡｌＯx 層１０を選択成長マスクとし
て、端面に活性層５よりもバンドギャップが大きいＩｎ
ＧａＰ層１１を成長させる（図１（ｄ））。この際、Ｉ
ｎＧａＰ層１１はＡｌＯx 層１０上にも積層する。ここ
で、端面上に積層したＩｎＧａＰ層１１ａは、基板１お
よびその上に成長したエピタキシャル層の端面と化学的
に結合している。一方、ＡｌＯx 層１０上に積層したＩ
ｎＧａＰ層１１ｂは、化学的にＡｌＯx 層１０と結合せ
ず、多結晶状でＡｌＯx 層１０上に堆積しているだけで
ある。 ６）次いで、ＡｌＯx 層１０を強アルカリ液で除去する
ことにより、ＩｎＧａＰ層１１のうちＡｌＯx 層１０上
に積層したＩｎＧａＰ層１１ｂのみを除去し、ＳｉＯx
層９およびその窓部のキャップ層８を露出させる（図１
（ｅ））。この工程において、ＩｎＧａＰ層１１ｂは多
結晶状で化学的にＡｌＯx 層１０と結合していないの
で、強アルカリ液はＩｎＧａＰ層１１ｂを通って、容易
にＡｌＯx 層１０に達し、ＡｌＯx 層１０を溶解するこ
とができる。なお、この際、ＳｉＯx 層９やキャップ層
８はアルカリ液には侵されない。 ７）次いで、エピタキシャル面側、および基板１側に、
それぞれＴｉ／Ｐｔ／Ａｕ電極１２、ＡｕＧｅＮｉ／Ａ
ｕ電極１３を蒸着し、幅３μｍ、共振器長１ｍｍのリッ
ジ導波路半導体レーザ素子を製作した（図１（ｆ））。
なお、端面には、低反射側に反射率が５％の誘電体を、
高反射側に反射率９５％の誘電体を被覆した。
【００１０】本実施例において、端面にＩｎＧａＰ層１
１を成長させる工程による歩留りの低下は、１０％に抑
えることができた。また、上記実施例の素子を６０℃、
２００ｍＷで定光出力動作試験を行った。その結果、駆
動電流が５０％上昇した時点で故障したとすると、故障
率は室温で５０００ＦＩＴであった。ただし、故障率Ｆ
ＩＴは、ＦＩＴ＝故障数／（稼働時間×稼働数）×１０
9 と定義されるものである。本実施例において、端面成
長プロセスを含む素子作製の総合歩留りは約７０％であ
った。一方、端面成長を行わない歩留りは８０％であ
り、端面成長プロセスによる歩留りの低下を１０％程度
に抑えることができた。このことから、本発明により、
高出力、高信頼性の半導体レーザ素子を高歩留りで製作
できる。
１を成長させる工程による歩留りの低下は、１０％に抑
えることができた。また、上記実施例の素子を６０℃、
２００ｍＷで定光出力動作試験を行った。その結果、駆
動電流が５０％上昇した時点で故障したとすると、故障
率は室温で５０００ＦＩＴであった。ただし、故障率Ｆ
ＩＴは、ＦＩＴ＝故障数／（稼働時間×稼働数）×１０
9 と定義されるものである。本実施例において、端面成
長プロセスを含む素子作製の総合歩留りは約７０％であ
った。一方、端面成長を行わない歩留りは８０％であ
り、端面成長プロセスによる歩留りの低下を１０％程度
に抑えることができた。このことから、本発明により、
高出力、高信頼性の半導体レーザ素子を高歩留りで製作
できる。
【００１１】（実施例２）図２は、本発明にかかる半導
体レーザ素子の製造方法の他の実施例の各工程の断面説
明図である。図２（ａ）〜（ｃ）、（ｆ）は横断面図、
（ｄ）および（ｅ）はリッジ頭部における縦断面図であ
る。本実施例の工程は以下の通りである。即ち、 １）先ず、面方位（１００）のｎ−ＧａＡｓ基板１上
に、厚さ０．５μｍのｎ−ＧａＡｓバッファ層２、厚さ
２．０μｍのｎ−ＡｌＧａＡｓ下クラッド層３、厚さ５
０ｎｍのＧａＡｓ下光閉じ込め層４、厚さ９ｎｍのＩｎ
ＧａＡｓ歪み量子井戸層からなる活性層５、厚さ５０ｎ
ｍのＧａＡｓ上光閉じ込め層６、厚さ２．０μｍのｐ−
ＡｌＧａＡｓ上クラッド層７、厚さ０．５μｍのｐ−Ｇ
ａＡｓキャップ層８を順次エピタキシャル成長させる。 ２）次いで、キャップ層８と上クラッド層７をエッチン
グしてリッジメサを形成する（図２（ａ））。 ３）次いで、注入電流狭窄のための誘電体層としてＳｉ
Ｏx 層９を積層し、電極コンタクトのためにフォトリソ
グラフィ技術によりリッジ頭部に窓を形成する（図２
（ｂ））。 ４）このようにして形成されたエピタキシャルウェハを
厚さ１１０μｍまで研磨した後、例えば共振器長の２倍
の幅でへき開して（１１０）端面を露出させ、前記端面
に活性層５よりもバンドギャップが大きいＩｎＧａＰ層
２０を成長させる。この際、エピタキシャル成長面上の
ＳｉＯx 層９上とリッジ頭部のキャップ層８上にはＩ
ｎ、ＧａおよびＰからなる多結晶半導体層２０ａが積層
する（図２（ｃ））。この両側のへき開面を低反射面と
し、さらに半分の共振器長にへき開した面を高反射面と
する。 ５）次いで、前記端面のＩｎＧａＰ層２０上のみに反射
率５％のＡｌ2 Ｏ3 からなる誘電体反射膜２１を積層す
る（図２（ｄ））。 ６）次いで、前記端面上の反射膜２１およびエピタキシ
ャル成長面上のＳｉＯx層９をエッチングマスクとし
て、ＳｉＯx 層９上とリッジ頭部を構成するキャップ層
８上のＩｎ、ＧａおよびＰからなる多結晶半導体層２０
ａをエッチングにより除去する（図２（ｅ））。このエ
ッチングには、ＧａＡｓとＩｎＧａＰの選択比が大きい
エッチャントを用いる。 ７）次いで、共振器長の幅にへき開し、エピタキシャル
面側、および基板１側に、それぞれＴｉ／Ｐｔ／Ａｕ電
極１２、ＡｕＧｅＮｉ／Ａｕ電極１３を蒸着し、Ａｌ2
Ｏ3 からなる誘電体反射膜をコートした端面の反対側共
振器面に、反射率を９５％とするＳｉＮx 膜とアモルフ
ァスＳｉ膜からなる多層膜を形成する（図２（ｆ））。
体レーザ素子の製造方法の他の実施例の各工程の断面説
明図である。図２（ａ）〜（ｃ）、（ｆ）は横断面図、
（ｄ）および（ｅ）はリッジ頭部における縦断面図であ
る。本実施例の工程は以下の通りである。即ち、 １）先ず、面方位（１００）のｎ−ＧａＡｓ基板１上
に、厚さ０．５μｍのｎ−ＧａＡｓバッファ層２、厚さ
２．０μｍのｎ−ＡｌＧａＡｓ下クラッド層３、厚さ５
０ｎｍのＧａＡｓ下光閉じ込め層４、厚さ９ｎｍのＩｎ
ＧａＡｓ歪み量子井戸層からなる活性層５、厚さ５０ｎ
ｍのＧａＡｓ上光閉じ込め層６、厚さ２．０μｍのｐ−
ＡｌＧａＡｓ上クラッド層７、厚さ０．５μｍのｐ−Ｇ
ａＡｓキャップ層８を順次エピタキシャル成長させる。 ２）次いで、キャップ層８と上クラッド層７をエッチン
グしてリッジメサを形成する（図２（ａ））。 ３）次いで、注入電流狭窄のための誘電体層としてＳｉ
Ｏx 層９を積層し、電極コンタクトのためにフォトリソ
グラフィ技術によりリッジ頭部に窓を形成する（図２
（ｂ））。 ４）このようにして形成されたエピタキシャルウェハを
厚さ１１０μｍまで研磨した後、例えば共振器長の２倍
の幅でへき開して（１１０）端面を露出させ、前記端面
に活性層５よりもバンドギャップが大きいＩｎＧａＰ層
２０を成長させる。この際、エピタキシャル成長面上の
ＳｉＯx 層９上とリッジ頭部のキャップ層８上にはＩ
ｎ、ＧａおよびＰからなる多結晶半導体層２０ａが積層
する（図２（ｃ））。この両側のへき開面を低反射面と
し、さらに半分の共振器長にへき開した面を高反射面と
する。 ５）次いで、前記端面のＩｎＧａＰ層２０上のみに反射
率５％のＡｌ2 Ｏ3 からなる誘電体反射膜２１を積層す
る（図２（ｄ））。 ６）次いで、前記端面上の反射膜２１およびエピタキシ
ャル成長面上のＳｉＯx層９をエッチングマスクとし
て、ＳｉＯx 層９上とリッジ頭部を構成するキャップ層
８上のＩｎ、ＧａおよびＰからなる多結晶半導体層２０
ａをエッチングにより除去する（図２（ｅ））。このエ
ッチングには、ＧａＡｓとＩｎＧａＰの選択比が大きい
エッチャントを用いる。 ７）次いで、共振器長の幅にへき開し、エピタキシャル
面側、および基板１側に、それぞれＴｉ／Ｐｔ／Ａｕ電
極１２、ＡｕＧｅＮｉ／Ａｕ電極１３を蒸着し、Ａｌ2
Ｏ3 からなる誘電体反射膜をコートした端面の反対側共
振器面に、反射率を９５％とするＳｉＮx 膜とアモルフ
ァスＳｉ膜からなる多層膜を形成する（図２（ｆ））。
【００１２】完成したリッジ導波路型半導体レーザ素子
のサイズは、電流注入幅３μｍ、共振器長１ｍｍであ
る。本実施例の素子を前記実施例と同条件で定光出力動
作試験を行ったところ、前記実施例と同様な好結果が得
られた。また、製作歩留りも前記実施例と同様に向上し
た。なお、本発明は上記実施例のリッジ導波路型の半導
体レーザ素子に限定されず、他の電流狭窄の手段を用い
た半導体レーザ素子についても適用できることはいうま
でもない。
のサイズは、電流注入幅３μｍ、共振器長１ｍｍであ
る。本実施例の素子を前記実施例と同条件で定光出力動
作試験を行ったところ、前記実施例と同様な好結果が得
られた。また、製作歩留りも前記実施例と同様に向上し
た。なお、本発明は上記実施例のリッジ導波路型の半導
体レーザ素子に限定されず、他の電流狭窄の手段を用い
た半導体レーザ素子についても適用できることはいうま
でもない。
【００１３】
【発明の効果】以上説明したように本発明によれば、活
性層の共振器面に活性層よりもバンドギャップが大きい
半導体層を積層した半導体レーザ素子の製造方法におい
て、活性層を積層したエピタキシャル半導体ウェハの積
層面上に第１の誘電体層、および該第１の誘電体層と独
立して除去することができる第２の誘電体層を形成し、
次いで、前記ウェハをへき開して共振器面を形成し、次
いで、前記共振器面上にバンドギャップが活性層よりも
大きい半導体層を積層し、次いで、前記第２の誘電体層
を第１の誘電体層と独立して除去する工程を有するた
め、共振器面上にバンドギャップ拡大半導体層を高歩留
りで形成することができ、高出力の半導体レーザ素子を
製作することができるという優れた効果がある。また、
基板上に活性層を含む半導体層をエピタキシャル成長さ
せたエピタキシャル半導体ウェハをへき開して低反射側
の共振器面を形成し、次いで、前記共振器面上にバンド
ギャップが活性層よりも大きい半導体層を積層し、次い
で、前記共振器面上に反射膜を積層し、次いで、前記反
射膜をマスクとして前記共振器面上以外に積層されたバ
ンドギャップが活性層よりも大きい半導体層をエッチン
グして除去する工程を有する方法でも、同様の優れた効
果を得ることができる。
性層の共振器面に活性層よりもバンドギャップが大きい
半導体層を積層した半導体レーザ素子の製造方法におい
て、活性層を積層したエピタキシャル半導体ウェハの積
層面上に第１の誘電体層、および該第１の誘電体層と独
立して除去することができる第２の誘電体層を形成し、
次いで、前記ウェハをへき開して共振器面を形成し、次
いで、前記共振器面上にバンドギャップが活性層よりも
大きい半導体層を積層し、次いで、前記第２の誘電体層
を第１の誘電体層と独立して除去する工程を有するた
め、共振器面上にバンドギャップ拡大半導体層を高歩留
りで形成することができ、高出力の半導体レーザ素子を
製作することができるという優れた効果がある。また、
基板上に活性層を含む半導体層をエピタキシャル成長さ
せたエピタキシャル半導体ウェハをへき開して低反射側
の共振器面を形成し、次いで、前記共振器面上にバンド
ギャップが活性層よりも大きい半導体層を積層し、次い
で、前記共振器面上に反射膜を積層し、次いで、前記反
射膜をマスクとして前記共振器面上以外に積層されたバ
ンドギャップが活性層よりも大きい半導体層をエッチン
グして除去する工程を有する方法でも、同様の優れた効
果を得ることができる。
【図１】（ａ）〜（ｆ）は本発明に係る半導体レーザ素
子の製造方法の一実施例の工程説明図である。
子の製造方法の一実施例の工程説明図である。
【図２】（ａ）〜（ｆ）は本発明に係る半導体レーザ素
子の製造方法の他の実施例の工程説明図である。
子の製造方法の他の実施例の工程説明図である。
【図３】（ａ）、（ｂ）は従来の半導体レーザ素子の製
造方法の工程説明図である。
造方法の工程説明図である。
１ 基板 ２ バッファ層 ３、７ クラッド層 ４、６ 光閉じ込め層 ５ 活性層 ８ キャップ層 ９ ＳｉＯx 層 １０ ＡｌＯx 層 １１、１１ａ、１１ｂ ＩｎＧａＰ層 １２、１３ 電極 ２０ ＩｎＧａＰ層 ２０ａ 多結晶半導体層 ２１ 誘電体反射膜
Claims (2)
- 【請求項１】 活性層の共振器面に活性層よりもバンド
ギャップが大きい半導体層を積層した半導体レーザ素子
の製造方法において、活性層を積層したエピタキシャル
半導体ウェハの積層面上に第１の誘電体層、および該第
１の誘電体層と独立して除去することができる第２の誘
電体層を形成し、次いで、前記ウェハをへき開して共振
器面を形成し、次いで、前記共振器面上にバンドギャッ
プが活性層よりも大きい半導体層を積層し、次いで、前
記第２の誘電体層を第１の誘電体層と独立して除去する
工程を有することを特徴とする半導体レーザ素子の製造
方法。 - 【請求項２】 基板上に活性層を含む半導体層をエピタ
キシャル成長させ、共振器面に活性層よりもバンドギャ
ップが大きい半導体層と反射膜を積層し、エピタキシャ
ル成長面上および基板裏面に電極を形成した半導体レー
ザ素子の製造方法において、基板上に活性層を含む半導
体層をエピタキシャル成長させたエピタキシャル半導体
ウェハをへき開して低反射側の共振器面を形成し、次い
で、前記共振器面上にバンドギャップが活性層よりも大
きい半導体層を積層し、次いで、前記共振器面上に反射
膜を積層し、次いで、前記反射膜をマスクとして前記共
振器面上以外に積層されたバンドギャップが活性層より
も大きい半導体層をエッチングして除去する工程を有す
ることを特徴とする半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9380894A JPH07283484A (ja) | 1994-04-06 | 1994-04-06 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9380894A JPH07283484A (ja) | 1994-04-06 | 1994-04-06 | 半導体レーザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283484A true JPH07283484A (ja) | 1995-10-27 |
Family
ID=14092712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9380894A Pending JPH07283484A (ja) | 1994-04-06 | 1994-04-06 | 半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283484A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560260B1 (en) | 1998-11-30 | 2003-05-06 | The Furukawa Electric Co., Ltd. | Ridge waveguide semiconductor laser diode |
| US6618417B2 (en) | 1998-11-30 | 2003-09-09 | The Furukawa Electric Co., Ltd. | Ridge waveguide semiconductor laser diode |
| US7072373B2 (en) | 1998-11-30 | 2006-07-04 | The Furukawa Electric Co., Ltd. | Ridge waveguide semiconductor laser diode |
-
1994
- 1994-04-06 JP JP9380894A patent/JPH07283484A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560260B1 (en) | 1998-11-30 | 2003-05-06 | The Furukawa Electric Co., Ltd. | Ridge waveguide semiconductor laser diode |
| US6618417B2 (en) | 1998-11-30 | 2003-09-09 | The Furukawa Electric Co., Ltd. | Ridge waveguide semiconductor laser diode |
| US7072373B2 (en) | 1998-11-30 | 2006-07-04 | The Furukawa Electric Co., Ltd. | Ridge waveguide semiconductor laser diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863962B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法 | |
| US6888870B2 (en) | Semiconductor laser and method for manufacturing the same | |
| JPS6286786A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP3234799B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3246207B2 (ja) | 半導体レーザの製造方法 | |
| JP3717206B2 (ja) | 半導体レーザ素子 | |
| JP3498577B2 (ja) | 窒化物半導体レーザ素子 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JPH07312462A (ja) | 面発光レーザダイオードの製造方法，及び面発光レーザダイオード | |
| JP2007088503A (ja) | 半導体発光素子 | |
| JPH07221387A (ja) | 導波路型光素子 | |
| JPH09191150A (ja) | 半導体レーザ装置とその製造方法 | |
| JP3043561B2 (ja) | 半導体レーザの製造方法 | |
| JP2687495B2 (ja) | 半導体レーザの製造方法 | |
| JPH09275239A (ja) | 半導体レーザ素子 | |
| JPH06338657A (ja) | 半導体レーザ及びその製造方法 | |
| JP3268990B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2733210B2 (ja) | 半導体ストライプレーザ | |
| JP3075824B2 (ja) | 面発光型半導体レーザ装置とその製造方法 | |
| JP4305707B2 (ja) | 基板の製造方法および半導体装置の製造方法 | |
| JP3908471B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2957768B2 (ja) | 半導体レーザ | |
| JP2525776B2 (ja) | 半導体装置の製造方法 | |
| JPH06318760A (ja) | 面発光レーザ及びその製造方法 | |
| JP3651984B2 (ja) | 半導体レーザ装置およびその製造方法 |