JPH07284073A - テレビジョン受信装置 - Google Patents
テレビジョン受信装置Info
- Publication number
- JPH07284073A JPH07284073A JP6098188A JP9818894A JPH07284073A JP H07284073 A JPH07284073 A JP H07284073A JP 6098188 A JP6098188 A JP 6098188A JP 9818894 A JP9818894 A JP 9818894A JP H07284073 A JPH07284073 A JP H07284073A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- signal
- muse
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 MUSE信号、クリアビジョン信号のそれぞ
れをディジタル化して所定の処理を行うテレビジョン受
信装置の回路構成を簡単にすること。 【構成】 AGC回路62の出力側に第1、第2LPF
64、66、第1a切換回路S1a、クランプ回路6
8、サンプルホールド回路70、A/D変換回路72、
第1b切換回路S1bを順次結合し、S1bの個別側に
MUSEデコーダ50とEDTV処理回路40を結合し
てアナログ処理回路を共用化する。AGC回路62へ供
給するAGCレベル、クランプ回路68へ供給するクラ
ンクレベル、サンプルホールド回路70及びA/D変換
回路72へ供給するクロック等を切り換えるための第2
切換回路S2a〜S2eを設け、MPU78からの切換
制御信号x、yでS1a、S1b、S2a〜S2eを切
り換えて各回路をMUSE信号、クリアビジョン信号に
対応した特性にし共用化による特性上の問題を解決す
る。
れをディジタル化して所定の処理を行うテレビジョン受
信装置の回路構成を簡単にすること。 【構成】 AGC回路62の出力側に第1、第2LPF
64、66、第1a切換回路S1a、クランプ回路6
8、サンプルホールド回路70、A/D変換回路72、
第1b切換回路S1bを順次結合し、S1bの個別側に
MUSEデコーダ50とEDTV処理回路40を結合し
てアナログ処理回路を共用化する。AGC回路62へ供
給するAGCレベル、クランプ回路68へ供給するクラ
ンクレベル、サンプルホールド回路70及びA/D変換
回路72へ供給するクロック等を切り換えるための第2
切換回路S2a〜S2eを設け、MPU78からの切換
制御信号x、yでS1a、S1b、S2a〜S2eを切
り換えて各回路をMUSE信号、クリアビジョン信号に
対応した特性にし共用化による特性上の問題を解決す
る。
Description
【0001】
【産業上の利用分野】本発明は、アナログの映像信号と
してMUSE(Multiple Sub−Nyqui
st Sampling Encoding)信号が入
力したときも、NTSC(National Tele
vision System Committee)信
号と両立性を有するクリアビジョン信号が入力したとき
も、共にその映像信号をディジタル信号に変換して所定
の処理を行うテレビジョン受信装置に関するものであ
る。
してMUSE(Multiple Sub−Nyqui
st Sampling Encoding)信号が入
力したときも、NTSC(National Tele
vision System Committee)信
号と両立性を有するクリアビジョン信号が入力したとき
も、共にその映像信号をディジタル信号に変換して所定
の処理を行うテレビジョン受信装置に関するものであ
る。
【0002】
【従来の技術】従来、この種のテレビジョン受信装置は
図2に示すように構成されていた。すなわち、MUSE
信号の入力端子10に入力処理回路12、サンプルホー
ルド回路14、A/D(アナログ/ディジタル)変換回
路16、波形等化回路18、MUSEデコード処理回路
20、逆マトリックス回路22及びD/A(ディジタル
/アナログ)変換回路24を順次結合し、このD/A変
換回路24の出力側を切換回路26の一方の個別側(す
なわち個別切換端子側、以下同様)・共通側(すなわち
共通端子側、以下同様)を介してCRT28に結合す
る。
図2に示すように構成されていた。すなわち、MUSE
信号の入力端子10に入力処理回路12、サンプルホー
ルド回路14、A/D(アナログ/ディジタル)変換回
路16、波形等化回路18、MUSEデコード処理回路
20、逆マトリックス回路22及びD/A(ディジタル
/アナログ)変換回路24を順次結合し、このD/A変
換回路24の出力側を切換回路26の一方の個別側(す
なわち個別切換端子側、以下同様)・共通側(すなわち
共通端子側、以下同様)を介してCRT28に結合す
る。
【0003】そして、クリアビジョン信号の入力端子3
0に入力処理回路32、サンプルホールド回路34、A
/D変換回路36、波形等化回路38、EDTV(Ex
tended Definition Televis
ion)信号処理回路40、逆マトリックス回路42及
びD/A変換回路44を順次結合し、このD/A変換回
路44の出力側を切換回路26の他方の個別側に結合す
る。
0に入力処理回路32、サンプルホールド回路34、A
/D変換回路36、波形等化回路38、EDTV(Ex
tended Definition Televis
ion)信号処理回路40、逆マトリックス回路42及
びD/A変換回路44を順次結合し、このD/A変換回
路44の出力側を切換回路26の他方の個別側に結合す
る。
【0004】MUSE信号用の入力処理回路12は、対
応するAGC(自動利得制御)レベルで制御されるAG
C回路、対応する折り返し歪み除去用のLPF、対応す
るクランプレベルでクランプされる直流再生用のクラン
プ回路からなり、クリアビジョン信号用の入力処理回路
32は、対応するAGC(自動利得制御)レベルで制御
されるAGC回路、対応する折り返し歪み除去用のLP
F、対応するクランプレベルでクランプされる直流再生
用のクランプ回路からなっている。
応するAGC(自動利得制御)レベルで制御されるAG
C回路、対応する折り返し歪み除去用のLPF、対応す
るクランプレベルでクランプされる直流再生用のクラン
プ回路からなり、クリアビジョン信号用の入力処理回路
32は、対応するAGC(自動利得制御)レベルで制御
されるAGC回路、対応する折り返し歪み除去用のLP
F、対応するクランプレベルでクランプされる直流再生
用のクランプ回路からなっている。
【0005】また、表示装置としてCRT28の代わり
にPDP(プラズマディスプレイパネル)46を用いる
時には、点線で示すように、逆マトリックス回路22、
42の出力側を切換回路48を介してPDP46に結合
する。
にPDP(プラズマディスプレイパネル)46を用いる
時には、点線で示すように、逆マトリックス回路22、
42の出力側を切換回路48を介してPDP46に結合
する。
【0006】また、映像割込み用端子を有するMUSE
デコーダ用LSIが存在するが、このようなMUSEデ
コーダ用LSIによってMUSEデコード処理回路50
を形成し、これを2図のMUSEデコード処理回路20
の代わりに用いることによって、図3に示すように逆マ
トリックス回路22とD/A変換回路24を共用化して
回路構成を簡単にすることが考えられる。
デコーダ用LSIが存在するが、このようなMUSEデ
コーダ用LSIによってMUSEデコード処理回路50
を形成し、これを2図のMUSEデコード処理回路20
の代わりに用いることによって、図3に示すように逆マ
トリックス回路22とD/A変換回路24を共用化して
回路構成を簡単にすることが考えられる。
【0007】
【発明が解決しようとする課題】しかしながら、上述の
図2に示した従来のテレビジョン受信装置は、入力処理
回路、サンプルホールド回路、A/D変換回路、逆マト
リックス回路及びD/A変換回路をMUSE信号用とク
リアビジョン信号用の2種類設けなければならないの
で、回路構成が複雑になるという問題点があった。
図2に示した従来のテレビジョン受信装置は、入力処理
回路、サンプルホールド回路、A/D変換回路、逆マト
リックス回路及びD/A変換回路をMUSE信号用とク
リアビジョン信号用の2種類設けなければならないの
で、回路構成が複雑になるという問題点があった。
【0008】また、上述の図3に示したテレビジョン受
信装置は、逆マトリックス回路とD/A変換回路を共用
化して回路構成を簡単にすることができるが、高価なサ
ンプルホールド回路やA/D変換回路をMUSE信号用
とクリアビジョン信号用の2種類設けなければならない
という問題点があった。
信装置は、逆マトリックス回路とD/A変換回路を共用
化して回路構成を簡単にすることができるが、高価なサ
ンプルホールド回路やA/D変換回路をMUSE信号用
とクリアビジョン信号用の2種類設けなければならない
という問題点があった。
【0009】また、上述の図2または図3のテレビジョ
ン受信装置において、入力処理回路、サンプルホールド
回路及びA/D変換回路を共用化しようとしても、入力
処理回路を構成するAGC回路、LPF及びクランプ回
路のそれぞれについてのAGCレベル、カットオフ周波
数及びクランプレベルが相違すると共に、サンプルホー
ルド回路及びA/D変換回路のクロック周波数が相違し
ているので、共用化することができないという問題点が
あった。
ン受信装置において、入力処理回路、サンプルホールド
回路及びA/D変換回路を共用化しようとしても、入力
処理回路を構成するAGC回路、LPF及びクランプ回
路のそれぞれについてのAGCレベル、カットオフ周波
数及びクランプレベルが相違すると共に、サンプルホー
ルド回路及びA/D変換回路のクロック周波数が相違し
ているので、共用化することができないという問題点が
あった。
【0010】本発明は上述の問題点に鑑みなされたもの
で、アナログのMUSE信号またはクリアビジョン信号
のいずれが入力したときも、その映像信号をディジタル
信号に変換して所定の処理を行うテレビジョン受信装置
において、その回路構成を簡単にすることを目的とする
ものである。
で、アナログのMUSE信号またはクリアビジョン信号
のいずれが入力したときも、その映像信号をディジタル
信号に変換して所定の処理を行うテレビジョン受信装置
において、その回路構成を簡単にすることを目的とする
ものである。
【0011】
【課題を解決するための手段】請求項1の発明によるテ
レビジョン受信装置は、AGC回路の出力側にLPF、
クランプ回路、サンプルホールド回路、A/D変換回路
及び第1切換回路の共通側を順次結合し、この第1切換
回路の個別側にMUSEデコード処理回路とEDTV信
号処理回路とを結合し、前記AGC回路へ供給するAG
Cレベル、前記クランプ回路へ供給するクランクレベ
ル、前記サンプルホールド回路及びA/D変換回路へ供
給するクロックのそれぞれを切り換えるための第2切換
回路を設け、前記AGC回路に入力するMUSE信号と
クリアビジョン信号に対応して前記第1、第2切換回路
の切り換えを制御する切換制御手段を設けてなることを
特徴とするものである。
レビジョン受信装置は、AGC回路の出力側にLPF、
クランプ回路、サンプルホールド回路、A/D変換回路
及び第1切換回路の共通側を順次結合し、この第1切換
回路の個別側にMUSEデコード処理回路とEDTV信
号処理回路とを結合し、前記AGC回路へ供給するAG
Cレベル、前記クランプ回路へ供給するクランクレベ
ル、前記サンプルホールド回路及びA/D変換回路へ供
給するクロックのそれぞれを切り換えるための第2切換
回路を設け、前記AGC回路に入力するMUSE信号と
クリアビジョン信号に対応して前記第1、第2切換回路
の切り換えを制御する切換制御手段を設けてなることを
特徴とするものである。
【0012】請求項2の発明によるテレビジョン受信装
置は、請求項1の発明において、MUSEデコード処理
回路を映像割込み用端子を有するもの(例えば映像割込
み用端子が存在するMUSEデコーダ用LSI)で形成
し、この映像割込み用端子にEDTV信号処理回路の出
力信号を入力し、MUSEデコード処理回路の出力側に
MUSE信号、クリアビジョン信号共用の逆マトリック
ス回路を結合してなるものである。
置は、請求項1の発明において、MUSEデコード処理
回路を映像割込み用端子を有するもの(例えば映像割込
み用端子が存在するMUSEデコーダ用LSI)で形成
し、この映像割込み用端子にEDTV信号処理回路の出
力信号を入力し、MUSEデコード処理回路の出力側に
MUSE信号、クリアビジョン信号共用の逆マトリック
ス回路を結合してなるものである。
【0013】請求項3の発明によるテレビジョン受信装
置は、AGC回路の出力側にMUSE信号用の第1LP
Fとクリアビジョン信号用の第2LPFを結合し、この
第1、第2LPFの出力側を第1a切換回路の個別側・
共通側を介してクランプ回路に結合し、このクランプ回
路の出力側にサンプルホールド回路、A/D変換回路、
波形等化回路及び第1b切換回路の共通側を順次結合
し、この第1b切換回路の個別側にMUSEデコード処
理回路とEDTV信号処理回路とを結合し、前記AGC
回路へ供給するAGCレベル、前記クランプ回路へ供給
するクランクレベル、前記サンプルホールド回路及びA
/D変換回路へ供給するクロックのそれぞれを切り換え
るための第2切換回路を設け、前記AGC回路に入力す
るMUSE信号とクリアビジョン信号に対応して前記第
1、第2切換回路の切り換えを制御する切換制御手段を
設けてなることを特徴とするものである。
置は、AGC回路の出力側にMUSE信号用の第1LP
Fとクリアビジョン信号用の第2LPFを結合し、この
第1、第2LPFの出力側を第1a切換回路の個別側・
共通側を介してクランプ回路に結合し、このクランプ回
路の出力側にサンプルホールド回路、A/D変換回路、
波形等化回路及び第1b切換回路の共通側を順次結合
し、この第1b切換回路の個別側にMUSEデコード処
理回路とEDTV信号処理回路とを結合し、前記AGC
回路へ供給するAGCレベル、前記クランプ回路へ供給
するクランクレベル、前記サンプルホールド回路及びA
/D変換回路へ供給するクロックのそれぞれを切り換え
るための第2切換回路を設け、前記AGC回路に入力す
るMUSE信号とクリアビジョン信号に対応して前記第
1、第2切換回路の切り換えを制御する切換制御手段を
設けてなることを特徴とするものである。
【0014】請求項4の発明によるテレビジョン受信装
置は、請求項3の発明において、MUSEデコード処理
回路を映像割込み用端子を有するもの(例えば映像割込
み用端子が存在するMUSEデコーダ用LSI)で形成
し、この映像割込み用端子にEDTV信号処理回路の出
力信号を入力し、MUSEデコード処理回路の出力側に
MUSE信号、クリアビジョン信号共通の逆マトリック
ス回路を結合してなるものである。
置は、請求項3の発明において、MUSEデコード処理
回路を映像割込み用端子を有するもの(例えば映像割込
み用端子が存在するMUSEデコーダ用LSI)で形成
し、この映像割込み用端子にEDTV信号処理回路の出
力信号を入力し、MUSEデコード処理回路の出力側に
MUSE信号、クリアビジョン信号共通の逆マトリック
ス回路を結合してなるものである。
【0015】
【作用】請求項1によるテレビジョン受信装置は、AG
C回路に入力する映像信号がMUSE信号のときには、
切換制御手段が第1、第2切換回路を一方の個別側に切
り換えて、AGC回路へ供給するAGCレベル、クラン
プ回路へ供給するクランクレベル、サンプルホールド回
路及びA/D変換回路へ供給するクロックのそれぞれを
MUSE信号用とすると共に、A/D変換回路の出力側
をMUSEデコード処理回路に結合する。このため、入
力したMUSE信号は、AGC回路、LPF、クランプ
回路、サンプルホールド回路及びA/D変換回路で信号
処理され、第1切換回路を介してMUSEデコード処理
回路へ出力する。
C回路に入力する映像信号がMUSE信号のときには、
切換制御手段が第1、第2切換回路を一方の個別側に切
り換えて、AGC回路へ供給するAGCレベル、クラン
プ回路へ供給するクランクレベル、サンプルホールド回
路及びA/D変換回路へ供給するクロックのそれぞれを
MUSE信号用とすると共に、A/D変換回路の出力側
をMUSEデコード処理回路に結合する。このため、入
力したMUSE信号は、AGC回路、LPF、クランプ
回路、サンプルホールド回路及びA/D変換回路で信号
処理され、第1切換回路を介してMUSEデコード処理
回路へ出力する。
【0016】また、AGC回路に入力する映像信号がク
リアビジョン信号のときには、切換制御手段が第1、第
2切換回路を他方の個別側に切り換えて、AGC回路へ
供給するAGCレベル、クランプ回路へ供給するクラン
クレベル、サンプルホールド回路及びA/D変換回路へ
供給するクロックのそれぞれをクリアビジョン信号用と
すると共に、A/D変換回路の出力側をEDTV信号処
理回路に結合する。このため、入力したクリアビジョン
信号は、AGC回路、LPF、クランプ回路、サンプル
ホールド回路及びA/D変換回路で信号処理され、第1
切換回路を介してEDTV信号処理回路へ出力する。
リアビジョン信号のときには、切換制御手段が第1、第
2切換回路を他方の個別側に切り換えて、AGC回路へ
供給するAGCレベル、クランプ回路へ供給するクラン
クレベル、サンプルホールド回路及びA/D変換回路へ
供給するクロックのそれぞれをクリアビジョン信号用と
すると共に、A/D変換回路の出力側をEDTV信号処
理回路に結合する。このため、入力したクリアビジョン
信号は、AGC回路、LPF、クランプ回路、サンプル
ホールド回路及びA/D変換回路で信号処理され、第1
切換回路を介してEDTV信号処理回路へ出力する。
【0017】請求項2によるテレビジョン受信装置は、
請求項1の発明の作用において、EDTV信号処理回路
の出力信号がMUSEデコード処理回路の映像割込み用
端子に入力する。このMUSEデコード処理回路から出
力する信号(例えば輝度信号(Y)、色差信号(B−
Y、R−Y))は逆マトリックス回路によって所定の信
号(例えば色信号R、G、B)に変換される。
請求項1の発明の作用において、EDTV信号処理回路
の出力信号がMUSEデコード処理回路の映像割込み用
端子に入力する。このMUSEデコード処理回路から出
力する信号(例えば輝度信号(Y)、色差信号(B−
Y、R−Y))は逆マトリックス回路によって所定の信
号(例えば色信号R、G、B)に変換される。
【0018】請求項3によるテレビジョン受信装置は、
AGC回路に入力する映像信号がMUSE信号のときに
は、切換制御手段が第1a、第1b、第2切換回路を一
方の個別側に切り換えて、AGC回路へ供給するAGC
レベル、クランプ回路へ供給するクランクレベル、サン
プルホールド回路及びA/D変換回路へ供給するクロッ
クのそれぞれをMUSE信号用とすると共に、LPFを
MUSE信号用の第1LPFとし、さらにA/D変換回
路の出力側をMUSEデコード処理回路に結合する。こ
のため、入力したMUSE信号は、AGC回路、第1L
PF、クランプ回路、サンプルホールド回路及びA/D
変換回路で信号処理され、第1b切換回路を介してMU
SEデコード処理回路へ出力する。
AGC回路に入力する映像信号がMUSE信号のときに
は、切換制御手段が第1a、第1b、第2切換回路を一
方の個別側に切り換えて、AGC回路へ供給するAGC
レベル、クランプ回路へ供給するクランクレベル、サン
プルホールド回路及びA/D変換回路へ供給するクロッ
クのそれぞれをMUSE信号用とすると共に、LPFを
MUSE信号用の第1LPFとし、さらにA/D変換回
路の出力側をMUSEデコード処理回路に結合する。こ
のため、入力したMUSE信号は、AGC回路、第1L
PF、クランプ回路、サンプルホールド回路及びA/D
変換回路で信号処理され、第1b切換回路を介してMU
SEデコード処理回路へ出力する。
【0019】また、AGC回路に入力する映像信号がク
リアビジョン信号のときには、切換制御手段が第1a、
第1b、第2切換回路を他方の個別側に切り換えて、A
GC回路へ供給するAGCレベル、クランプ回路へ供給
するクランクレベル、サンプルホールド回路及びA/D
変換回路へ供給するクロックのそれぞれをクリアビジョ
ン信号用とすると共に、LPFをクリアビジョン信号用
の第2LPFとし、さらにA/D変換回路の出力側をE
DTV信号処理回路に結合する。このため、入力したク
リアビジョン信号は、AGC回路、第2LPF、クラン
プ回路、サンプルホールド回路及びA/D変換回路で信
号処理され、第1b切換回路を介してEDTV信号処理
回路へ出力する。
リアビジョン信号のときには、切換制御手段が第1a、
第1b、第2切換回路を他方の個別側に切り換えて、A
GC回路へ供給するAGCレベル、クランプ回路へ供給
するクランクレベル、サンプルホールド回路及びA/D
変換回路へ供給するクロックのそれぞれをクリアビジョ
ン信号用とすると共に、LPFをクリアビジョン信号用
の第2LPFとし、さらにA/D変換回路の出力側をE
DTV信号処理回路に結合する。このため、入力したク
リアビジョン信号は、AGC回路、第2LPF、クラン
プ回路、サンプルホールド回路及びA/D変換回路で信
号処理され、第1b切換回路を介してEDTV信号処理
回路へ出力する。
【0020】請求項4によるテレビジョン受信装置は、
請求項3の発明の作用において、EDTV信号処理回路
の出力信号がMUSEデコード処理回路の映像割込み用
端子に入力する。このMUSEデコード処理回路から出
力する信号(例えば輝度信号(Y)、色差信号(B−
Y、R−Y))は逆マトリックス回路によって所定の信
号(例えば色信号R、G、B)に変換される。
請求項3の発明の作用において、EDTV信号処理回路
の出力信号がMUSEデコード処理回路の映像割込み用
端子に入力する。このMUSEデコード処理回路から出
力する信号(例えば輝度信号(Y)、色差信号(B−
Y、R−Y))は逆マトリックス回路によって所定の信
号(例えば色信号R、G、B)に変換される。
【0021】
【実施例】以下、本発明によるテレビジョン受信装置の
一実施例を図1を用いて説明する。 図1において、図
2、図3と同一部分は同一符号とする。図1において、
60はアナログの映像信号としてのMUSE信号、クリ
アビジョン信号を入力するための映像信号入力端子で、
この映像信号入力端子60には共用のAGC回路62が
結合している。
一実施例を図1を用いて説明する。 図1において、図
2、図3と同一部分は同一符号とする。図1において、
60はアナログの映像信号としてのMUSE信号、クリ
アビジョン信号を入力するための映像信号入力端子で、
この映像信号入力端子60には共用のAGC回路62が
結合している。
【0022】前記AGC回路62の出力側には、MUS
E信号用の第1LPF(ローパスフィルタ)64とクリ
アビジョン信号用の第2LPF66とが結合し、前記第
1、第2LPF64、66の出力側にはアナログスイッ
チ(例えばC−MOSによるアナログスイッチ)で形成
された第1a切換回路S1aを介して共用のクランプ回
路68が結合している。前記第1、第2LPF64、6
6は折り返し歪み等を除去するためのフィルタで、例え
ば、第1LPF64はそのカット周波数が8.15MH
zに設定されている。
E信号用の第1LPF(ローパスフィルタ)64とクリ
アビジョン信号用の第2LPF66とが結合し、前記第
1、第2LPF64、66の出力側にはアナログスイッ
チ(例えばC−MOSによるアナログスイッチ)で形成
された第1a切換回路S1aを介して共用のクランプ回
路68が結合している。前記第1、第2LPF64、6
6は折り返し歪み等を除去するためのフィルタで、例え
ば、第1LPF64はそのカット周波数が8.15MH
zに設定されている。
【0023】前記クランプ回路68の出力側には、サン
プルホールド回路70、A/D変換回路72及び波形等
化回路74が順次結合し、この波形等化回路74の出力
側には第1b切換回路76の共通側が結合し、この第1
b切換回路76の一方の個別側には映像割込み用端子を
有するMUSEデコード処理回路50が結合し、他方の
個別側にはEDTV信号処理回路40が結合している。
プルホールド回路70、A/D変換回路72及び波形等
化回路74が順次結合し、この波形等化回路74の出力
側には第1b切換回路76の共通側が結合し、この第1
b切換回路76の一方の個別側には映像割込み用端子を
有するMUSEデコード処理回路50が結合し、他方の
個別側にはEDTV信号処理回路40が結合している。
【0024】前記AGC回路62、第1、第2LPF6
4、66、第1a切換回路S1a及びクランプ回路68
はA/D変換前の入力処理回路を構成している。前記E
DTV信号処理回路40の出力側は前記MUSEデコー
ド処理回路50の映像割込み用端子に結合し、前記MU
SEデコード処理回路50の出力側には、図3の場合と
同様に、逆マトリックス回路22、D/A変換回路24
及びCRT28が順次結合している。
4、66、第1a切換回路S1a及びクランプ回路68
はA/D変換前の入力処理回路を構成している。前記E
DTV信号処理回路40の出力側は前記MUSEデコー
ド処理回路50の映像割込み用端子に結合し、前記MU
SEデコード処理回路50の出力側には、図3の場合と
同様に、逆マトリックス回路22、D/A変換回路24
及びCRT28が順次結合している。
【0025】S2aはアナログスイッチで形成された第
2a切換回路で、この第2a切換回路S2aは、前記M
USEデコード処理回路50、EDTV信号処理回路4
0内のそれぞれで生成されたMUSE用のAGCレベル
とクリアビジョン用のAGCレベルを切り換えて前記A
GC回路62に供給するように構成されている。
2a切換回路で、この第2a切換回路S2aは、前記M
USEデコード処理回路50、EDTV信号処理回路4
0内のそれぞれで生成されたMUSE用のAGCレベル
とクリアビジョン用のAGCレベルを切り換えて前記A
GC回路62に供給するように構成されている。
【0026】S2bはアナログスイッチで形成された第
2b切換回路で、この第2b切換回路S2bは、前記M
USEデコード処理回路50、EDTV信号処理回路4
0内のそれぞれで生成されたMUSE用のクランプレベ
ルとクリアビジョン用のクランプレベルを切り換えて前
記クランプ回路68に供給するように構成されている。
前記第2b切換回路S2bから前記クランプ回路68へ
のクランプレベル供給線路には、供給するクランプレベ
ル信号を所定のタイミング(例えば1Hの先頭のタイミ
ング)でクランプするためのアナログスイッチSが挿入
されている。
2b切換回路で、この第2b切換回路S2bは、前記M
USEデコード処理回路50、EDTV信号処理回路4
0内のそれぞれで生成されたMUSE用のクランプレベ
ルとクリアビジョン用のクランプレベルを切り換えて前
記クランプ回路68に供給するように構成されている。
前記第2b切換回路S2bから前記クランプ回路68へ
のクランプレベル供給線路には、供給するクランプレベ
ル信号を所定のタイミング(例えば1Hの先頭のタイミ
ング)でクランプするためのアナログスイッチSが挿入
されている。
【0027】S2cはスイッチで形成された第2c切換
回路で、この第2c切換回路S2cは、前記MUSEデ
コード処理回路50、EDTV信号処理回路40内のそ
れぞれで生成されたMUSE用のクランプパルスとクリ
アビジョン用のクランプパルスを切り換えて前記アナロ
グスイッチSに供給するように構成されている。
回路で、この第2c切換回路S2cは、前記MUSEデ
コード処理回路50、EDTV信号処理回路40内のそ
れぞれで生成されたMUSE用のクランプパルスとクリ
アビジョン用のクランプパルスを切り換えて前記アナロ
グスイッチSに供給するように構成されている。
【0028】S2dはスイッチで形成された第2d切換
回路で、この第2d切換回路S2dは、前記MUSEデ
コード処理回路50、EDTV信号処理回路40内のそ
れぞれで生成されたMUSE用のクロック(例えば周波
数が32.4MHzのクロック)とクリアビジョン用の
クロック(例えば周波数が14.318MHz(=4f
sc)のクロック)を切り換えて前記サンプルホールド
回路70、A/D変換回路72及び波形等化回路74に
供給するように構成されている。
回路で、この第2d切換回路S2dは、前記MUSEデ
コード処理回路50、EDTV信号処理回路40内のそ
れぞれで生成されたMUSE用のクロック(例えば周波
数が32.4MHzのクロック)とクリアビジョン用の
クロック(例えば周波数が14.318MHz(=4f
sc)のクロック)を切り換えて前記サンプルホールド
回路70、A/D変換回路72及び波形等化回路74に
供給するように構成されている。
【0029】S2eはスイッチで形成された第2e切換
回路で、この第2e切換回路S2eは、前記MUSEデ
コード処理回路50、EDTV信号処理回路40内のそ
れぞれで生成されたMUSE用のフレームパルス(フレ
ーム同期用のパルス)とクリアビジョン用のフレームパ
ルス(フレーム同期用のパルス)を切り換えて前記波形
等化回路74に供給するように構成されている。
回路で、この第2e切換回路S2eは、前記MUSEデ
コード処理回路50、EDTV信号処理回路40内のそ
れぞれで生成されたMUSE用のフレームパルス(フレ
ーム同期用のパルス)とクリアビジョン用のフレームパ
ルス(フレーム同期用のパルス)を切り換えて前記波形
等化回路74に供給するように構成されている。
【0030】76は指示信号入力端子、78は切換制御
手段を構成するMPU(マイクロプロセッサユニット)
で、このMPU78は、前記指示信号入力端子76に入
力したMUSEとクリアビジョンの一方を指示する信号
に基づいて、前記第1a、第1b、第2a、第2b、第
2c、第2d、第2e切換回路S1a、S1b、S2
a、S2b、S2c、S2d、S2eのそれぞれを対応
した個別側に切り換えるための切換制御信号x、yを出
力するように構成されている。
手段を構成するMPU(マイクロプロセッサユニット)
で、このMPU78は、前記指示信号入力端子76に入
力したMUSEとクリアビジョンの一方を指示する信号
に基づいて、前記第1a、第1b、第2a、第2b、第
2c、第2d、第2e切換回路S1a、S1b、S2
a、S2b、S2c、S2d、S2eのそれぞれを対応
した個別側に切り換えるための切換制御信号x、yを出
力するように構成されている。
【0031】つぎに図1の実施例の作用を説明する。ま
ず、アナログのMUSE信号受信の場合について説明す
る。映像信号入力端子60にMUSE信号が入力すると
共に、指示信号入力端子76にMUSE信号受信である
ことを指示する信号(例えばHレベル信号)が入力す
る。
ず、アナログのMUSE信号受信の場合について説明す
る。映像信号入力端子60にMUSE信号が入力すると
共に、指示信号入力端子76にMUSE信号受信である
ことを指示する信号(例えばHレベル信号)が入力す
る。
【0032】すると、MPU78は、MUSE信号受信
に対応した切換制御信号x、yによって、第1a、第1
b、第2a、第2b、第2c、第2d、第2e切換回路
S1a、S1b、S2a、S2b、S2c、S2d、S
2eのそれぞれを、MUSE側に切り換える。
に対応した切換制御信号x、yによって、第1a、第1
b、第2a、第2b、第2c、第2d、第2e切換回路
S1a、S1b、S2a、S2b、S2c、S2d、S
2eのそれぞれを、MUSE側に切り換える。
【0033】このため、AGC回路62にはMUSE用
AGCレベルが、クランプ回路68には所定のタイミン
グ(例えば1Hの先頭でクランプするためのタイミン
グ)でクランプされたMUSE用クランプレベルが、サ
ンプルホールド回路70、A/D変換回路72及び波形
等化回路74にはMUSE用クロックがそれぞれ供給さ
れると共に、波形等化回路74にはMUSE用フレーム
パルスが供給され、さらに第1a切換回路S1aはMU
SE用の第1LPF64の出力側をクランプ回路68に
結合する。
AGCレベルが、クランプ回路68には所定のタイミン
グ(例えば1Hの先頭でクランプするためのタイミン
グ)でクランプされたMUSE用クランプレベルが、サ
ンプルホールド回路70、A/D変換回路72及び波形
等化回路74にはMUSE用クロックがそれぞれ供給さ
れると共に、波形等化回路74にはMUSE用フレーム
パルスが供給され、さらに第1a切換回路S1aはMU
SE用の第1LPF64の出力側をクランプ回路68に
結合する。
【0034】したがって、映像信号入力端子60に入力
したMUSE信号は、それぞれMUSE用に設定された
AGC回路62、第1LPF64及びクランプ回路68
でアナログ処理され、ついでサンプルホールド回路70
及びA/D変換回路72でディジタル信号に変換され、
波形等化回路74で伝送歪み補正がされてMUSEデコ
ード処理回路50に送出される。
したMUSE信号は、それぞれMUSE用に設定された
AGC回路62、第1LPF64及びクランプ回路68
でアナログ処理され、ついでサンプルホールド回路70
及びA/D変換回路72でディジタル信号に変換され、
波形等化回路74で伝送歪み補正がされてMUSEデコ
ード処理回路50に送出される。
【0035】このMUSEデコード処理回路50でデコ
ードされたY、B−Y、R−Y信号は、図3の場合と同
様にして、逆マトリックス回路22でR、G、B信号に
変換され、D/A変換回路24でアナログ信号に変換さ
れ、CRT28に供給される。このため、CRT28で
対応した映像が表示される。
ードされたY、B−Y、R−Y信号は、図3の場合と同
様にして、逆マトリックス回路22でR、G、B信号に
変換され、D/A変換回路24でアナログ信号に変換さ
れ、CRT28に供給される。このため、CRT28で
対応した映像が表示される。
【0036】つぎに、アナログのクリアビジョン信号
(例えば倍速NTSC信号)受信の場合について説明す
る。映像信号入力端子60にクリアビジョン信号が入力
すると共に、指示信号入力端子76にクリアビジョン信
号受信であることを指示する信号(例えばLレベル信
号)が入力する。
(例えば倍速NTSC信号)受信の場合について説明す
る。映像信号入力端子60にクリアビジョン信号が入力
すると共に、指示信号入力端子76にクリアビジョン信
号受信であることを指示する信号(例えばLレベル信
号)が入力する。
【0037】すると、MPU78は、クリアビジョン信
号受信に対応した切換制御信号x、yによって、第1
a、第1b、第2a、第2b、第2c、第2d、第2e
切換回路S1a、S1b、S2a、S2b、S2c、S
2d、S2eのそれぞれを、クリアビジョン側に切り換
える。
号受信に対応した切換制御信号x、yによって、第1
a、第1b、第2a、第2b、第2c、第2d、第2e
切換回路S1a、S1b、S2a、S2b、S2c、S
2d、S2eのそれぞれを、クリアビジョン側に切り換
える。
【0038】このため、AGC回路62にはクリアビジ
ョン用AGCレベルが、クランプ回路68には所定のタ
イミングでクランプされたクリアビジョン用クランプレ
ベル(例えばペデスタルレベル近傍のクランプレベル)
が、サンプルホールド回路70、A/D変換回路72及
び波形等化回路74にはクリアビジョン用クロックがそ
れぞれ供給されると共に、波形等化回路74にはクリア
ビジョン用フレームパルスが供給され、さらに第1a切
換回路S1aはクリアビジョン用の第2LPF66の出
力側をクランプ回路68に結合する。
ョン用AGCレベルが、クランプ回路68には所定のタ
イミングでクランプされたクリアビジョン用クランプレ
ベル(例えばペデスタルレベル近傍のクランプレベル)
が、サンプルホールド回路70、A/D変換回路72及
び波形等化回路74にはクリアビジョン用クロックがそ
れぞれ供給されると共に、波形等化回路74にはクリア
ビジョン用フレームパルスが供給され、さらに第1a切
換回路S1aはクリアビジョン用の第2LPF66の出
力側をクランプ回路68に結合する。
【0039】したがって、映像信号入力端子60に入力
したクリアビジョン信号は、それぞれクリアビジョン用
に設定されたAGC回路62、第2LPF66及びクラ
ンプ回路68でアナログ処理され、ついでサンプルホー
ルド回路70及びA/D変換回路72でディジタル信号
に変換され、波形等化回路74で伝送中の歪み補正がさ
れ、第1b切換回路S1bを介してEDTV信号処理回
路40に送出される。
したクリアビジョン信号は、それぞれクリアビジョン用
に設定されたAGC回路62、第2LPF66及びクラ
ンプ回路68でアナログ処理され、ついでサンプルホー
ルド回路70及びA/D変換回路72でディジタル信号
に変換され、波形等化回路74で伝送中の歪み補正がさ
れ、第1b切換回路S1bを介してEDTV信号処理回
路40に送出される。
【0040】このEDTV信号処理回路40で処理され
たY、B−Y、R−Y信号は、図3の場合と同様にし
て、MUSEデコード処理回路50の映像割込み用端子
を経た後、逆マトリックス回路22でR、G、B信号に
変換され、D/A変換回路24でアナログ信号に変換さ
れ、CRT28に供給される。このため、CRT28で
対応した映像が表示される。
たY、B−Y、R−Y信号は、図3の場合と同様にし
て、MUSEデコード処理回路50の映像割込み用端子
を経た後、逆マトリックス回路22でR、G、B信号に
変換され、D/A変換回路24でアナログ信号に変換さ
れ、CRT28に供給される。このため、CRT28で
対応した映像が表示される。
【0041】前記実施例では、MUSEデコード処理回
路として映像信号割込み用端子を有するMUSEデコー
ド処理回路(例えばMUSEデコーダ用LSI)を用
い、図3に示した場合と同様に、MUSEデコード後ま
たはEDTV信号処理後の信号を処理する逆マトリック
ス回路及びD/A変換回路を共用化することによって、
回路構成を更に簡単化するようにしたが、本発明はこれ
に限るものでなく、映像信号割込み用端子のないMUS
Eデコード処理回路を用い、図2に示した場合と同様
に、MUSEデコード後またはEDTV信号処理後の信
号を処理する逆マトリックス回路及びD/A変換回路を
MUSE用とクリアビジョン用と個別に設けるようにし
たものについても利用することができる。
路として映像信号割込み用端子を有するMUSEデコー
ド処理回路(例えばMUSEデコーダ用LSI)を用
い、図3に示した場合と同様に、MUSEデコード後ま
たはEDTV信号処理後の信号を処理する逆マトリック
ス回路及びD/A変換回路を共用化することによって、
回路構成を更に簡単化するようにしたが、本発明はこれ
に限るものでなく、映像信号割込み用端子のないMUS
Eデコード処理回路を用い、図2に示した場合と同様
に、MUSEデコード後またはEDTV信号処理後の信
号を処理する逆マトリックス回路及びD/A変換回路を
MUSE用とクリアビジョン用と個別に設けるようにし
たものについても利用することができる。
【0042】前記実施例では、折り返し歪み等を除去す
るためのLPFをMUSE用の第1LPFとクリアビジ
ョン用の第2LPFで形成し、第1a切換回路を用いて
第1、第2LPFのうちの対応する一方を選択するよう
にしたが、本発明はこれに限るものでない。例えば、第
1、第2LPFを共用の1つのLPFで形成し、このL
PFのカットオフ周波数を観者の許容できる範囲内の適
当な値に設定するようにしたものについても利用するこ
とができる。
るためのLPFをMUSE用の第1LPFとクリアビジ
ョン用の第2LPFで形成し、第1a切換回路を用いて
第1、第2LPFのうちの対応する一方を選択するよう
にしたが、本発明はこれに限るものでない。例えば、第
1、第2LPFを共用の1つのLPFで形成し、このL
PFのカットオフ周波数を観者の許容できる範囲内の適
当な値に設定するようにしたものについても利用するこ
とができる。
【0043】前記実施例では、表示装置としてアナログ
信号を入力とするCRTを用いた場合について説明した
が、本発明はこれに限るものでない。例えば、表示装置
としてディジタル信号を入力とするPDPを用いた場合
についても利用することができる。この場合、図2、図
3に点線で示した場合と同様に、D/A変換回路を省略
することができる。
信号を入力とするCRTを用いた場合について説明した
が、本発明はこれに限るものでない。例えば、表示装置
としてディジタル信号を入力とするPDPを用いた場合
についても利用することができる。この場合、図2、図
3に点線で示した場合と同様に、D/A変換回路を省略
することができる。
【0044】
【発明の効果】請求項1の発明によるテレビジョン受信
装置は、MUSE信号とクリアビジョン信号の2種類の
アナログ映像信号について、入力処理回路(A/D変換
前のアナログ映像信号を処理する回路)を構成するAG
C回路、LPFおよびクランプ回路を共通化すると共
に、A/D変換のためのサンプルホールド回路及びA/
D変換回路を共用化するようにしたので、回路構成を簡
単にすることができる。
装置は、MUSE信号とクリアビジョン信号の2種類の
アナログ映像信号について、入力処理回路(A/D変換
前のアナログ映像信号を処理する回路)を構成するAG
C回路、LPFおよびクランプ回路を共通化すると共
に、A/D変換のためのサンプルホールド回路及びA/
D変換回路を共用化するようにしたので、回路構成を簡
単にすることができる。
【0045】しかも、AGC回路に入力するMUSE信
号とクリアビジョン信号に対応して、切換制御手段が第
1、第2切換回路を切り換えることによって、AGC回
路へ供給するAGCレベル、クランプ回路へ供給するク
ランクレベル、サンプルホールド回路及びA/D変換回
路へ供給するクロックのそれぞれを対応した所定の信号
にするようにしたので、共用化による特性上の不都合が
生じない。
号とクリアビジョン信号に対応して、切換制御手段が第
1、第2切換回路を切り換えることによって、AGC回
路へ供給するAGCレベル、クランプ回路へ供給するク
ランクレベル、サンプルホールド回路及びA/D変換回
路へ供給するクロックのそれぞれを対応した所定の信号
にするようにしたので、共用化による特性上の不都合が
生じない。
【0046】請求項2の発明によるテレビジョン受信装
置は、請求項1の発明において、MUSEデコード処理
回路を映像割込み用端子が存在するMUSEデコード処
理回路(例えば映像割込み用端子が存在するMUSEデ
コーダ用LSI)で形成し、この映像割込み用端子にE
DTV信号処理回路の出力信号を入力し、MUSEデコ
ード処理回路の出力側にMUSE信号、クリアビジョン
信号共用の逆マトリックス回路を結合するようにしたの
で、請求項1の発明の効果を有すると共に、さらに回路
構成を簡単化できる。
置は、請求項1の発明において、MUSEデコード処理
回路を映像割込み用端子が存在するMUSEデコード処
理回路(例えば映像割込み用端子が存在するMUSEデ
コーダ用LSI)で形成し、この映像割込み用端子にE
DTV信号処理回路の出力信号を入力し、MUSEデコ
ード処理回路の出力側にMUSE信号、クリアビジョン
信号共用の逆マトリックス回路を結合するようにしたの
で、請求項1の発明の効果を有すると共に、さらに回路
構成を簡単化できる。
【0047】請求項3の発明によるテレビジョン受信装
置は、請求項1の発明において、LPFをMUSE信号
用の第1LPFとクリアビジョン信号用の第2LPFで
構成するようにしたので、請求項1の発明の効果を有す
ると共に、折り返し歪み等をより的確に除去することが
できる。
置は、請求項1の発明において、LPFをMUSE信号
用の第1LPFとクリアビジョン信号用の第2LPFで
構成するようにしたので、請求項1の発明の効果を有す
ると共に、折り返し歪み等をより的確に除去することが
できる。
【0048】請求項4の発明によるテレビジョン受信装
置は、請求項3の発明において、MUSEデコード処理
回路を映像割込み用端子が存在するMUSEデコード処
理回路で形成し、この映像割込み用端子にEDTV信号
処理回路の出力信号を入力し、MUSEデコード処理回
路の出力側にMUSE信号、クリアビジョン信号共通の
逆マトリックス回路を結合するようにしたので、請求項
3の発明の効果を有すると共に、さらに回路構成を簡単
化できる。
置は、請求項3の発明において、MUSEデコード処理
回路を映像割込み用端子が存在するMUSEデコード処
理回路で形成し、この映像割込み用端子にEDTV信号
処理回路の出力信号を入力し、MUSEデコード処理回
路の出力側にMUSE信号、クリアビジョン信号共通の
逆マトリックス回路を結合するようにしたので、請求項
3の発明の効果を有すると共に、さらに回路構成を簡単
化できる。
【図1】本発明によるテレビジョン受信装置の一実施例
を示す概略構成図である。
を示す概略構成図である。
【図2】従来のテレビジョン受信装置の概略構成図であ
る。
る。
【図3】図2において、MUSEデコード処理回路を映
像割込み用端子を有するMUSEデコーダ用LSIで形
成し、MUSEデコード後の信号とEDTV信号処理後
の信号についての逆マトリックス回路及び/又はD/A
変換回路を共用化したテレビジョン受信装置の概略構成
図である。
像割込み用端子を有するMUSEデコーダ用LSIで形
成し、MUSEデコード後の信号とEDTV信号処理後
の信号についての逆マトリックス回路及び/又はD/A
変換回路を共用化したテレビジョン受信装置の概略構成
図である。
40…EDTV信号処理回路、 50…MUSEデコー
ド処理回路、60…映像信号(MUSE信号、クリアビ
ジョン信号)の入力端子、62…AGC回路、 64…
第1LPF、 66…第2LPF、68…クランプ回
路、 70…サンプルホールド回路、72…A/D変換
回路、 74…波形等化回路、76…指示信号(MUS
Eかクリアビジョンかを指示する信号)の入力端子、7
8…MPU、 S…アナログスイッチ、 S1a…第1
a切換回路、S1b…第1b切換回路(第1切換回
路)、S2a…第2a切換回路(第2切換回路の一
部)、S2b…第2b切換回路(第2切換回路の一
部)、S2c…第2c切換回路(第2切換回路の一
部)、S2d…第2d切換回路(第2切換回路の一
部)、S2e…第2e切換回路、 x、y…切換制御信
号。
ド処理回路、60…映像信号(MUSE信号、クリアビ
ジョン信号)の入力端子、62…AGC回路、 64…
第1LPF、 66…第2LPF、68…クランプ回
路、 70…サンプルホールド回路、72…A/D変換
回路、 74…波形等化回路、76…指示信号(MUS
Eかクリアビジョンかを指示する信号)の入力端子、7
8…MPU、 S…アナログスイッチ、 S1a…第1
a切換回路、S1b…第1b切換回路(第1切換回
路)、S2a…第2a切換回路(第2切換回路の一
部)、S2b…第2b切換回路(第2切換回路の一
部)、S2c…第2c切換回路(第2切換回路の一
部)、S2d…第2d切換回路(第2切換回路の一
部)、S2e…第2e切換回路、 x、y…切換制御信
号。
Claims (4)
- 【請求項1】AGC回路の出力側にLPF、クランプ回
路、サンプルホールド回路、A/D変換回路及び第1切
換回路の共通側を順次結合し、この第1切換回路の個別
側にMUSEデコード処理回路とEDTV信号処理回路
とを結合し、前記AGC回路へ供給するAGCレベル、
前記クランプ回路へ供給するクランクレベル、前記サン
プルホールド回路及びA/D変換回路へ供給するクロッ
クのそれぞれを切り換えるための第2切換回路を設け、
前記AGC回路に入力するMUSE信号とクリアビジョ
ン信号に対応して前記第1、第2切換回路の切り換えを
制御する切換制御手段を設けてなることを特徴とするテ
レビジョン受信装置。 - 【請求項2】AGC回路の出力側にLPF、クランプ回
路、サンプルホールド回路、A/D変換回路及び第1切
換回路の共通側を順次結合し、この第1切換回路の個別
側にMUSEデコード処理回路とEDTV信号処理回路
とを結合し、前記MUSEデコード処理回路は前記ED
TV信号処理回路の出力信号を入力する映像割込み用端
子を具備し、前記MUSEデコード処理回路の出力側に
MUSE信号、クリアビジョン信号共通の逆マトリック
ス回路を結合し、前記AGC回路へ供給するAGCレベ
ル、前記クランプ回路へ供給するクランクレベル、前記
サンプルホールド回路及びA/D変換回路へ供給するク
ロックのそれぞれを切り換えるための第2切換回路を設
け、前記AGC回路に入力するMUSE信号とクリアビ
ジョン信号に対応して前記第1、第2切換回路の切り換
えを制御する切換制御手段を設けてなることを特徴とす
るテレビジョン受信装置。 - 【請求項3】AGC回路の出力側にMUSE信号用の第
1LPFとクリアビジョン信号用の第2LPFを結合
し、この第1、第2LPFの出力側を第1a切換回路の
個別側・共通側を介してクランプ回路に結合し、このク
ランプ回路の出力側にサンプルホールド回路、A/D変
換回路、波形等化回路及び第1b切換回路の共通側を順
次結合し、この第1b切換回路の個別側にMUSEデコ
ード処理回路とEDTV信号処理回路とを結合し、前記
AGC回路へ供給するAGCレベル、前記クランプ回路
へ供給するクランクレベル、前記サンプルホールド回路
及びA/D変換回路へ供給するクロックのそれぞれを切
り換えるための第2切換回路を設け、前記AGC回路に
入力するMUSE信号とクリアビジョン信号に対応して
前記第1、第2切換回路の切り換えを制御する切換制御
手段を設けてなることを特徴とするテレビジョン受信装
置。 - 【請求項4】AGC回路の出力側にMUSE信号用の第
1LPFとクリアビジョン信号用の第2LPFを結合
し、この第1、第2LPFの出力側を第1a切換回路の
個別側・共通側を介してクランプ回路に結合し、このク
ランプ回路の出力側にサンプルホールド回路、A/D変
換回路、波形等化回路及び第1b切換回路の共通側を順
次結合し、この第1b切換回路の個別側にMUSEデコ
ード処理回路とEDTV信号処理回路とを結合し、前記
MUSEデコード処理回路は前記EDTV信号処理回路
の出力信号を入力する映像割込み用端子を具備し、前記
MUSEデコード処理回路の出力側にMUSE信号、ク
リアビジョン信号共通の逆マトリックス回路を結合し、
前記AGC回路へ供給するAGCレベル、前記クランプ
回路へ供給するクランクレベル、前記サンプルホールド
回路及びA/D変換回路へ供給するクロックのそれぞれ
を切り換えるための第2切換回路を設け、前記AGC回
路に入力するMUSE信号とクリアビジョン信号に対応
して前記第1、第2切換回路の切り換えを制御する切換
制御手段を設けてなることを特徴とするテレビジョン受
信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6098188A JPH07284073A (ja) | 1994-04-12 | 1994-04-12 | テレビジョン受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6098188A JPH07284073A (ja) | 1994-04-12 | 1994-04-12 | テレビジョン受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07284073A true JPH07284073A (ja) | 1995-10-27 |
Family
ID=14213046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6098188A Pending JPH07284073A (ja) | 1994-04-12 | 1994-04-12 | テレビジョン受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07284073A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135621A (ja) * | 2000-10-27 | 2002-05-10 | Sony Corp | 映像信号処理装置及び方法 |
-
1994
- 1994-04-12 JP JP6098188A patent/JPH07284073A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135621A (ja) * | 2000-10-27 | 2002-05-10 | Sony Corp | 映像信号処理装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0660601B1 (en) | Video processing circuit for a simultaneous display of two pictures | |
| JPS62224170A (ja) | 雑音低減手段とそれを備えるテレビジヨン装置 | |
| EP0449176B1 (en) | Image display apparatus | |
| CN100364329C (zh) | 高清晰度电视中的监视器输出装置 | |
| KR100931923B1 (ko) | 컬러 비디오 디스플레이 신호 프로세서 | |
| JPH0822057B2 (ja) | テレビジョン信号処理方法および処理装置 | |
| KR20040084390A (ko) | 비디오신호의 스캔 컨버터 | |
| KR200318449Y1 (ko) | 비디오신호의 스캔 컨버터 | |
| JPS62154892A (ja) | テレビジヨン受像機の画質改善装置 | |
| JPH07284074A (ja) | テレビジョン受信装置 | |
| KR0159531B1 (ko) | 뮤즈/엔티에스시 텔레비젼 신호 변환장치 | |
| JP2514221B2 (ja) | テレビジョン受像機 | |
| JPH036072Y2 (ja) | ||
| JP3297266B2 (ja) | ハイビジョン受像機 | |
| JP2603673Y2 (ja) | テレビジョン受信機 | |
| JPH0638181A (ja) | テレビジョン受像機 | |
| JPH08331519A (ja) | 映像表示装置 | |
| CA2027336A1 (en) | Video panning system for widescreen television | |
| JPH04267694A (ja) | テレビ受像機 | |
| JPH01115291A (ja) | Rgbマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
| JPH06141336A (ja) | デコーダ装置 | |
| JPH03265293A (ja) | テレビジョン受像機の外部入力回路 | |
| JPH04323995A (ja) | クリアビジョン受像用マルチチップlsi | |
| JPH02271786A (ja) | テレビ信号変換装置 | |
| JPH0454084A (ja) | Ntsc/hdコンバータ |