JPH0728527B2 - スイッチング素子の駆動回路 - Google Patents
スイッチング素子の駆動回路Info
- Publication number
- JPH0728527B2 JPH0728527B2 JP14069491A JP14069491A JPH0728527B2 JP H0728527 B2 JPH0728527 B2 JP H0728527B2 JP 14069491 A JP14069491 A JP 14069491A JP 14069491 A JP14069491 A JP 14069491A JP H0728527 B2 JPH0728527 B2 JP H0728527B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- current
- reactor
- control
- chopping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスイッチング素子、特に
ゲートターンオフサイリスタ(GTO) 、パワートランジス
タ、静電誘導サイリスタ(SITH)等の大容量スイッチング
素子をオン・オフさせ、且つオンの開始時に立ち上がり
が急峻で、且つ大きい電流を流す、いわゆるオーバード
ライブ機能を持ったスイッチング素子の駆動回路に関す
るものである。
ゲートターンオフサイリスタ(GTO) 、パワートランジス
タ、静電誘導サイリスタ(SITH)等の大容量スイッチング
素子をオン・オフさせ、且つオンの開始時に立ち上がり
が急峻で、且つ大きい電流を流す、いわゆるオーバード
ライブ機能を持ったスイッチング素子の駆動回路に関す
るものである。
【０００２】
【従来の技術】スイッチング素子の駆動回路において、
特にオーバードライプ機能を有する基本回路として、図
８に示す非常に立ち上がりが急峻で、大きい電流を流す
ことが可能な回路を、本出願人より既出願の特願平1-23
4456号「スイッチング素子の駆動回路」に提案してあ
り、図９にその回路の動作説明図を示す。
特にオーバードライプ機能を有する基本回路として、図
８に示す非常に立ち上がりが急峻で、大きい電流を流す
ことが可能な回路を、本出願人より既出願の特願平1-23
4456号「スイッチング素子の駆動回路」に提案してあ
り、図９にその回路の動作説明図を示す。
【０００３】詳細な説明は省略するが、被制御スイッチ
ング素子１のオフ期間中には制御用スイッチング素子７
をオンさせ、被制御スイッチング素子１の制御端子に直
流電源３の電圧を逆極性で印加することにより、被制御
スイッチング素子１を確実にオフ状態とするとともに、
チョッピング用スイッチング素子４はヒステリシスコン
パレータ91により、リアクトル６に流れる電流をオーバ
ードライブ電流のレベルである大きい電流となるように
チョッピング制御する。
ング素子１のオフ期間中には制御用スイッチング素子７
をオンさせ、被制御スイッチング素子１の制御端子に直
流電源３の電圧を逆極性で印加することにより、被制御
スイッチング素子１を確実にオフ状態とするとともに、
チョッピング用スイッチング素子４はヒステリシスコン
パレータ91により、リアクトル６に流れる電流をオーバ
ードライブ電流のレベルである大きい電流となるように
チョッピング制御する。
【０００４】被制御スイッチング素子１をオンさせるた
めには、制御用スイッチング素子７をオフすることによ
り、リアクトル６に流れている大きい電流を被制御スイ
ッチング素子１の制御端子へ転流し、オーバードライブ
電流となるようにする。同時に被制御スイッチング素子
１のオン期間中には、ヒステリシスコンパレータ91の動
作は、図９に示すように、被制御スイッチング素子１の
オン状態を維持するのに必要な電流レベルＬH になるよ
うにチョッピング用スイッチング素子４を制御するよう
にするが、制御用スイッチング素子７がオフした直後
は、リアクトル６には大きい電流（約ＬH ）が流れてお
り、リアクトルのエネルギー蓄積作用もあり、被制御ス
イッチング素子１の制御端子に流れる電流は図９に示す
ようにＬL の値まで漸減していく。
めには、制御用スイッチング素子７をオフすることによ
り、リアクトル６に流れている大きい電流を被制御スイ
ッチング素子１の制御端子へ転流し、オーバードライブ
電流となるようにする。同時に被制御スイッチング素子
１のオン期間中には、ヒステリシスコンパレータ91の動
作は、図９に示すように、被制御スイッチング素子１の
オン状態を維持するのに必要な電流レベルＬH になるよ
うにチョッピング用スイッチング素子４を制御するよう
にするが、制御用スイッチング素子７がオフした直後
は、リアクトル６には大きい電流（約ＬH ）が流れてお
り、リアクトルのエネルギー蓄積作用もあり、被制御ス
イッチング素子１の制御端子に流れる電流は図９に示す
ようにＬL の値まで漸減していく。
【０００５】
【発明が解決しようとする課題】図８に示したごときも
のは、被制御スイッチング素子１のオフ時に大きい電流
が、直流電源２→チョッピング用スイッチング素子４→
電流検出要素５→リアクトル６→制御用スイッチング素
子７→直流電源３→直流電源２のルート、及びリアクト
ル６→制御用スイッチング素子７→ダイオード８→電流
検出要素５→リアクトル６のルートの二つのルートを交
互に流れる。この電流は被制御スイッチング素子１をオ
ンさせるためのオーバードライブ電流となるものである
が、被制御スイッチング素子１がオフしている期間中継
続して流れており、電流も大きいところから電流経路で
の損失も大きい。
のは、被制御スイッチング素子１のオフ時に大きい電流
が、直流電源２→チョッピング用スイッチング素子４→
電流検出要素５→リアクトル６→制御用スイッチング素
子７→直流電源３→直流電源２のルート、及びリアクト
ル６→制御用スイッチング素子７→ダイオード８→電流
検出要素５→リアクトル６のルートの二つのルートを交
互に流れる。この電流は被制御スイッチング素子１をオ
ンさせるためのオーバードライブ電流となるものである
が、被制御スイッチング素子１がオフしている期間中継
続して流れており、電流も大きいところから電流経路で
の損失も大きい。
【０００６】また、リアクトル６は鉄心入りのものを使
用しており、鉄心入りの利点もあるがリアクトルが高価
となり、また鉄心の温度特性により動作が不安定となる
おそれがある欠点を有している。更に、制御用スイッチ
ング素子７がオフした直後から、被制御スイッチング素
子１の制御端子に流れる電流が減少するため、オーバー
ドライブ電流として被制御スイッチング素子１を充分に
ターンオンするための役目をなさなくなるおそれもあ
る。
用しており、鉄心入りの利点もあるがリアクトルが高価
となり、また鉄心の温度特性により動作が不安定となる
おそれがある欠点を有している。更に、制御用スイッチ
ング素子７がオフした直後から、被制御スイッチング素
子１の制御端子に流れる電流が減少するため、オーバー
ドライブ電流として被制御スイッチング素子１を充分に
ターンオンするための役目をなさなくなるおそれもあ
る。
【０００７】
【課題を解決するための手段】本発明は上述したような
欠点を除去するためなされたものであり、被制御スイッ
チング素子１をオンさせる直前にリアクトル６に流れる
電流を、オーバードライブ電流レベルのＬH まで急増さ
せるようにし、また制御用スイッチング素子７をオフさ
せ、被制御スイッチング素子１の制御端子にオーバード
ライブ電流を流すようにするが、この時チョッピング用
スイッチング素子４に引き続き一定期間オンを継続させ
て、オーバードライブ電流が直ちに減少しないように
し、更にリアクトル６を空心リアクトルとしてリアクト
ルを安価なものとし、且つ空心リアクトルとすにことに
より温度特性に無縁とし、安定した動作をさせるように
したものである。
欠点を除去するためなされたものであり、被制御スイッ
チング素子１をオンさせる直前にリアクトル６に流れる
電流を、オーバードライブ電流レベルのＬH まで急増さ
せるようにし、また制御用スイッチング素子７をオフさ
せ、被制御スイッチング素子１の制御端子にオーバード
ライブ電流を流すようにするが、この時チョッピング用
スイッチング素子４に引き続き一定期間オンを継続させ
て、オーバードライブ電流が直ちに減少しないように
し、更にリアクトル６を空心リアクトルとしてリアクト
ルを安価なものとし、且つ空心リアクトルとすにことに
より温度特性に無縁とし、安定した動作をさせるように
したものである。
【０００８】
【作用】前述の特願平1-234456号「スイッチング素子の
駆動回路」で図８に示すものと基本的には同じである
が、制御用スイッチング素子７及びチョッピング用スイ
ッチング素子４の制御方法に改良を加え、ヒステリシス
コンパレータ出力は前記制御用スイッチング素子のオン
時には機能を阻止されるようにしたので、被制御スイッ
チング素子のオフ期間中はリアクトルに電流を流れず、
また被制御スイッチング素子をオンする直前に、一定期
間チョッピング用スイッチング素子と制御用スイッチン
グ素子とを同時にオンさせ、リアクトルの電流をオーバ
ードライブ電流まで急峻に立ち上がるようにし、リアク
トル電流を増大させた後、制御用スイッチング素子をオ
フさせて被制御スイッチング素子の制御端子に転流し、
オーバードライブ電流とうた後もチョッピング用スイッ
チング素子を一定期間オンのまま継続することにより、
被制御スイッチング素子を確実にオンすることができ、
従来回路の欠点を解消することができる。
駆動回路」で図８に示すものと基本的には同じである
が、制御用スイッチング素子７及びチョッピング用スイ
ッチング素子４の制御方法に改良を加え、ヒステリシス
コンパレータ出力は前記制御用スイッチング素子のオン
時には機能を阻止されるようにしたので、被制御スイッ
チング素子のオフ期間中はリアクトルに電流を流れず、
また被制御スイッチング素子をオンする直前に、一定期
間チョッピング用スイッチング素子と制御用スイッチン
グ素子とを同時にオンさせ、リアクトルの電流をオーバ
ードライブ電流まで急峻に立ち上がるようにし、リアク
トル電流を増大させた後、制御用スイッチング素子をオ
フさせて被制御スイッチング素子の制御端子に転流し、
オーバードライブ電流とうた後もチョッピング用スイッ
チング素子を一定期間オンのまま継続することにより、
被制御スイッチング素子を確実にオンすることができ、
従来回路の欠点を解消することができる。
【０００９】
【実施例】図１は本発明による基本回路構成を示す図
で、１は被制御スイッチング素子、２，３は直流電源、
４はチョッピング用スイッチング素子、５は電流検出要
素、６はリアクトル、７は制御用スイッチング素子、８
はダイオード、破線で囲んだ９はチョッパ制御回路であ
る。チョッパ制御回路９において、ヒステリシスコンパ
レータ91は、電流検出要素５で検出した電流が図２に示
すようにＩL 以下になろうとすると出力が“Ｈ”とな
り、ＩH 以上になろうとすると“Ｌ”になる、いわゆる
ヒステリシス動作を行う。92は制御信号SCが“Ｈ”から
“Ｌ”になる時だけ出力が後れるオフディレイ回路で、
この遅れの時間はリアクトル６の電流を零からオーバー
ドライブ電流として必要なレベルまで増大させるのに必
要であり、図２に示すＴD である。93は単安定マルチバ
イブレータであり、制御信号SCの立ち下がりでトリガさ
れ、時間ＴM の幅を持った単発パルスを発生させる。こ
の時間ＴM の間、チョッピング用スイッチング素子４の
オンを継続させ、リアクトル６の電流を増大させまた維
持することになる。94, 95はNOR 回路である。
で、１は被制御スイッチング素子、２，３は直流電源、
４はチョッピング用スイッチング素子、５は電流検出要
素、６はリアクトル、７は制御用スイッチング素子、８
はダイオード、破線で囲んだ９はチョッパ制御回路であ
る。チョッパ制御回路９において、ヒステリシスコンパ
レータ91は、電流検出要素５で検出した電流が図２に示
すようにＩL 以下になろうとすると出力が“Ｈ”とな
り、ＩH 以上になろうとすると“Ｌ”になる、いわゆる
ヒステリシス動作を行う。92は制御信号SCが“Ｈ”から
“Ｌ”になる時だけ出力が後れるオフディレイ回路で、
この遅れの時間はリアクトル６の電流を零からオーバー
ドライブ電流として必要なレベルまで増大させるのに必
要であり、図２に示すＴD である。93は単安定マルチバ
イブレータであり、制御信号SCの立ち下がりでトリガさ
れ、時間ＴM の幅を持った単発パルスを発生させる。こ
の時間ＴM の間、チョッピング用スイッチング素子４の
オンを継続させ、リアクトル６の電流を増大させまた維
持することになる。94, 95はNOR 回路である。
【００１０】かくのごとき構成の回路の動作を図２〜図
７を用いて説明すると次のごとくである。ここに、図３
は被制御スイッチング素子１をオンさせるに当たり、リ
アクトル電流を増大させる場合（時刻t0〜t1）の動作説
明を示し、図４は被制御スイッチング素子１にオーバー
ドライブ電流を流し、引き続きオーバードライブ電流を
流す場合（時刻t1〜t2）の動作説明を示し、図５はオー
バードライブ電流が漸減していく（時刻t2〜t3）様子を
説明する図であって、図６及び図７は、被制御スイッチ
ング素子１を定常的にオンを維持するために、ヒステリ
シスコンパレータ91の動作により、チョッピング用スイ
ッチング素子４をオン及びオフさせる（時刻t3〜t4及び
時刻t4〜t5）場合の動作説明図を示す。
７を用いて説明すると次のごとくである。ここに、図３
は被制御スイッチング素子１をオンさせるに当たり、リ
アクトル電流を増大させる場合（時刻t0〜t1）の動作説
明を示し、図４は被制御スイッチング素子１にオーバー
ドライブ電流を流し、引き続きオーバードライブ電流を
流す場合（時刻t1〜t2）の動作説明を示し、図５はオー
バードライブ電流が漸減していく（時刻t2〜t3）様子を
説明する図であって、図６及び図７は、被制御スイッチ
ング素子１を定常的にオンを維持するために、ヒステリ
シスコンパレータ91の動作により、チョッピング用スイ
ッチング素子４をオン及びオフさせる（時刻t3〜t4及び
時刻t4〜t5）場合の動作説明図を示す。
【００１１】さて、被制御スイッチング素子１をオンさ
せるために、図２に示す時刻t0で制御信号SCを“Ｈ”か
ら“Ｌ”にし、オフディレイ回路92の作用により制御用
スイッチング素子７は時刻t1までの間（ＴD ）オンを継
続する。一方、単安定マルチバイブレータ93の出力も時
刻t2までの間（ＴM ）“Ｈ”となり、NOR回路95の入力
は両方共“Ｌ”となり、出力は“Ｈ”、従ってチョッピ
ング用スイッチング素子４はオンし、図３のような経路
で電流が流れるが、リアクトル６には直流電源２，３の
合計電圧が印加されるので、その電流は急速に増大して
いく。時間ＴD はこの電流がオーバードライブ電流とし
て所定の値となるように決める。
せるために、図２に示す時刻t0で制御信号SCを“Ｈ”か
ら“Ｌ”にし、オフディレイ回路92の作用により制御用
スイッチング素子７は時刻t1までの間（ＴD ）オンを継
続する。一方、単安定マルチバイブレータ93の出力も時
刻t2までの間（ＴM ）“Ｈ”となり、NOR回路95の入力
は両方共“Ｌ”となり、出力は“Ｈ”、従ってチョッピ
ング用スイッチング素子４はオンし、図３のような経路
で電流が流れるが、リアクトル６には直流電源２，３の
合計電圧が印加されるので、その電流は急速に増大して
いく。時間ＴD はこの電流がオーバードライブ電流とし
て所定の値となるように決める。
【００１２】次に、図２の時刻t1で制御用スイッチング
素子７がオフするために、リアクトル６に流れていた電
流が被制御スイッチング素子１の制御端子に転流する
（図４に示す）。この電流は制御用スイッチング素子７
のスイッチ速度で決まるが、非常に高速で行われるため
急峻な立ち上がりを持った電流となる。単安定マルチバ
イブレータ93の作用により、引き続きチョッピング用ス
イッチング素子４はオンを継続しているため、図４に示
す回路に電流が流れる。この電流が増大するか減少する
かは、直流電源２の電圧と回路の電圧降下で決定される
が、急激に増大したり減少したりしないようにする定数
を選ぶ。この期間の時間は約10μ秒にするとオーバード
ライブ電流として充分である。
素子７がオフするために、リアクトル６に流れていた電
流が被制御スイッチング素子１の制御端子に転流する
（図４に示す）。この電流は制御用スイッチング素子７
のスイッチ速度で決まるが、非常に高速で行われるため
急峻な立ち上がりを持った電流となる。単安定マルチバ
イブレータ93の作用により、引き続きチョッピング用ス
イッチング素子４はオンを継続しているため、図４に示
す回路に電流が流れる。この電流が増大するか減少する
かは、直流電源２の電圧と回路の電圧降下で決定される
が、急激に増大したり減少したりしないようにする定数
を選ぶ。この期間の時間は約10μ秒にするとオーバード
ライブ電流として充分である。
【００１３】単安定マルチバイブレータ93の動作が終わ
り、また電流検出要素５に流れている電流のレベルは非
常に大きく、ヒステリシスコンパレータ91の出力は
“Ｌ”になっているため、時刻t2でのNOR 回路94の出力
は“Ｈ”、従ってNOR 回路95の出力は“Ｌ”となって、
チョッピング用スイッチング素子４をオフさせる。
り、また電流検出要素５に流れている電流のレベルは非
常に大きく、ヒステリシスコンパレータ91の出力は
“Ｌ”になっているため、時刻t2でのNOR 回路94の出力
は“Ｈ”、従ってNOR 回路95の出力は“Ｌ”となって、
チョッピング用スイッチング素子４をオフさせる。
【００１４】これにより、リアクトル６の電流は図５に
示すループに流れるようになり、被制御スイッチング素
子１の制御端子に電流を流し続けながら、図２に示すよ
うに減少していく。時刻t3でこの電流がヒステリシスコ
ンパレータ91の下限値ＩL に達すると、ヒステリシスコ
ンパレータ91の出力が“Ｈ”となるため、NOR 回路94の
出力は“Ｌ”、従ってNOR 回路95の出力が“Ｈ”とな
り、チョッピング用スイッチング素子４がオンし、図６
に示す回路に電流が流れ、被制御スイッチング素子１に
電流を流し続けながら若干増大していく。
示すループに流れるようになり、被制御スイッチング素
子１の制御端子に電流を流し続けながら、図２に示すよ
うに減少していく。時刻t3でこの電流がヒステリシスコ
ンパレータ91の下限値ＩL に達すると、ヒステリシスコ
ンパレータ91の出力が“Ｈ”となるため、NOR 回路94の
出力は“Ｌ”、従ってNOR 回路95の出力が“Ｈ”とな
り、チョッピング用スイッチング素子４がオンし、図６
に示す回路に電流が流れ、被制御スイッチング素子１に
電流を流し続けながら若干増大していく。
【００１５】時刻t4でヒステリシスコンパレータ91の上
限値ＩH に達し、ヒステリシスコンパレータ91の出力は
“Ｌ”となり、NOR 回路94の出力は“Ｈ”、NOR 回路95
の出力は“Ｌ”となり、チョッピング用スイッチング素
子４は再びオフし、図７のような経路に流れるようにな
る。
限値ＩH に達し、ヒステリシスコンパレータ91の出力は
“Ｌ”となり、NOR 回路94の出力は“Ｈ”、NOR 回路95
の出力は“Ｌ”となり、チョッピング用スイッチング素
子４は再びオフし、図７のような経路に流れるようにな
る。
【００１６】このためリアクトル６の電流は減少し、時
刻t5で再びヒステリシスコンパレータ91の下限値ＩL に
達し、ヒステリシスコンパレータ91の出力が“Ｈ”とな
り、チョッピング用スイッチング素子４がオンし、時刻
t3〜t4の動作となり、制御信号SCが“Ｈ”となるまで時
刻t3〜t4、時刻t4〜t5の動作を繰り返し、被制御スイッ
チング素子１の制御端子に連続した直流電流［平均値≒
（ＩH ＋ＩL ）／２］を流し、被制御スイッチング素子
１のオン状態の維持を確実なものとする。
刻t5で再びヒステリシスコンパレータ91の下限値ＩL に
達し、ヒステリシスコンパレータ91の出力が“Ｈ”とな
り、チョッピング用スイッチング素子４がオンし、時刻
t3〜t4の動作となり、制御信号SCが“Ｈ”となるまで時
刻t3〜t4、時刻t4〜t5の動作を繰り返し、被制御スイッ
チング素子１の制御端子に連続した直流電流［平均値≒
（ＩH ＋ＩL ）／２］を流し、被制御スイッチング素子
１のオン状態の維持を確実なものとする。
【００１７】図２の時刻t6で制御信号SCが“Ｈ”とな
り、NOR 回路95の出力は“Ｌ”となって、直ちにチョッ
ピング用スイッチング素子４をオフにすると同時に、オ
フディレイ回路92の出力も直ちに“Ｈ”となり、制御用
スイッチング素子７をオンさせる。これにより、直流電
源３→被制御スイッチング素子１（GTO の場合はカソー
ド→ゲート）→制御用スイッチング素子７→直流電源３
の経路で被制御スイッチング素子１の蓄積電荷を放出さ
せ、これをオフさせる。
り、NOR 回路95の出力は“Ｌ”となって、直ちにチョッ
ピング用スイッチング素子４をオフにすると同時に、オ
フディレイ回路92の出力も直ちに“Ｈ”となり、制御用
スイッチング素子７をオンさせる。これにより、直流電
源３→被制御スイッチング素子１（GTO の場合はカソー
ド→ゲート）→制御用スイッチング素子７→直流電源３
の経路で被制御スイッチング素子１の蓄積電荷を放出さ
せ、これをオフさせる。
【００１８】ここでリアクトル６について言及すると、
先に特願平1-234456号「スイッチング素子の駆動回路」
で提案したものは鉄心入りであったが、前述したように
鉄心入りのものは価格も高くまた鉄心の温度変化による
磁束密度の変動により動作が不安定となるおそれがある
ため、本発明ではリアクトル６を空心とし、インダクタ
ンスは鉄心入りのリアクトルが磁気飽和した時のインダ
クタンスにほぼ等しい値とすると、鉄心入りリアクトル
の場合には非飽和時のインダクタンスがかなり大きいた
めに、時刻t3〜t6における動作が異なるものとなり、t3
〜t4、t4〜t5の時間は短くなり、t3〜t6の間の動作周波
数は高くなる。
先に特願平1-234456号「スイッチング素子の駆動回路」
で提案したものは鉄心入りであったが、前述したように
鉄心入りのものは価格も高くまた鉄心の温度変化による
磁束密度の変動により動作が不安定となるおそれがある
ため、本発明ではリアクトル６を空心とし、インダクタ
ンスは鉄心入りのリアクトルが磁気飽和した時のインダ
クタンスにほぼ等しい値とすると、鉄心入りリアクトル
の場合には非飽和時のインダクタンスがかなり大きいた
めに、時刻t3〜t6における動作が異なるものとなり、t3
〜t4、t4〜t5の時間は短くなり、t3〜t6の間の動作周波
数は高くなる。
【００１９】この周波数が高くなることによる欠点は、
チョッピング用スイッチング素子４のスイッチング損失
が増加することであるが、チョッピング用スイッチング
素子４にFET を使用することにより、このスイッチング
損失はほとんど問題にならないようにすることが可能で
あり、前述の利点の方がはるかに大きいため、本発明で
は空心リアクトルを用いるようにした。
チョッピング用スイッチング素子４のスイッチング損失
が増加することであるが、チョッピング用スイッチング
素子４にFET を使用することにより、このスイッチング
損失はほとんど問題にならないようにすることが可能で
あり、前述の利点の方がはるかに大きいため、本発明で
は空心リアクトルを用いるようにした。
【００２０】なおまた、チョッパ制御回路９は、図１に
示したものに限定されるものではなく、チョッピング用
スイッチング素子４、制御用スイッチング素子７が、図
２に示した動作を行うものであればどのような構成のも
のであってもよく、更に電流検出要素５は、抵抗やホー
ル素子を用いたもの等、なんら本実施例にとらわれるも
のではなく、更にまたその挿入個所も電流検出要素とリ
アクトルとの順序を逆にしても差し支えないことは言う
までもない。また、リアクトルを鉄心入りのものにして
も本発明の有効性を損なうものではない。
示したものに限定されるものではなく、チョッピング用
スイッチング素子４、制御用スイッチング素子７が、図
２に示した動作を行うものであればどのような構成のも
のであってもよく、更に電流検出要素５は、抵抗やホー
ル素子を用いたもの等、なんら本実施例にとらわれるも
のではなく、更にまたその挿入個所も電流検出要素とリ
アクトルとの順序を逆にしても差し支えないことは言う
までもない。また、リアクトルを鉄心入りのものにして
も本発明の有効性を損なうものではない。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
格別な回路構成により、非制御スイッチング素子の駆動
電流を、直流電源の電圧変動及び各部品の特性のバラツ
キによっても大きく変動させることなく、立ち上がりの
急峻で且つ大きい電流を一定期間維持したオーバードラ
イブ電流を有した一定電流とし得るものであり、安定し
たスイッチング駆動を回路損失を著しく低減して実現で
き、実用上利点が顕著な装置を提供できる。
格別な回路構成により、非制御スイッチング素子の駆動
電流を、直流電源の電圧変動及び各部品の特性のバラツ
キによっても大きく変動させることなく、立ち上がりの
急峻で且つ大きい電流を一定期間維持したオーバードラ
イブ電流を有した一定電流とし得るものであり、安定し
たスイッチング駆動を回路損失を著しく低減して実現で
き、実用上利点が顕著な装置を提供できる。
【図１】図１は本発明による基本回路構成を示す回路図
である。
である。
【図２】図２は被制御スイッチング素子をオン・オフさ
せる動作を説明するタイムチャートである。
せる動作を説明するタイムチャートである。
【図３】図３は図２の時刻t0〜t1における図１の回路内
の電流経路を示す図である。
の電流経路を示す図である。
【図４】図４は図２の時刻t1〜t2における図１の回路内
の電流経路を示す図である。
の電流経路を示す図である。
【図５】図５は図２の時刻t2〜t3における図１の回路内
の電流経路を示す図である。
の電流経路を示す図である。
【図６】図６は図２の時刻t3〜t4における図１の回路内
の電流経路を示す図である。
の電流経路を示す図である。
【図７】図７は図２の時刻t4〜t5における図１の回路内
の電流経路を示す図である。
の電流経路を示す図である。
【図８】図８は既提案のスイッチング素子の駆動回路を
示す回路図である。
示す回路図である。
【図９】図９は図８の回路の動作を説明するタイムチャ
ートである。
ートである。
１ 被制御スイッチング素子 ２，３ 直流電源 ４ チョッピング用スイッチング素子 ５ 電流検出要素 ６ リアクトル ７ 制御用スイッチング素子 ８ ダイオード ９ チョッパ制御回路 91 ヒステリシスコンパレータ 92 オフディレイ回路 93 単安定マルチバイブレータ 94, 95 NOR 回路 SC 制御信号
Claims (3)
- 【請求項１】 直列に接続された２個の直流電源の内の
正側電源の正極と負極との間に、チョッピング用スイッ
チング素子と電流検出要素とリアクトルと被制御スイッ
チング素子の制御端子〜負極端子との直列回路を接続す
るとともに、このチョッピング用スイッチング素子と電
流検出要素との接続点にカソードを、負側電源の負極に
アノードを接続したダイオードを設け、前記被制御スイ
ッチング素子の制御端子と負側電源の負極との間に制御
用スイッチング素子を接続し、且つ前記チョッピング用
スイッチング素子は前記電流検出要素出力値により動作
するヒステリシスコンパレータにより駆動されるように
し、該ヒステリシスコンパレータ出力は前記制御用スイ
ッチング素子のオン時には機能を阻止され、また被制御
スイッチング素子のオンするにあたり、一定期間チョッ
ピング用スイッチング素子と制御用スイッチング素子と
を同時にオンさせ、リアクトル電流を増大させた後、制
御用スイッチング素子をオフさせることを特徴とするス
イッチング素子の駆動回路。 - 【請求項２】 前記リアクトルは空心リアクトルとした
ことを特徴とする請求項１記載のスイッチング素子の駆
動回路。 - 【請求項３】 前記制御用スイッチング素子をオフし、
増大したリアクトル電流を被制御スイッチング素子の制
御端子に転流させた後、一定期間前記チョッピング用ス
イッチング素子のオンを継続させることを特徴とする請
求項１記載のスイッチング素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14069491A JPH0728527B2 (ja) | 1991-05-17 | 1991-05-17 | スイッチング素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14069491A JPH0728527B2 (ja) | 1991-05-17 | 1991-05-17 | スイッチング素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344165A JPH04344165A (ja) | 1992-11-30 |
| JPH0728527B2 true JPH0728527B2 (ja) | 1995-03-29 |
Family
ID=15274577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14069491A Expired - Fee Related JPH0728527B2 (ja) | 1991-05-17 | 1991-05-17 | スイッチング素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728527B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404265B1 (en) * | 1999-08-13 | 2002-06-11 | York International Corporation | Highly efficient driver circuit for a solid state switch |
-
1991
- 1991-05-17 JP JP14069491A patent/JPH0728527B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04344165A (ja) | 1992-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3665419B2 (ja) | 誘導性負荷駆動方法、及びｈブリッジ回路制御装置 | |
| EP0084555B1 (en) | High speed transistor switching circuit | |
| US4970635A (en) | Inverter with proportional base drive controlled by a current transformer | |
| JPH0397315A (ja) | スイッチング素子の駆動回路 | |
| US4319301A (en) | Circuits for electromagnet energization control | |
| US5010282A (en) | Method and apparatus for driving a DC motor | |
| JPH0728527B2 (ja) | スイッチング素子の駆動回路 | |
| JPH07115768A (ja) | 共振形コンバータ | |
| US4393316A (en) | Transistor drive circuit | |
| JP2009017723A (ja) | 電流増幅半導体素子の駆動回路 | |
| JPH06162891A (ja) | リレー駆動回路 | |
| JP2974562B2 (ja) | 電磁石駆動装置 | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| JP2005033873A (ja) | ゲート駆動回路 | |
| JP3659222B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| JPS6151406B2 (ja) | ||
| JP2661714B2 (ja) | ステッピングモータ駆動回路 | |
| US4066956A (en) | Semiconductor switch device having means for supplying control current to a control electrode | |
| JPS61199324A (ja) | トランジスタ・スイツチリング回路 | |
| JP2001169413A (ja) | 誘導性負荷駆動装置 | |
| JPS61100020A (ja) | Ｆｅｔの駆動回路 | |
| JPH0257376B2 (ja) | ||
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| JPH0424655Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20090329 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |