JPH04344165A - スイッチング素子の駆動回路 - Google Patents
スイッチング素子の駆動回路Info
- Publication number
- JPH04344165A JPH04344165A JP14069491A JP14069491A JPH04344165A JP H04344165 A JPH04344165 A JP H04344165A JP 14069491 A JP14069491 A JP 14069491A JP 14069491 A JP14069491 A JP 14069491A JP H04344165 A JPH04344165 A JP H04344165A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- current
- reactor
- control
- chopping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はスイッチング素子、特に
ゲートターンオフサイリスタ（ＧＴＯ） 、パワートラ
ンジスタ、静電誘導サイリスタ（ＳＩＴＨ）等の大容量
スイッチング素子をオン・オフさせ、且つオンの開始時
に立ち上がりが急峻で、且つ大きい電流を流す、いわゆ
るオーバードライブ機能を持ったスイッチング素子の駆
動回路に関するものである。
ゲートターンオフサイリスタ（ＧＴＯ） 、パワートラ
ンジスタ、静電誘導サイリスタ（ＳＩＴＨ）等の大容量
スイッチング素子をオン・オフさせ、且つオンの開始時
に立ち上がりが急峻で、且つ大きい電流を流す、いわゆ
るオーバードライブ機能を持ったスイッチング素子の駆
動回路に関するものである。
【０００２】
【従来の技術】スイッチング素子の駆動回路において、
特にオーバードライプ機能を有する基本回路として、図
８に示す非常に立ち上がりが急峻で、大きい電流を流す
ことが可能な回路を、本出願人より既出願の特願平１−
２３４４５６号「スイッチング素子の駆動回路」に提案
してあり、図９にその回路の動作説明図を示す。
特にオーバードライプ機能を有する基本回路として、図
８に示す非常に立ち上がりが急峻で、大きい電流を流す
ことが可能な回路を、本出願人より既出願の特願平１−
２３４４５６号「スイッチング素子の駆動回路」に提案
してあり、図９にその回路の動作説明図を示す。
【０００３】詳細な説明は省略するが、被制御スイッチ
ング素子１のオフ期間中には制御用スイッチング素子７
をオンさせ、被制御スイッチング素子１の制御端子に直
流電源３の電圧を逆極性で印加することにより、被制御
スイッチング素子１を確実にオフ状態とするとともに、
チョッピング用スイッチング素子４はヒステリシスコン
パレータ９１により、リアクトル６に流れる電流をオー
バードライブ電流のレベルである大きい電流となるよう
にチョッピング制御する。
ング素子１のオフ期間中には制御用スイッチング素子７
をオンさせ、被制御スイッチング素子１の制御端子に直
流電源３の電圧を逆極性で印加することにより、被制御
スイッチング素子１を確実にオフ状態とするとともに、
チョッピング用スイッチング素子４はヒステリシスコン
パレータ９１により、リアクトル６に流れる電流をオー
バードライブ電流のレベルである大きい電流となるよう
にチョッピング制御する。
【０００４】被制御スイッチング素子１をオンさせるた
めには、制御用スイッチング素子７をオフすることによ
り、リアクトル６に流れている大きい電流を被制御スイ
ッチング素子１の制御端子へ転流し、オーバードライブ
電流となるようにする。同時に被制御スイッチング素子
１のオン期間中には、ヒステリシスコンパレータ９１の
動作は、図９に示すように、被制御スイッチング素子１
のオン状態を維持するのに必要な電流レベルＬＨ にな
るようにチョッピング用スイッチング素子４を制御する
ようにするが、制御用スイッチング素子７がオフした直
後は、リアクトル６には大きい電流（約ＬＨ ）が流れ
ており、リアクトルのエネルギー蓄積作用もあり、被制
御スイッチング素子１の制御端子に流れる電流は図９に
示すようにＬＬ の値まで漸減していく。
めには、制御用スイッチング素子７をオフすることによ
り、リアクトル６に流れている大きい電流を被制御スイ
ッチング素子１の制御端子へ転流し、オーバードライブ
電流となるようにする。同時に被制御スイッチング素子
１のオン期間中には、ヒステリシスコンパレータ９１の
動作は、図９に示すように、被制御スイッチング素子１
のオン状態を維持するのに必要な電流レベルＬＨ にな
るようにチョッピング用スイッチング素子４を制御する
ようにするが、制御用スイッチング素子７がオフした直
後は、リアクトル６には大きい電流（約ＬＨ ）が流れ
ており、リアクトルのエネルギー蓄積作用もあり、被制
御スイッチング素子１の制御端子に流れる電流は図９に
示すようにＬＬ の値まで漸減していく。
【０００５】
【発明が解決しようとする課題】図８に示したごときも
のは、被制御スイッチング素子１のオフ時に大きい電流
が、直流電源２→チョッピング用スイッチング素子４→
電流検出要素５→リアクトル６→制御用スイッチング素
子７→直流電源３→直流電源２のルート、及びリアクト
ル６→制御用スイッチング素子７→ダイオード８→電流
検出要素５→リアクトル６のルートの二つのルートを交
互に流れる。この電流は被制御スイッチング素子１をオ
ンさせるためのオーバードライブ電流となるものである
が、被制御スイッチング素子１がオフしている期間中継
続して流れており、電流も大きいところから電流経路で
の損失も大きい。
のは、被制御スイッチング素子１のオフ時に大きい電流
が、直流電源２→チョッピング用スイッチング素子４→
電流検出要素５→リアクトル６→制御用スイッチング素
子７→直流電源３→直流電源２のルート、及びリアクト
ル６→制御用スイッチング素子７→ダイオード８→電流
検出要素５→リアクトル６のルートの二つのルートを交
互に流れる。この電流は被制御スイッチング素子１をオ
ンさせるためのオーバードライブ電流となるものである
が、被制御スイッチング素子１がオフしている期間中継
続して流れており、電流も大きいところから電流経路で
の損失も大きい。
【０００６】また、リアクトル６は鉄心入りのものを使
用しており、鉄心入りの利点もあるがリアクトルが高価
となり、また鉄心の温度特性により動作が不安定となる
おそれがある欠点を有している。更に、制御用スイッチ
ング素子７がオフした直後から、被制御スイッチング素
子１の制御端子に流れる電流が減少するため、オーバー
ドライブ電流として被制御スイッチング素子１を充分に
ターンオンするための役目をなさなくなるおそれもある
。
用しており、鉄心入りの利点もあるがリアクトルが高価
となり、また鉄心の温度特性により動作が不安定となる
おそれがある欠点を有している。更に、制御用スイッチ
ング素子７がオフした直後から、被制御スイッチング素
子１の制御端子に流れる電流が減少するため、オーバー
ドライブ電流として被制御スイッチング素子１を充分に
ターンオンするための役目をなさなくなるおそれもある
。
【０００７】
【課題を解決するための手段】本発明は上述したような
欠点を除去するためなされたものであり、被制御スイッ
チング素子１をオンさせる直前にリアクトル６に流れる
電流を、オーバードライブ電流レベルのＬＨ まで急増
させるようにし、また制御用スイッチング素子７をオフ
させ、被制御スイッチング素子１の制御端子にオーバー
ドライブ電流を流すようにするが、この時チョッピング
用スイッチング素子４に引き続き一定期間オンを継続さ
せて、オーバードライブ電流が直ちに減少しないように
し、更にリアクトル６を空心リアクトルとしてリアクト
ルを安価なものとし、且つ空心リアクトルとすにことに
より温度特性に無縁とし、安定した動作をさせるように
したものである。
欠点を除去するためなされたものであり、被制御スイッ
チング素子１をオンさせる直前にリアクトル６に流れる
電流を、オーバードライブ電流レベルのＬＨ まで急増
させるようにし、また制御用スイッチング素子７をオフ
させ、被制御スイッチング素子１の制御端子にオーバー
ドライブ電流を流すようにするが、この時チョッピング
用スイッチング素子４に引き続き一定期間オンを継続さ
せて、オーバードライブ電流が直ちに減少しないように
し、更にリアクトル６を空心リアクトルとしてリアクト
ルを安価なものとし、且つ空心リアクトルとすにことに
より温度特性に無縁とし、安定した動作をさせるように
したものである。
【０００８】
【作用】前述の特願平１−２３４４５６号「スイッチン
グ素子の駆動回路」で図８に示すものと基本的には同じ
であるが、制御用スイッチング素子７及びチョッピング
用スイッチング素子４の制御方法に改良を加え、ヒステ
リシスコンパレータ出力は前記制御用スイッチング素子
のオン時には機能を阻止されるようにしたので、被制御
スイッチング素子のオフ期間中はリアクトルに電流を流
れず、また被制御スイッチング素子をオンする直前に、
一定期間チョッピング用スイッチング素子と制御用スイ
ッチング素子とを同時にオンさせ、リアクトルの電流を
オーバードライブ電流まで急峻に立ち上がるようにし、
リアクトル電流を増大させた後、制御用スイッチング素
子をオフさせて被制御スイッチング素子の制御端子に転
流し、オーバードライブ電流とうた後もチョッピング用
スイッチング素子を一定期間オンのまま継続することに
より、被制御スイッチング素子を確実にオンすることが
でき、従来回路の欠点を解消することができる。
グ素子の駆動回路」で図８に示すものと基本的には同じ
であるが、制御用スイッチング素子７及びチョッピング
用スイッチング素子４の制御方法に改良を加え、ヒステ
リシスコンパレータ出力は前記制御用スイッチング素子
のオン時には機能を阻止されるようにしたので、被制御
スイッチング素子のオフ期間中はリアクトルに電流を流
れず、また被制御スイッチング素子をオンする直前に、
一定期間チョッピング用スイッチング素子と制御用スイ
ッチング素子とを同時にオンさせ、リアクトルの電流を
オーバードライブ電流まで急峻に立ち上がるようにし、
リアクトル電流を増大させた後、制御用スイッチング素
子をオフさせて被制御スイッチング素子の制御端子に転
流し、オーバードライブ電流とうた後もチョッピング用
スイッチング素子を一定期間オンのまま継続することに
より、被制御スイッチング素子を確実にオンすることが
でき、従来回路の欠点を解消することができる。
【０００９】
【実施例】図１は本発明による基本回路構成を示す図で
、１は被制御スイッチング素子、２，３は直流電源、４
はチョッピング用スイッチング素子、５は電流検出要素
、６はリアクトル、７は制御用スイッチング素子、８は
ダイオード、破線で囲んだ９はチョッパ制御回路である
。チョッパ制御回路９において、ヒステリシスコンパレ
ータ９１は、電流検出要素５で検出した電流が図２に示
すようにＩＬ 以下になろうとすると出力が“Ｈ”とな
り、ＩＨ 以上になろうとすると“Ｌ”になる、いわゆ
るヒステリシス動作を行う。９２は制御信号ＳＣが“Ｈ
”から“Ｌ”になる時だけ出力が後れるオフディレイ回
路で、この遅れの時間はリアクトル６の電流を零からオ
ーバードライブ電流として必要なレベルまで増大させる
のに必要であり、図２に示すＴＤ である。９３は単安
定マルチバイブレータであり、制御信号ＳＣの立ち下が
りでトリガされ、時間ＴＭ の幅を持った単発パルスを
発生させる。この時間ＴＭ の間、チョッピング用スイ
ッチング素子４のオンを継続させ、リアクトル６の電流
を増大させまた維持することになる。９４， ９５はＮ
ＯＲ 回路である。
、１は被制御スイッチング素子、２，３は直流電源、４
はチョッピング用スイッチング素子、５は電流検出要素
、６はリアクトル、７は制御用スイッチング素子、８は
ダイオード、破線で囲んだ９はチョッパ制御回路である
。チョッパ制御回路９において、ヒステリシスコンパレ
ータ９１は、電流検出要素５で検出した電流が図２に示
すようにＩＬ 以下になろうとすると出力が“Ｈ”とな
り、ＩＨ 以上になろうとすると“Ｌ”になる、いわゆ
るヒステリシス動作を行う。９２は制御信号ＳＣが“Ｈ
”から“Ｌ”になる時だけ出力が後れるオフディレイ回
路で、この遅れの時間はリアクトル６の電流を零からオ
ーバードライブ電流として必要なレベルまで増大させる
のに必要であり、図２に示すＴＤ である。９３は単安
定マルチバイブレータであり、制御信号ＳＣの立ち下が
りでトリガされ、時間ＴＭ の幅を持った単発パルスを
発生させる。この時間ＴＭ の間、チョッピング用スイ
ッチング素子４のオンを継続させ、リアクトル６の電流
を増大させまた維持することになる。９４， ９５はＮ
ＯＲ 回路である。
【００１０】かくのごとき構成の回路の動作を図２〜図
７を用いて説明すると次のごとくである。ここに、図３
は被制御スイッチング素子１をオンさせるに当たり、リ
アクトル電流を増大させる場合（時刻ｔ０〜ｔ１）の動
作説明を示し、図４は被制御スイッチング素子１にオー
バードライブ電流を流し、引き続きオーバードライブ電
流を流す場合（時刻ｔ１〜ｔ２）の動作説明を示し、図
５はオーバードライブ電流が漸減していく（時刻ｔ２〜
ｔ３）様子を説明する図であって、図６及び図７は、被
制御スイッチング素子１を定常的にオンを維持するため
に、ヒステリシスコンパレータ９１の動作により、チョ
ッピング用スイッチング素子４をオン及びオフさせる（
時刻ｔ３〜ｔ４及び時刻ｔ４〜ｔ５）場合の動作説明図
を示す。
７を用いて説明すると次のごとくである。ここに、図３
は被制御スイッチング素子１をオンさせるに当たり、リ
アクトル電流を増大させる場合（時刻ｔ０〜ｔ１）の動
作説明を示し、図４は被制御スイッチング素子１にオー
バードライブ電流を流し、引き続きオーバードライブ電
流を流す場合（時刻ｔ１〜ｔ２）の動作説明を示し、図
５はオーバードライブ電流が漸減していく（時刻ｔ２〜
ｔ３）様子を説明する図であって、図６及び図７は、被
制御スイッチング素子１を定常的にオンを維持するため
に、ヒステリシスコンパレータ９１の動作により、チョ
ッピング用スイッチング素子４をオン及びオフさせる（
時刻ｔ３〜ｔ４及び時刻ｔ４〜ｔ５）場合の動作説明図
を示す。
【００１１】さて、被制御スイッチング素子１をオンさ
せるために、図２に示す時刻ｔ０で制御信号ＳＣを“Ｈ
”から“Ｌ”にし、オフディレイ回路９２の作用により
制御用スイッチング素子７は時刻ｔ１までの間（ＴＤ
）オンを継続する。一方、単安定マルチバイブレータ９
３の出力も時刻ｔ２までの間（ＴＭ ）“Ｈ”となり、
ＮＯＲ回路９５の入力は両方共“Ｌ”となり、出力は“
Ｈ”、従ってチョッピング用スイッチング素子４はオン
し、図３のような経路で電流が流れるが、リアクトル６
には直流電源２，３の合計電圧が印加されるので、その
電流は急速に増大していく。時間ＴＤ はこの電流がオ
ーバードライブ電流として所定の値となるように決める
。
せるために、図２に示す時刻ｔ０で制御信号ＳＣを“Ｈ
”から“Ｌ”にし、オフディレイ回路９２の作用により
制御用スイッチング素子７は時刻ｔ１までの間（ＴＤ
）オンを継続する。一方、単安定マルチバイブレータ９
３の出力も時刻ｔ２までの間（ＴＭ ）“Ｈ”となり、
ＮＯＲ回路９５の入力は両方共“Ｌ”となり、出力は“
Ｈ”、従ってチョッピング用スイッチング素子４はオン
し、図３のような経路で電流が流れるが、リアクトル６
には直流電源２，３の合計電圧が印加されるので、その
電流は急速に増大していく。時間ＴＤ はこの電流がオ
ーバードライブ電流として所定の値となるように決める
。
【００１２】次に、図２の時刻ｔ１で制御用スイッチン
グ素子７がオフするために、リアクトル６に流れていた
電流が被制御スイッチング素子１の制御端子に転流する
（図４に示す）。この電流は制御用スイッチング素子７
のスイッチ速度で決まるが、非常に高速で行われるため
急峻な立ち上がりを持った電流となる。単安定マルチバ
イブレータ９３の作用により、引き続きチョッピング用
スイッチング素子４はオンを継続しているため、図４に
示す回路に電流が流れる。この電流が増大するか減少す
るかは、直流電源２の電圧と回路の電圧降下で決定され
るが、急激に増大したり減少したりしないようにする定
数を選ぶ。この期間の時間は約１０μ秒にするとオーバ
ードライブ電流として充分である。
グ素子７がオフするために、リアクトル６に流れていた
電流が被制御スイッチング素子１の制御端子に転流する
（図４に示す）。この電流は制御用スイッチング素子７
のスイッチ速度で決まるが、非常に高速で行われるため
急峻な立ち上がりを持った電流となる。単安定マルチバ
イブレータ９３の作用により、引き続きチョッピング用
スイッチング素子４はオンを継続しているため、図４に
示す回路に電流が流れる。この電流が増大するか減少す
るかは、直流電源２の電圧と回路の電圧降下で決定され
るが、急激に増大したり減少したりしないようにする定
数を選ぶ。この期間の時間は約１０μ秒にするとオーバ
ードライブ電流として充分である。
【００１３】単安定マルチバイブレータ９３の動作が終
わり、また電流検出要素５に流れている電流のレベルは
非常に大きく、ヒステリシスコンパレータ９１の出力は
“Ｌ”になっているため、時刻ｔ２でのＮＯＲ 回路９
４の出力は“Ｈ”、従ってＮＯＲ 回路９５の出力は“
Ｌ”となって、チョッピング用スイッチング素子４をオ
フさせる。
わり、また電流検出要素５に流れている電流のレベルは
非常に大きく、ヒステリシスコンパレータ９１の出力は
“Ｌ”になっているため、時刻ｔ２でのＮＯＲ 回路９
４の出力は“Ｈ”、従ってＮＯＲ 回路９５の出力は“
Ｌ”となって、チョッピング用スイッチング素子４をオ
フさせる。
【００１４】これにより、リアクトル６の電流は図５に
示すループに流れるようになり、被制御スイッチング素
子１の制御端子に電流を流し続けながら、図２に示すよ
うに減少していく。時刻ｔ３でこの電流がヒステリシス
コンパレータ９１の下限値ＩＬ に達すると、ヒステリ
シスコンパレータ９１の出力が“Ｈ”となるため、ＮＯ
Ｒ 回路９４の出力は“Ｌ”、従ってＮＯＲ 回路９５
の出力が“Ｈ”となり、チョッピング用スイッチング素
子４がオンし、図６に示す回路に電流が流れ、被制御ス
イッチング素子１に電流を流し続けながら若干増大して
いく。
示すループに流れるようになり、被制御スイッチング素
子１の制御端子に電流を流し続けながら、図２に示すよ
うに減少していく。時刻ｔ３でこの電流がヒステリシス
コンパレータ９１の下限値ＩＬ に達すると、ヒステリ
シスコンパレータ９１の出力が“Ｈ”となるため、ＮＯ
Ｒ 回路９４の出力は“Ｌ”、従ってＮＯＲ 回路９５
の出力が“Ｈ”となり、チョッピング用スイッチング素
子４がオンし、図６に示す回路に電流が流れ、被制御ス
イッチング素子１に電流を流し続けながら若干増大して
いく。
【００１５】時刻ｔ４でヒステリシスコンパレータ９１
の上限値ＩＨ に達し、ヒステリシスコンパレータ９１
の出力は“Ｌ”となり、ＮＯＲ 回路９４の出力は“Ｈ
”、ＮＯＲ 回路９５の出力は“Ｌ”となり、チョッピ
ング用スイッチング素子４は再びオフし、図７のような
経路に流れるようになる。
の上限値ＩＨ に達し、ヒステリシスコンパレータ９１
の出力は“Ｌ”となり、ＮＯＲ 回路９４の出力は“Ｈ
”、ＮＯＲ 回路９５の出力は“Ｌ”となり、チョッピ
ング用スイッチング素子４は再びオフし、図７のような
経路に流れるようになる。
【００１６】このためリアクトル６の電流は減少し、時
刻ｔ５で再びヒステリシスコンパレータ９１の下限値Ｉ
Ｌ に達し、ヒステリシスコンパレータ９１の出力が“
Ｈ”となり、チョッピング用スイッチング素子４がオン
し、時刻ｔ３〜ｔ４の動作となり、制御信号ＳＣが“Ｈ
”となるまで時刻ｔ３〜ｔ４、時刻ｔ４〜ｔ５の動作を
繰り返し、被制御スイッチング素子１の制御端子に連続
した直流電流［平均値≒（ＩＨ ＋ＩＬ ）／２］を流
し、被制御スイッチング素子１のオン状態の維持を確実
なものとする。
刻ｔ５で再びヒステリシスコンパレータ９１の下限値Ｉ
Ｌ に達し、ヒステリシスコンパレータ９１の出力が“
Ｈ”となり、チョッピング用スイッチング素子４がオン
し、時刻ｔ３〜ｔ４の動作となり、制御信号ＳＣが“Ｈ
”となるまで時刻ｔ３〜ｔ４、時刻ｔ４〜ｔ５の動作を
繰り返し、被制御スイッチング素子１の制御端子に連続
した直流電流［平均値≒（ＩＨ ＋ＩＬ ）／２］を流
し、被制御スイッチング素子１のオン状態の維持を確実
なものとする。
【００１７】図２の時刻ｔ６で制御信号ＳＣが“Ｈ”と
なり、ＮＯＲ 回路９５の出力は“Ｌ”となって、直ち
にチョッピング用スイッチング素子４をオフにすると同
時に、オフディレイ回路９２の出力も直ちに“Ｈ”とな
り、制御用スイッチング素子７をオンさせる。これによ
り、直流電源３→被制御スイッチング素子１（ＧＴＯ
の場合はカソード→ゲート）→制御用スイッチング素子
７→直流電源３の経路で被制御スイッチング素子１の蓄
積電荷を放出させ、これをオフさせる。
なり、ＮＯＲ 回路９５の出力は“Ｌ”となって、直ち
にチョッピング用スイッチング素子４をオフにすると同
時に、オフディレイ回路９２の出力も直ちに“Ｈ”とな
り、制御用スイッチング素子７をオンさせる。これによ
り、直流電源３→被制御スイッチング素子１（ＧＴＯ
の場合はカソード→ゲート）→制御用スイッチング素子
７→直流電源３の経路で被制御スイッチング素子１の蓄
積電荷を放出させ、これをオフさせる。
【００１８】ここでリアクトル６について言及すると、
先に特願平１−２３４４５６号「スイッチング素子の駆
動回路」で提案したものは鉄心入りであったが、前述し
たように鉄心入りのものは価格も高くまた鉄心の温度変
化による磁束密度の変動により動作が不安定となるおそ
れがあるため、本発明ではリアクトル６を空心とし、イ
ンダクタンスは鉄心入りのリアクトルが磁気飽和した時
のインダクタンスにほぼ等しい値とすると、鉄心入りリ
アクトルの場合には非飽和時のインダクタンスがかなり
大きいために、時刻ｔ３〜ｔ６における動作が異なるも
のとなり、ｔ３〜ｔ４、ｔ４〜ｔ５の時間は短くなり、
ｔ３〜ｔ６の間の動作周波数は高くなる。
先に特願平１−２３４４５６号「スイッチング素子の駆
動回路」で提案したものは鉄心入りであったが、前述し
たように鉄心入りのものは価格も高くまた鉄心の温度変
化による磁束密度の変動により動作が不安定となるおそ
れがあるため、本発明ではリアクトル６を空心とし、イ
ンダクタンスは鉄心入りのリアクトルが磁気飽和した時
のインダクタンスにほぼ等しい値とすると、鉄心入りリ
アクトルの場合には非飽和時のインダクタンスがかなり
大きいために、時刻ｔ３〜ｔ６における動作が異なるも
のとなり、ｔ３〜ｔ４、ｔ４〜ｔ５の時間は短くなり、
ｔ３〜ｔ６の間の動作周波数は高くなる。
【００１９】この周波数が高くなることによる欠点は、
チョッピング用スイッチング素子４のスイッチング損失
が増加することであるが、チョッピング用スイッチング
素子４にＦＥＴ を使用することにより、このスイッチ
ング損失はほとんど問題にならないようにすることが可
能であり、前述の利点の方がはるかに大きいため、本発
明では空心リアクトルを用いるようにした。
チョッピング用スイッチング素子４のスイッチング損失
が増加することであるが、チョッピング用スイッチング
素子４にＦＥＴ を使用することにより、このスイッチ
ング損失はほとんど問題にならないようにすることが可
能であり、前述の利点の方がはるかに大きいため、本発
明では空心リアクトルを用いるようにした。
【００２０】なおまた、チョッパ制御回路９は、図１に
示したものに限定されるものではなく、チョッピング用
スイッチング素子４、制御用スイッチング素子７が、図
２に示した動作を行うものであればどのような構成のも
のであってもよく、更に電流検出要素５は、抵抗やホー
ル素子を用いたもの等、なんら本実施例にとらわれるも
のではなく、更にまたその挿入個所も電流検出要素とリ
アクトルとの順序を逆にしても差し支えないことは言う
までもない。また、リアクトルを鉄心入りのものにして
も本発明の有効性を損なうものではない。
示したものに限定されるものではなく、チョッピング用
スイッチング素子４、制御用スイッチング素子７が、図
２に示した動作を行うものであればどのような構成のも
のであってもよく、更に電流検出要素５は、抵抗やホー
ル素子を用いたもの等、なんら本実施例にとらわれるも
のではなく、更にまたその挿入個所も電流検出要素とリ
アクトルとの順序を逆にしても差し支えないことは言う
までもない。また、リアクトルを鉄心入りのものにして
も本発明の有効性を損なうものではない。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
格別な回路構成により、非制御スイッチング素子の駆動
電流を、直流電源の電圧変動及び各部品の特性のバラツ
キによっても大きく変動させることなく、立ち上がりの
急峻で且つ大きい電流を一定期間維持したオーバードラ
イブ電流を有した一定電流とし得るものであり、安定し
たスイッチング駆動を回路損失を著しく低減して実現で
き、実用上利点が顕著な装置を提供できる。
格別な回路構成により、非制御スイッチング素子の駆動
電流を、直流電源の電圧変動及び各部品の特性のバラツ
キによっても大きく変動させることなく、立ち上がりの
急峻で且つ大きい電流を一定期間維持したオーバードラ
イブ電流を有した一定電流とし得るものであり、安定し
たスイッチング駆動を回路損失を著しく低減して実現で
き、実用上利点が顕著な装置を提供できる。
【図１】図１は本発明による基本回路構成を示す回路図
である。
である。
【図２】図２は被制御スイッチング素子をオン・オフさ
せる動作を説明するタイムチャートである。
せる動作を説明するタイムチャートである。
【図３】図３は図２の時刻ｔ０〜ｔ１における図１の回
路内の電流経路を示す図である。
路内の電流経路を示す図である。
【図４】図４は図２の時刻ｔ１〜ｔ２における図１の回
路内の電流経路を示す図である。
路内の電流経路を示す図である。
【図５】図５は図２の時刻ｔ２〜ｔ３における図１の回
路内の電流経路を示す図である。
路内の電流経路を示す図である。
【図６】図６は図２の時刻ｔ３〜ｔ４における図１の回
路内の電流経路を示す図である。
路内の電流経路を示す図である。
【図７】図７は図２の時刻ｔ４〜ｔ５における図１の回
路内の電流経路を示す図である。
路内の電流経路を示す図である。
【図８】図８は既提案のスイッチング素子の駆動回路を
示す回路図である。
示す回路図である。
【図９】図９は図８の回路の動作を説明するタイムチャ
ートである。
ートである。
１ 被制御スイッチング素子
２，３ 直流電源
４ チョッピング用スイッチング素子５ 電流検出
要素 ６ リアクトル ７ 制御用スイッチング素子 ８ ダイオード ９ チョッパ制御回路 ９１ ヒステリシスコンパレータ ９２ オフディレイ回路 ９３ 単安定マルチバイブレータ ９４， ９５ ＮＯＲ 回路 ＳＣ 制御信号
要素 ６ リアクトル ７ 制御用スイッチング素子 ８ ダイオード ９ チョッパ制御回路 ９１ ヒステリシスコンパレータ ９２ オフディレイ回路 ９３ 単安定マルチバイブレータ ９４， ９５ ＮＯＲ 回路 ＳＣ 制御信号
Claims (3)
- 【請求項１】 直列に接続された２個の直流電源の内
の正側電源の正極と負極との間に、チョッピング用スイ
ッチング素子と電流検出要素とリアクトルと被制御スイ
ッチング素子の制御端子〜負極端子との直列回路を接続
するとともに、このチョッピング用スイッチング素子と
電流検出要素との接続点にカソードを、負側電源の負極
にアノードを接続したダイオードを設け、前記被制御ス
イッチング素子の制御端子と負側電源の負極との間に制
御用スイッチング素子を接続し、且つ前記チョッピング
用スイッチング素子は前記電流検出要素出力値により動
作するヒステリシスコンパレータにより駆動されるよう
にし、該ヒステリシスコンパレータ出力は前記制御用ス
イッチング素子のオン時には機能を阻止され、また被制
御スイッチング素子のオンするにあたり、一定期間チョ
ッピング用スイッチング素子と制御用スイッチング素子
とを同時にオンさせ、リアクトル電流を増大させた後、
制御用スイッチング素子をオフさせることを特徴とする
スイッチング素子の駆動回路。 - 【請求項２】 前記リアクトルは空心リアクトルとし
たことを特徴とする請求項１記載のスイッチング素子の
駆動回路。 - 【請求項３】 前記制御用スイッチング素子をオフし
、増大したリアクトル電流を被制御スイッチング素子の
制御端子に転流させた後、一定期間前記チョッピング用
スイッチング素子のオンを継続させることを特徴とする
請求項１記載のスイッチング素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14069491A JPH0728527B2 (ja) | 1991-05-17 | 1991-05-17 | スイッチング素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14069491A JPH0728527B2 (ja) | 1991-05-17 | 1991-05-17 | スイッチング素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344165A true JPH04344165A (ja) | 1992-11-30 |
| JPH0728527B2 JPH0728527B2 (ja) | 1995-03-29 |
Family
ID=15274577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14069491A Expired - Fee Related JPH0728527B2 (ja) | 1991-05-17 | 1991-05-17 | スイッチング素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728527B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013501A1 (en) * | 1999-08-13 | 2001-02-22 | York International Corporation | Highly efficient driver circuit for a solid state switch |
-
1991
- 1991-05-17 JP JP14069491A patent/JPH0728527B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013501A1 (en) * | 1999-08-13 | 2001-02-22 | York International Corporation | Highly efficient driver circuit for a solid state switch |
| US6404265B1 (en) | 1999-08-13 | 2002-06-11 | York International Corporation | Highly efficient driver circuit for a solid state switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728527B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669790B2 (en) | Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter | |
| EP0148855A1 (en) | PARALLEL "MOSFET" POWER CIRCUIT CIRCUIT. | |
| JPS5895979A (ja) | 誘導性負荷クランプ・ダイオ−ド用リアクテイブ・スナツバ回路 | |
| EP0226870B1 (en) | Power supply/sink for use with switched inductive loads | |
| JPH0397315A (ja) | スイッチング素子の駆動回路 | |
| JPS60180032A (ja) | ソレノイド駆動回路 | |
| JPH04344165A (ja) | スイッチング素子の駆動回路 | |
| US5111381A (en) | H-bridge flyback recirculator | |
| US4393316A (en) | Transistor drive circuit | |
| JPH06162891A (ja) | リレー駆動回路 | |
| JP2009017723A (ja) | 電流増幅半導体素子の駆動回路 | |
| JP4078578B2 (ja) | 電磁流量計 | |
| US4588906A (en) | Regulator circuit | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| JPH0311574B2 (ja) | ||
| US3229121A (en) | Blocking oscillator employing two switch means for setting and automatically resetting magnetic core transformer | |
| JP2974562B2 (ja) | 電磁石駆動装置 | |
| US4066956A (en) | Semiconductor switch device having means for supplying control current to a control electrode | |
| JP2661714B2 (ja) | ステッピングモータ駆動回路 | |
| EP0527641A2 (en) | H-bridge flyback recirculator | |
| JPH0356064A (ja) | 電力用半導体素子の駆動回路 | |
| JP2610069B2 (ja) | 負荷駆動回路のゲート制御回路 | |
| JPS61100020A (ja) | Ｆｅｔの駆動回路 | |
| SU1051679A1 (ru) | Устройство дл управлени электродвигателем посто нного тока | |
| SU1198684A1 (ru) | Устройство для управления транзисторным ключом (его варианты у, |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |