JPH0728570A - マイクロプロセッサの省電力制御装置 - Google Patents
マイクロプロセッサの省電力制御装置Info
- Publication number
- JPH0728570A JPH0728570A JP5153272A JP15327293A JPH0728570A JP H0728570 A JPH0728570 A JP H0728570A JP 5153272 A JP5153272 A JP 5153272A JP 15327293 A JP15327293 A JP 15327293A JP H0728570 A JPH0728570 A JP H0728570A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- current
- clock
- operating
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】高性能を維持しながら効率良く省電力をはかる
ことで、パソコン等の情報処理装置開発の小型軽量化を
図ることにある。 【構成】マイクロプロセッサの消費電流を検出する電流
検出デバイス１０２と電流値の周期性や登録済みの電流
パターンとの比較を行なう電流パターン認識部１０４よ
り構成され、プロセッサの動作クロックを制御するか、
または動作電圧を制御する。 【効果】高性能を維持しながら効率良く省電力をはかる
ことで、パソコン等の情報処理装置の小型軽量化をおこ
なうことができる。
ことで、パソコン等の情報処理装置開発の小型軽量化を
図ることにある。 【構成】マイクロプロセッサの消費電流を検出する電流
検出デバイス１０２と電流値の周期性や登録済みの電流
パターンとの比較を行なう電流パターン認識部１０４よ
り構成され、プロセッサの動作クロックを制御するか、
または動作電圧を制御する。 【効果】高性能を維持しながら効率良く省電力をはかる
ことで、パソコン等の情報処理装置の小型軽量化をおこ
なうことができる。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサを内
蔵する情報処理装置の消費電力低減技術に関する。
蔵する情報処理装置の消費電力低減技術に関する。
【０００２】
【従来の技術】まず従来技術について説明する。
【０００３】近年パーソナルコンピュータ等の情報処理
装置では、グラッフィックベースのユーザインターフェ
イスの普及により、ますますプロセッサに高性能化が要
求されている。
装置では、グラッフィックベースのユーザインターフェ
イスの普及により、ますますプロセッサに高性能化が要
求されている。
【０００４】このためプロセッサ動作クロックの高速化
や、ＤＲＡＭで構成される主記憶メモリよりも高速アク
セスできるＳＲＡＭ構成のキャッシュメモリの搭載によ
り、高性能処理を実現している。
や、ＤＲＡＭで構成される主記憶メモリよりも高速アク
セスできるＳＲＡＭ構成のキャッシュメモリの搭載によ
り、高性能処理を実現している。
【０００５】その一方、ノート型パソコンをはじめとす
るバッテリ内蔵の携帯型情報処理装置では、フィールド
で使用するためにバッテリの動作時間の延長や、持ち運
びのために軽量化が望まれている。
るバッテリ内蔵の携帯型情報処理装置では、フィールド
で使用するためにバッテリの動作時間の延長や、持ち運
びのために軽量化が望まれている。
【０００６】また、資源確保や環境保全のため省エネル
ギー化要求が強く、情報処理装置もその対象となってき
た。
ギー化要求が強く、情報処理装置もその対象となってき
た。
【０００７】かかる状況で、高性能を維持しながら省電
力をはかることがパソコン等の情報処理装置開発上の重
要な課題となってきた。
力をはかることがパソコン等の情報処理装置開発上の重
要な課題となってきた。
【０００８】この解決方法のひとつとして、ユーザがキ
ーボード入力等の入出力処理をおこなっていない時に
は、情報処理装置はアイドル状態にあるとし、キー入力
処理ドライバソフトでＬＣＤパネルのバックライトを消
灯することにより、消費電力を低減する方法が考えられ
ている。
ーボード入力等の入出力処理をおこなっていない時に
は、情報処理装置はアイドル状態にあるとし、キー入力
処理ドライバソフトでＬＣＤパネルのバックライトを消
灯することにより、消費電力を低減する方法が考えられ
ている。
【０００９】また、上記バックライト以外に周辺入出力
デバイス、たとえばシリアル通信であるＲＳ−２３２Ｃ
のラインドライバのパワーを切る処理を行うことも考え
られる。
デバイス、たとえばシリアル通信であるＲＳ−２３２Ｃ
のラインドライバのパワーを切る処理を行うことも考え
られる。
【００１０】このような省電力制御方式が、特開平４−
７８９０９号公報に記載されている。
７８９０９号公報に記載されている。
【００１１】これ以外にも、入出力処理にともなうＩ／
Ｏコントローラのレジスタアクセスを監視し、アダプタ
アクセスが既定時間以上行われなかったときに割り込み
を発生し、Ｉ／Ｏアダプタのパワーを切ることが行われ
ている。
Ｏコントローラのレジスタアクセスを監視し、アダプタ
アクセスが既定時間以上行われなかったときに割り込み
を発生し、Ｉ／Ｏアダプタのパワーを切ることが行われ
ている。
【００１２】しかし上記従来技術では、キーボード等の
入出力処理を含まない処理では、装置消費電力を低減す
ることができない問題があった。また、外部からＩ／Ｏ
コントローラのアクセスを監視する場合は、装置がアイ
ドル状態にあるのかまたは、大量データ計算処理などの
Ｉ／Ｏアクセスを含まない処理なのかを区別できず、適
切に装置の省電力制御を行うことができなかった。
入出力処理を含まない処理では、装置消費電力を低減す
ることができない問題があった。また、外部からＩ／Ｏ
コントローラのアクセスを監視する場合は、装置がアイ
ドル状態にあるのかまたは、大量データ計算処理などの
Ｉ／Ｏアクセスを含まない処理なのかを区別できず、適
切に装置の省電力制御を行うことができなかった。
【００１３】さらに、プロセッサの高速クロック化と入
出力制御コントローラの低電力化により、相対的にプロ
セッサ部の電力消費比が増し、前記省電力制御をおこな
っても大きな効果が見られなくなってきた。
出力制御コントローラの低電力化により、相対的にプロ
セッサ部の電力消費比が増し、前記省電力制御をおこな
っても大きな効果が見られなくなってきた。
【００１４】
【発明が解決しようとする課題】以上述べたように、本
発明は、高性能を維持しながら効率良く省電力をはかる
ことで、パソコン等の情報処理装置開発の小型軽量化を
図ることにある。
発明は、高性能を維持しながら効率良く省電力をはかる
ことで、パソコン等の情報処理装置開発の小型軽量化を
図ることにある。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、以下の手段が考えられる。
に、以下の手段が考えられる。
【００１６】おおくの小型情報処理装置は、ＣＭＯＳデ
バイスで構成されるマイクロプロセッサと、実行コード
やデータを格納する複数メモリデバイスと、少なくとも
ひとつの入出力制御コントローラと、前記マイクロプロ
セッサ，メモリデバイス，Ｉ／Ｏコントローラに電源を
供給する定電圧回路と、マイクロプロセッサの動作クロ
ックを生成するクロック回路から構成される。
バイスで構成されるマイクロプロセッサと、実行コード
やデータを格納する複数メモリデバイスと、少なくとも
ひとつの入出力制御コントローラと、前記マイクロプロ
セッサ，メモリデバイス，Ｉ／Ｏコントローラに電源を
供給する定電圧回路と、マイクロプロセッサの動作クロ
ックを生成するクロック回路から構成される。
【００１７】前記情報処理装置において、本発明は、マ
イクロプロセッサの電流検出手段と電流パターン認識手
段を有し、さらに動作クロック低下手段か、または電圧
値変更手段を持つ。
イクロプロセッサの電流検出手段と電流パターン認識手
段を有し、さらに動作クロック低下手段か、または電圧
値変更手段を持つ。
【００１８】本発明では、次に示す手段により処理のア
イドル状態を検出し、動作クロックまたは動作電圧を低
下することにより省電力化を行う。
イドル状態を検出し、動作クロックまたは動作電圧を低
下することにより省電力化を行う。
【００１９】
【作用】多くの小型情報処理装置ではＣＭＯＳ構成のマ
イクロプロセッサが使用され、ＣＭＯＳ構成のデバイス
では、動作クロックに比例しその消費電力が変化し、ま
た、動作電圧の二乗に比例し変化する。
イクロプロセッサが使用され、ＣＭＯＳ構成のデバイス
では、動作クロックに比例しその消費電力が変化し、ま
た、動作電圧の二乗に比例し変化する。
【００２０】マイクロプロセッサの電流消費は、プロセ
ッサ内部ロジックを構成するセルトランジスタのオン／
オフ数に比例し、さらに動作セルトランジスタは、命令
シーケンスに依存している。
ッサ内部ロジックを構成するセルトランジスタのオン／
オフ数に比例し、さらに動作セルトランジスタは、命令
シーケンスに依存している。
【００２１】マイクロプロセッサのアイドル期間では、
Ｉ／Ｏコントローラのポーリングやループ命令処理等、
一定のアドレス範囲を繰り返し実行している。
Ｉ／Ｏコントローラのポーリングやループ命令処理等、
一定のアドレス範囲を繰り返し実行している。
【００２２】このため、プロセッサ内部では一定の動作
シーケンスが実行され、オン／オフする内部ロジックの
セルトランジスタも一定パターンになるため、消費電流
も周期性がでてくる。
シーケンスが実行され、オン／オフする内部ロジックの
セルトランジスタも一定パターンになるため、消費電流
も周期性がでてくる。
【００２３】動作中のマイクロプロセッサ電流を、前記
電流検出手段によりプロセッサクロックに同期して検出
し、前記電流パターン認識手段により電流パターンの周
期性が確認されたとき、プロセッサはアイドル状態と認
識する。
電流検出手段によりプロセッサクロックに同期して検出
し、前記電流パターン認識手段により電流パターンの周
期性が確認されたとき、プロセッサはアイドル状態と認
識する。
【００２４】電流パターン認識手段によるアイドル状態
認識により、動作クロック低下手段か、または電圧値変
更手段により、マイクロプロセッサの動作クロックまた
は動作電圧を低下させることにより省電力化を行う。
認識により、動作クロック低下手段か、または電圧値変
更手段により、マイクロプロセッサの動作クロックまた
は動作電圧を低下させることにより省電力化を行う。
【００２５】キーボード入力待ち等、外部入出力装置の
データをポーリングチェックしている処理の実行中の電
流変化パターンをあらかじめ登録しておくことにより、
プロセッサの無効命令の処理を検出し、効率よく消費電
力制御ができる。
データをポーリングチェックしている処理の実行中の電
流変化パターンをあらかじめ登録しておくことにより、
プロセッサの無効命令の処理を検出し、効率よく消費電
力制御ができる。
【００２６】また、Ｉ／Ｏ入出力装置のポーリング処理
が存在しないマルチタスクＯＳでも、アイドルプロセス
実行中の電流変化パターンを登録することにより、効率
よく消費電力制御ができる。
が存在しないマルチタスクＯＳでも、アイドルプロセス
実行中の電流変化パターンを登録することにより、効率
よく消費電力制御ができる。
【００２７】
【実施例】以下、本発明の実施例を図を用いて説明す
る。
る。
【００２８】図１は、本発明の詳細な構成を示したもの
である。
である。
【００２９】パソコン等の情報処理装置では、処理プロ
グラムやデータを格納するメモリデバイス１０６と入出
力制御を行なうＩ／Ｏデバイス１０７とデータ処理を行
なうマイクロプロセッサ１０１から構成される。
グラムやデータを格納するメモリデバイス１０６と入出
力制御を行なうＩ／Ｏデバイス１０７とデータ処理を行
なうマイクロプロセッサ１０１から構成される。
【００３０】本発明の実施例では、上記構成に電流検出
デバイス１０２とＡＤ変換デバイス１０３と電流パター
ン認識部１０４がくわわる。
デバイス１０２とＡＤ変換デバイス１０３と電流パター
ン認識部１０４がくわわる。
【００３１】プログラムコードやデータは、メモリデバ
イス１０６からリードされ、マイクロプロセッサ１０１
により実行処理される。
イス１０６からリードされ、マイクロプロセッサ１０１
により実行処理される。
【００３２】このときマイクロプロセッサ１０１内部で
は、論理動作を行なう複数のセルが、外部のクロックジ
ェネレータ１０５より供給されるクロックに同期し、プ
ログラムコードに従いオン・オフしている。
は、論理動作を行なう複数のセルが、外部のクロックジ
ェネレータ１０５より供給されるクロックに同期し、プ
ログラムコードに従いオン・オフしている。
【００３３】次にマイクロプロセッサ１０１の電流消費
の概略を図２をもちいて説明する。
の概略を図２をもちいて説明する。
【００３４】図２はマイクロプロセッサ１０１を構成す
る複数の論理セルの動作状態を表したもので、動作クロ
ックに同期して個々の論理セルが、処理プログラムに応
じて異なる周波数でオン／オフをおこなっている。
る複数の論理セルの動作状態を表したもので、動作クロ
ックに同期して個々の論理セルが、処理プログラムに応
じて異なる周波数でオン／オフをおこなっている。
【００３５】先にのべたように、ＣＭＯＳ構成のデバイ
スではその動作周波数に比例して、消費電力が増加する
が、これはデバイスを構成する論理セルの消費電力が周
波数に依存することに起因する。
スではその動作周波数に比例して、消費電力が増加する
が、これはデバイスを構成する論理セルの消費電力が周
波数に依存することに起因する。
【００３６】図２に示すように、個々の論理セルの消費
電力の和がデバイス全体の省電力となる。
電力の和がデバイス全体の省電力となる。
【００３７】ここで、論理セルのオン／オフはプログラ
ムコードに依存するため、オン／オフ周期は時間的に変
化し、さらにデバイスの消費電力も時間変化する。
ムコードに依存するため、オン／オフ周期は時間的に変
化し、さらにデバイスの消費電力も時間変化する。
【００３８】Ｉ／Ｏデバイスのポーリング処理やアイド
ル処理では、プログラムの実行シーケンスは周期性があ
り、その結果デバイスの消費電力にも周期性がでてく
る。
ル処理では、プログラムの実行シーケンスは周期性があ
り、その結果デバイスの消費電力にも周期性がでてく
る。
【００３９】マイクロプロセッサ１０１の消費電力を電
流検出デバイス１０２により検出する。
流検出デバイス１０２により検出する。
【００４０】電流検出デバイス１０２は例えば、その電
圧ドロップが無視できる程度の抵抗や巻き線コイルによ
る誘導起電力検出による。
圧ドロップが無視できる程度の抵抗や巻き線コイルによ
る誘導起電力検出による。
【００４１】電流検出デバイス１０２により検出された
マイクロプロセッサ１０１の消費電力値は、電流パター
ン認識部１０４に入力され、電流パターンの周期性が確
認されたとき、プロセッサはアイドル状態と認識する。
マイクロプロセッサ１０１の消費電力値は、電流パター
ン認識部１０４に入力され、電流パターンの周期性が確
認されたとき、プロセッサはアイドル状態と認識する。
【００４２】キーボード入力待ち等、外部入出力装置の
データをポーリングチェックしている処理の実行中の電
流変化パターンをあらかじめ登録しておくことにより、
プロセッサの無効命令の処理を検出する。
データをポーリングチェックしている処理の実行中の電
流変化パターンをあらかじめ登録しておくことにより、
プロセッサの無効命令の処理を検出する。
【００４３】電流パターン認識部１０４のアイドル検出
により、クロックジェネレータ１０５を制御し、マイク
ロプロセッサ１０１に入力する動作クロックを１／２や
１／４にして、マイクロプロセッサ１０１の消費電力を
低減する。
により、クロックジェネレータ１０５を制御し、マイク
ロプロセッサ１０１に入力する動作クロックを１／２や
１／４にして、マイクロプロセッサ１０１の消費電力を
低減する。
【００４４】また、マイクロプロセッサ１０１の電圧制
御回路を制御し、入力電圧を低下してもよい。
御回路を制御し、入力電圧を低下してもよい。
【００４５】本実施例によれば、キャッシュメモリ内蔵
のプロセッサでは外部のメモリアクセスが発生しないた
め、外部からプロセッサの動作状態を認識する手段がな
い場合でも、アイドル状態を検出することができる。
のプロセッサでは外部のメモリアクセスが発生しないた
め、外部からプロセッサの動作状態を認識する手段がな
い場合でも、アイドル状態を検出することができる。
【００４６】また、マルチプロセッサシステムでも、個
々のプロセッサを独立に省電力制御できるため、システ
ム装置の電力低減に効果がある。
々のプロセッサを独立に省電力制御できるため、システ
ム装置の電力低減に効果がある。
【００４７】
【発明の効果】本発明によれば、高性能を維持しながら
効率良く省電力をはかることで、パソコン等の情報処理
装置の小型軽量化をおこなうことができる。
効率良く省電力をはかることで、パソコン等の情報処理
装置の小型軽量化をおこなうことができる。
【図１】本発明実施例の構成図である。
【図２】マイクロプロセッサを構成する複数の論理セル
の動作状態を示す図である。
の動作状態を示す図である。
１０１…マイクロプロセッサ、１０２…電流検出デバイ
ス、１０３…ＡＤ変換デバイス、１０４…電流パターン
認識部、１０５…クロックジェネレータ、１０６…メモ
リデバイス、１０７…Ｉ／Ｏデバイス、１０８…キャッ
シュメモリ。
ス、１０３…ＡＤ変換デバイス、１０４…電流パターン
認識部、１０５…クロックジェネレータ、１０６…メモ
リデバイス、１０７…Ｉ／Ｏデバイス、１０８…キャッ
シュメモリ。
Claims (3)
- 【請求項１】ＣＭＯＳデバイスで構成されるマイクロプ
ロセッサと、実行コードやデータを格納する複数メモリ
デバイスと、少なくともひとつの入出力制御コントロー
ラと、前記マイクロプロセッサ，メモリデバイス，Ｉ／
Ｏコントローラに電源を供給する定電圧回路と、マイク
ロプロセッサの動作クロックを生成するクロック回路か
ら構成される小型情報処理装置において、マイクロプロ
セッサの消費電流を検出する手段と電流パターンを検出
する手段を有し、マイクロプロセッサの動作クロックま
たは動作電圧を制御することを特徴とするマイクロプロ
セッサの省電力制御装置。 - 【請求項２】請求項１において、電流変化の周期性を検
出し、マイクロプロセッサの動作クロックまたは動作電
圧を制御することを特徴とするマイクロプロセッサの省
電力制御方法。 - 【請求項３】請求項１において、あらかじめ登録したマ
イクロプロセッサの消費電流パターンとのマッチングを
検出し、マイクロプロセッサの動作クロックまたは動作
電圧を制御することを特徴とするマイクロプロセッサの
省電力制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153272A JPH0728570A (ja) | 1993-06-24 | 1993-06-24 | マイクロプロセッサの省電力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153272A JPH0728570A (ja) | 1993-06-24 | 1993-06-24 | マイクロプロセッサの省電力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728570A true JPH0728570A (ja) | 1995-01-31 |
Family
ID=15558840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5153272A Pending JPH0728570A (ja) | 1993-06-24 | 1993-06-24 | マイクロプロセッサの省電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728570A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785826B1 (en) | 1996-07-17 | 2004-08-31 | International Business Machines Corporation | Self power audit and control circuitry for microprocessor functional units |
| JP2006134325A (ja) * | 2004-11-08 | 2006-05-25 | Thomson Licensing | 給電装置及び供給モジュール |
| KR100795278B1 (ko) * | 2000-05-26 | 2008-01-15 | 소니 가부시끼 가이샤 | 전자 장치와, 이를 사용하는 기기 및 시스템 |
| JP2010522403A (ja) * | 2007-03-29 | 2010-07-01 | インテル・コーポレーション | 動的な電力の低減 |
-
1993
- 1993-06-24 JP JP5153272A patent/JPH0728570A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785826B1 (en) | 1996-07-17 | 2004-08-31 | International Business Machines Corporation | Self power audit and control circuitry for microprocessor functional units |
| KR100795278B1 (ko) * | 2000-05-26 | 2008-01-15 | 소니 가부시끼 가이샤 | 전자 장치와, 이를 사용하는 기기 및 시스템 |
| JP2006134325A (ja) * | 2004-11-08 | 2006-05-25 | Thomson Licensing | 給電装置及び供給モジュール |
| JP2010522403A (ja) * | 2007-03-29 | 2010-07-01 | インテル・コーポレーション | 動的な電力の低減 |
| JP4886895B2 (ja) * | 2007-03-29 | 2012-02-29 | インテル・コーポレーション | 動的な電力の低減 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1099167B1 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
| US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
| US5452434A (en) | Clock control for power savings in high performance central processing units | |
| US4851987A (en) | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur | |
| US6343363B1 (en) | Method of invoking a low power mode in a computer system using a halt instruction | |
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| US6088807A (en) | Computer system with low power mode invoked by halt instruction | |
| US5632037A (en) | Microprocessor having power management circuitry with coprocessor support | |
| US20090300393A1 (en) | Dynamic power control for reduced voltage level of graphics controller component of memory controller based on its degree of idleness | |
| US6694442B2 (en) | Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller | |
| US5537656A (en) | Method and apparatus for a microprocessor to enter and exit a reduced power consumption state | |
| KR20040034314A (ko) | 휴대용 컴퓨터의 전력 관리 방법 | |
| JPH0728570A (ja) | マイクロプロセッサの省電力制御装置 | |
| EP1241555A2 (en) | Microprocessor with hardware controlled power management and selectable input/output control pins | |
| CN1266570C (zh) | 具有识别装置的计算机系统 | |
| AU665354B2 (en) | Power savings with MS-DOS idle loop | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPH01175015A (ja) | パーソナルワードプロセッサ | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JPH10207583A (ja) | マイクロプロセッサーの省電力モード・コントローラ | |
| JP2000357023A (ja) | クロック制御システム | |
| JPH07319591A (ja) | コンピュータシステム | |
| JPH04123115A (ja) | パーソナルコンピュータ | |
| JPH07200111A (ja) | コンピュータシステム | |
| JPH0659787A (ja) | 携帯式情報処理装置のｃｐｕのスリープモード制御方式 |