JPH07287049A - 半導体チップの試験装置 - Google Patents

半導体チップの試験装置

Info

Publication number
JPH07287049A
JPH07287049A JP7721094A JP7721094A JPH07287049A JP H07287049 A JPH07287049 A JP H07287049A JP 7721094 A JP7721094 A JP 7721094A JP 7721094 A JP7721094 A JP 7721094A JP H07287049 A JPH07287049 A JP H07287049A
Authority
JP
Japan
Prior art keywords
semiconductor chip
test
head
probe
suction head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7721094A
Other languages
English (en)
Other versions
JP3201132B2 (ja
Inventor
Shoichi Teshirogi
庄一 手代木
Shoichi Funaki
昇一 船木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP07721094A priority Critical patent/JP3201132B2/ja
Priority to US08/387,469 priority patent/US5561386A/en
Publication of JPH07287049A publication Critical patent/JPH07287049A/ja
Application granted granted Critical
Publication of JP3201132B2 publication Critical patent/JP3201132B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 ベアチップの電極にプローブヘッドを当接さ
せ、該プローブヘッドを介して所定のテスト信号を送出
することにより試験を行う半導体チップの試験装置に関
し、試験精度の向上を図ることを目的とする。 【構成】 被試験用半導体チップを保持する吸着ヘッド
と、該吸着ヘッドを反転する反転機構と、該吸着ヘッド
を昇降する昇降機構と、テーブルに固着されるプローブ
ヘッドとを備え、該吸着ヘッドの向きを上向きすること
によって該被試験用半導体チップの吸着を行い、該吸着
ヘッドの向きを下向きに反転し、降下させることにより
該被試験用半導体チップを該プローブヘッドに圧接さ
せ、該プローブヘッドを介してテスト信号を該被試験用
半導体チップに入出力することにより該被試験用半導体
チップの電気特性の試験を行うように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップの電極に
プローブヘッドを当接させ、該プローブヘッドを介して
所定のテスト信号を送出することにより試験を行う半導
体チップの試験装置に関する。
【0002】半導体素子に対する電気特性試験は、近
年、ウエハ状またはウエハ状を切断したベアチップに対
して直接プローブを当接させる半導体チップ用試験装置
が用いられるようになった。
【0003】また、このような電気特性試験としては、
通常のDC試験およびAC試験の他、実用に近いダイナ
ミック機能試験が行われる。したがって、このような半
導体チップ用試験装置では、超高周波信号の試験や、高
速ダイナミック試験に際して、高精度のテスト結果が得
られるように形成されることが要望される。
【0004】
【従来の技術】従来は、図5の従来の説明図(その1)お
よび図6の従来の説明図(その2)に示すように形成され
ていた。図5は正面図,図6の(a) はプローブヘッドの
側面図,(b)は基板の要部背面図,(c)はプローブヘッドの
要部側面断面図である。
【0005】図5に示すように、ガイド10B の案内によ
って摺動するプレート10A を有するフレーム10には、エ
アシリンダ9 を配設し、エアシリンダ9 のシヤフト9Aの
先端部がプレート10A の背面に係止され、プレート10A
の表面にはX テーブル7 と、Y テーブル8 とを介して吸
着ヘッド2 が設けられ、吸着ヘッド2 はエアシリンダ9
によって矢印A の垂直方向に昇降されるように形成され
ている。
【0006】また、フレーム10を載置するテーブル13に
は、吸着ヘッド2 によって吸着保持する被試験用半導体
チップ1 の映像を写すカメラ11と、プローブヘッド20
と、プローブヘッド20に所定のテスト信号S を入出力す
るテスト信号発生器17とが設けられ、フレーム10は、軸
受16によって保持され、駆動部14によって回転される送
りネジ15によって矢印C のようにテーブル13の上面に沿
って移動するように形成されている。
【0007】そこで、ホース12のエアの吸引によって吸
着ヘッド2 に被試験用半導体チップ1 を吸着保持し、そ
の保持状態をカメラ11によってチェックし、X テーブル
7 およびY テーブル8 の位置調整によって被試験用半導
体チップ1 を所定箇所に位置決めし、位置決め後は、フ
レーム10を点線で示すD 部に移送させ、プローブヘッド
20の真上に吸着ヘッド2 を位置させ、プレート10A の降
下によって被試験用半導体チップ1 をプローブヘッド20
に当接させ、テスト信号発生器17からのテスト信号S に
よって被試験用半導体チップ1 の電気特性の試験を行
う。
【0008】この場合のプローブヘッド20は、図6の
(a) に示すように、基板20A に固着された取付ブロック
20B と、プローブピン20D の先端を案内するガイド板20
C とによって形成され、また、基板20A は、図6の(b)
に示すように、円板状に形成され、円板状の円周には放
射状のパッド20E が設けられ、パッド20E にはプローブ
ピン20D の後端がボンディングされている。
【0009】このようなプローブピン20D は、線径が0.
1mm 程度の非常に細く形成され、被試験用半導体チップ
1 の電極1Aに対応するように配列され、図6の(c) に示
すように、取付ブロック20B によって先端がH の突出量
になるように保持し、先端はガイド板20C に設けられた
ガイド穴20G によって位置決めされ、後端は基板20Aに
形成された貫通穴20F を通してパッド20E に接続される
ように形成され、更に、取付ブロック20B と、パッド20
E との間の露出されるプローブピン20D には絶縁被覆が
施されている。
【0010】そこで、被試験用半導体チップ1 がプロー
ブヘッド20に当接されることにより、プローブピン20D
が撓むことにより、被試験用半導体チップ1 の電極1Aが
プローブピン20D の先端に圧接され、パッド20E に入出
力されるテスト信号発生器17からのテスト信号S がプロ
ーブピン20D を介して電極1Aに接続される。
【0011】
【発明が解決しようとする課題】このような被試験用半
導体チップ1 を吸着ヘッド2 によって保持し、被試験用
半導体チップ1 をプローブヘッド20の真上に移送, 位置
決めし、被試験用半導体チップ1 の電極2Aと、基板20A
のパッド20E との間に設けられるプローブピン20D によ
ってテスト信号S を入出力する構成では、吸着ヘッド2
の移送時の誤差により、電極2Aの中央にプローブピン20
D の先端が確実に圧接させるようにすることが困難であ
り、また、テスト信号S が超高周波信号である場合は、
テスト信号S に応じて、プローブピン20D に於けるイン
ピーダンスの整合を行うことが困難であり、更に、プロ
ーブピン20D の互いの間隔が狭いため、反射による影響
を受け、正確なテスト信号S の入出力が困難となる。
【0012】したがって、吸着ヘッド2 の移動に際して
位置ずれが生じた場合は、図6の(d) に示すように、電
極2Aがプローブピン20D の先端によって損傷させること
になり、更に、超高周波信号のテスト信号S によるテス
トでは、精度の高い試験が得られない問題を有してい
た。
【0013】そこで、本発明では、電極2Aと、プローブ
ピン20D の先端との位置決めを確実にすると共に、電気
特性に対する試験精度の向上を図ることを目的とする。
【0014】
【課題を解決するための手段】図1は本発明の原理説明
図であり、図1に示すように、被試験用半導体チップ1
を吸着保持する吸着ヘッド2 と、該吸着ヘッド2 を所定
方向B に回動させ、該吸着ヘッド2 の向きを上向きまた
は下向きに反転させる反転機構3 と、該吸着ヘッド2 を
垂直方向A に昇降させる昇降機構4 と、テーブル5 に固
着されるプローブヘッド21とを有し、該被試験用半導体
チップ1 に対する電気特性の試験に際して、該被試験用
半導体チップ1 を吸着した該吸着ヘッド2 の向きが該反
転機構3により上向きから下向きに反転され、該プロー
ブヘッド21を介して所定のテスト信号S が該被試験用半
導体チップ1 に入出力されるよう該昇降機構4 の降下に
より該被試験用半導体チップ1 が該プローブヘッド21に
圧接されるように、また、前記プローブヘッド21は、取
付ブロック24を固着する基板22と、該取付ブロック24に
よって保持されるプローブピン25と、該プローブピン25
の突出した先端を案内するガイド穴23A を有するガイド
板23とが備えられ、該ガイド板23にはアースの接続を行
う第1のパターン配線28A と、該第1のパターン配線28
A に接続されるベタパターン30とが形成されるように、
または、前記ガイド板23には前記プローブピン25に接触
するランド27と、前記テスト信号S の入出力を行うよう
該ランド27に接続される第2のパターン配線28B とが形
成されるように、更に、前記ガイド穴23の内壁に導電層
31が形成され、前記プローブピン25と、前記ベタパター
ン30、または、前記ランド27との接触が該導電層31を介
して行われるように構成する。
【0015】このように構成することによって前述の課
題は解決される。
【0016】
【作用】即ち、吸着ヘッド2 によって保持された被試験
用半導体チップ1 は、向きを反転させ、降下させること
によってプローブヘッド21に当接させることが行え、前
述の吸着ヘッド2 を移送させることが不要となり、被試
験用半導体チップ1 をプローブヘッド21に位置決めする
ことを正確に行うことができる。
【0017】また、この場合のプローブヘッド21のガイ
ド板23にはアースに接続されるベタパターン30およびテ
スト信号S の入出力を行うランド27を設けることによ
り、プローブピン25に対するテスト信号S の入出力をラ
ンド27を介して行うようにすると共に、プローブピン25
の近傍にアースに接続されたベタパターン30を配設する
ように形成することが行える。
【0018】したがって、特に、超高周波信号のテスト
信号S の入出力に対して、インピーダンスを低減させ、
しかも、反射に対する影響を極力減少させることが行
え、従来に比較して高精度な電気特性のチェックを行う
ことができ、試験精度の向上が得られる。
【0019】
【実施例】以下本発明を図2〜図4を参考に詳細に説明
する。図2は本発明による一実施例の説明図で、正面
図, 図3は本発明のプローブヘッドの説明図で、(a) は
側面図,(b1),(b2)は要部平面図, 図4は本発明のプロー
ブピンの説明図で、(a) 〜(c) は要部側面断面図であ
る。全図を通じて、同一符号は同一対象物を示す。
【0020】本発明は、図2に示すように、ガイド10B
によって垂直な方向A に昇降されるプレート10A を有す
るフレーム10をテーブル5 に固着し、フレーム10に係止
されたエアシリンダ9 のシャフト9Aがプレート10A に固
着することによって形成される昇降機構4 と、一端がプ
レート10A に設けられた軸3Aに回動自在に係止されるア
ーム3Bの他端にX テーブル7 とY テーブル8 とを設け、
軸3Aを中心に矢印B のようにアーム3Bを180 °回動させ
る反転機構3 と、テーブル5 にはテスト信号発生器17に
接続されるプローブヘッド21とが配設されるようにした
ものである。
【0021】また、フレーム10にはプレート10A の上限
を規制するストッパ30が、テーブル5 には下限を規制す
るストッパ31がそれぞれ設けられ、エアシリンダ9 のシ
ャフト9Aが突出または退避することによって矢印A 方向
に昇降されるプレート10A の昇降はストッパ30と31とに
よって規制されるように形成されている。
【0022】更に、アーム3Bの他端には、X テーブル7
とY テーブル8 とを介して吸着ヘッド2 が固着され、吸
着ヘッド2 によって被試験用半導体チップ1 を吸着する
時は、吸着ヘッド2 の向きが上向きになり、アーム3Bの
回動によって吸着ヘッド2 をプローブヘッド21の真上に
位置させた時は、吸着ヘッド2 の向きが下向きになるよ
うに形成されている。
【0023】そこで、被試験用半導体チップ1 の試験を
行う場合は、先づ、吸着ヘッド2 の向きが上向きの時、
被試験用半導体チップ1 の電極1Aが上向きになるよう吸
着ヘッド2 に吸着させ、その位置決めは吸着ヘッド2 に
対向して設けられたカメラ11によってチエックし、位置
ずれがある時は、X テーブル7 とY テーブル8 とによっ
て位置調整を行う。
【0024】次に、アーム3Bの回動によって点線で示す
ように、吸着ヘッド2 の向きを下向きにして被試験用半
導体チップ1 の電極1Aを下向きにすると共に、吸着ヘッ
ド2がプローブヘッド21の真上に位置されるようにす
る。
【0025】最後に、プレート10A の降下によって吸着
ヘッド2 に吸着された被試験用半導体チップ1 をプロー
ブヘッド21に当接させ、テスト信号発生器17からのテス
ト信号S を被試験用半導体チップ1 に入出力し、被試験
用半導体チップ1 の電気特性の試験を行う。
【0026】したがって、このようなアーム3Bの回動に
よって吸着ヘッド2 を反転させ、降下させることによっ
て被試験用半導体チップ1 をプローブヘッド21に当接さ
せるように構成すると、従来のようなテーブル13に沿っ
て吸着ヘッド2 をプローブヘッド20の直上に移送させこ
とによる移送誤差がなくなり、位置ずれがなく、正確な
当接を行うことができる。
【0027】尚、図2に於いては、アーム3Bの回動が軸
3Aを中心に左右方向の水平状態に行われることで説明を
行ったが、アーム3Bの回動が軸3Aを中心に上方向に回動
されるように構成することでも良く、このような上方向
に回動するように構成した場合でも同様の吸着ヘッド2
を反転させることが行える。
【0028】また、プローブヘッド21は、図3の(a) に
示すように、基板22に取付ブロック24を固着し、取付ブ
ロック24によってプローブピン25の後端を保持し、取付
ブロック24の保持によってH の突出量に突出されたプロ
ーブピン25の先端がガイド板23のガイド穴23A によって
案内されるように形成され、基板22の背面に配列された
パッド22A に対向して表面にパッド22B を設け、パッド
22A とパッド22B との間にビア22C を接続し、更に、パ
ッド22B とガイド板23との間には線材26による接続が行
われるように形成されている。
【0029】そこで、ガイド板23の表面または背面に
は、図3の(b1)に示すように、ガイド板23の円周に配列
される中継パッド29と、プローブピン25を中心に円形状
のランド27とを設け、中継パッド29とランド27との間を
第2のパターン配線28B によって接続を行うと、基板22
のパッド22A に入出力されるテスト信号S は線材26を介
して中継パッド29に接続され、更に、第2のパターン配
線28B とランド27とを介してプローブピン25に接続させ
ることができる。
【0030】また、一方、ランド27が設けられたガイド
板23の反対面には、図3の(b2)に示すように、プローブ
ピン25の配列された箇所の全体を覆うベタパターン30を
形成し、ベタパターン30と中継パッド29との間に第1の
パターン配線28A を接続し、例えば、線材26によってア
ースをベタパターン30に接続させるようにすることが行
える。
【0031】この場合、ベタパターン30がプローブピン
25に接触しないように形成することは、図4の(a) に示
すように、ベタパターン30がガイド穴23A の内壁よりも
突出することのないように、ガイド穴23A を中心にE 部
に示す抜き穴をベタパターン30に形成すると良く、被試
験用半導体チップ1 の電極1Aがプローブピン25の先端に
圧接され、プローブピン25に撓みが生じても、プローブ
ピン25がベタパターン30に接触することはない。
【0032】また、逆に、ランド27はプローブピン25に
接触させ、テスト信号S の接続が行えるようにする必要
があるため、図4の(b) に示すように、ランド27がガイ
ド穴23A より突出するF 部を形成する。
【0033】このうに突出されたランド27は、被試験用
半導体チップ1 の電極1Aがプローブピン25の先端に圧接
され、プローブピン25に撓みが生じることでプローブピ
ン25がランド27に接触し、テスト信号S の接続を行うこ
とができる。
【0034】更に、図4の(c) の場合は、ガイド穴23A
の内壁にはランド27に接続する薄膜による導電層31を形
成するようにしたものであり、このような導電層31を形
成すると、プローブピン25とランド27との接触は導電層
31を介して行われるコトなり、プローブピン25とランド
27との接触をより確実にすることができる。
【0035】尚、所定のプローブピン25にアースを接続
する場合は、導電層31をベタパターン30に接続させるこ
とによって容易に接続が行える。したがって、このよう
にガイド板23にランド27およびベタパターン30を設け、
テスト信号S の入出力を行うと、例えば、第1のパター
ン配線28A および第2のパターン配線28B にコンデンサ
などの電気回路部品の接続が行え、超高周波信号のテス
ト信号S の伝播に対してインピーダンスの整合を行うこ
とができ、しかも、ベタパターン30にアースを接続する
ことで前述のプローブピン20D によるテスト信号S の伝
播に比較して反射による影響を減少させることができ、
高精度の電気特性を得ることができる。
【0036】
【発明の効果】以上説明したように、本発明によれば、
吸着ヘッドをプローブヘッドに当接させることは、吸着
ヘッドの向きを反転機構によって反転させ、次に、吸着
ヘッドを降下させることによって行い、吸着ヘッドをプ
ローブヘッドに当接することが正確に行えるように、プ
ローブヘッドのガイド板にランドまたはベタパターンを
設け、テスト信号S がランドまたはベタパターンを介し
てプローブピンに入出力させるようにしたものである。
【0037】したがって、従来に比較して、被試験用半
導体チップの損傷を防ぎ、しかも、超高周波信号のテス
ト信号S に対する電気特性の測定精度が向上し、試験精
度の向上が図れ、実用的効果は大である。
【図面の簡単な説明】
【図1】 本発明の原理説明図
【図2】 本発明による一実施例の説明図
【図3】 本発明のプローブヘッドの説明図
【図4】 本発明のプローブピンの説明図
【図5】 従来の説明図(その1)
【図6】 従来の説明図(その2)
【符号の説明】
1 被試験用半導体チップ 2 吸着ヘッド 3 反転機構 4 昇降機構 5 テーブル 21 プローブヘ
ッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 被試験用半導体チップ(1) を吸着保持す
    る吸着ヘッド(2) と、該吸着ヘッド(2) を所定方向(B)
    に回動させ、該吸着ヘッド(2) の向きを上向きまたは下
    向きに反転させる反転機構(3) と、該吸着ヘッド(2) を
    垂直方向(A)に昇降させる昇降機構(4) と、テーブル(5)
    に固着されるプローブヘッド(21)とを有し、該被試験
    用半導体チップ(1) に対する電気特性の試験に際して、
    該被試験用半導体チップ(1) を吸着した該吸着ヘッド
    (2) の向きが該反転機構(3) により上向きから下向きに
    反転され、該プローブヘッド(21)を介して所定のテスト
    信号(S) が該被試験用半導体チップ(1) に入出力される
    よう該昇降機構(4) の降下により該被試験用半導体チッ
    プ(1) が該プローブヘッド(21)に圧接されることを特徴
    とする半導体チップの試験装置。
  2. 【請求項2】 請求項1記載の前記プローブヘッド(21)
    は、取付ブロック(24)を固着する基板(22)と、該取付ブ
    ロック(24)によって保持されるプローブピン(25)と、該
    プローブピン(25)の突出した先端を案内するガイド穴(2
    3A) を有するガイド板(23)とが備えられ、該ガイド板(2
    3)にはアースの接続を行う第1のパターン配線(28A)
    と、該第1のパターン配線(28A) に接続されるベタパタ
    ーン(30)とが形成されることを特徴とする半導体チップ
    の試験装置。
  3. 【請求項3】 請求項2記載の前記ガイド板(23)には前
    記プローブピン(25)に接触するランド(27)と、前記テス
    ト信号(S) の入出力を行うよう該ランド(27)に接続され
    る第2のパターン配線(28B) とが形成されることを特徴
    とする半導体チップの試験装置。
  4. 【請求項4】 請求項2記載の前記ガイド穴(23)の内壁
    に導電層(31)が形成され、前記プローブピン(25)と、前
    記ベタパターン(30)または前記ランド(27)との接触が該
    導電層(31)を介して行われることを特徴とする半導体チ
    ップの試験装置。
JP07721094A 1994-02-23 1994-04-15 半導体チップの試験装置 Expired - Lifetime JP3201132B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07721094A JP3201132B2 (ja) 1994-04-15 1994-04-15 半導体チップの試験装置
US08/387,469 US5561386A (en) 1994-02-23 1995-02-13 Chip tester with improvements in handling efficiency and measurement precision

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07721094A JP3201132B2 (ja) 1994-04-15 1994-04-15 半導体チップの試験装置

Publications (2)

Publication Number Publication Date
JPH07287049A true JPH07287049A (ja) 1995-10-31
JP3201132B2 JP3201132B2 (ja) 2001-08-20

Family

ID=13627472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07721094A Expired - Lifetime JP3201132B2 (ja) 1994-02-23 1994-04-15 半導体チップの試験装置

Country Status (1)

Country Link
JP (1) JP3201132B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799208B1 (ko) * 2002-02-26 2008-01-29 삼성테크윈 주식회사 반도체 팩키지의 검사 및, 분류 방법과 장치
CN113493114A (zh) * 2020-04-01 2021-10-12 百尼尔机械股份有限公司 用于高频电子元件测试的取置装置
CN114035017A (zh) * 2021-11-25 2022-02-11 山东阅芯电子科技有限公司 适用于压接式功率半导体器件的测试装置
CN114814549A (zh) * 2022-04-28 2022-07-29 珠海市精实测控技术有限公司 一种柔性线路板测试装置及测试方法
CN116338441A (zh) * 2023-05-30 2023-06-27 长鑫存储技术有限公司 芯片测试装置和测试系统
JP2023099295A (ja) * 2021-12-30 2023-07-12 セメス カンパニー,リミテッド 半導体パッケージ分類装置及びその方法
CN117007948A (zh) * 2023-10-07 2023-11-07 江苏昊扬微电子有限公司 一种芯片试验装置
CN119247930A (zh) * 2024-09-29 2025-01-03 中山市电牛科技有限公司 一种单片机生产用检测装置及其使用方法
CN119355495A (zh) * 2024-12-23 2025-01-24 上海聚跃检测技术有限公司 一种用于氮化镓半导体芯片soc测试设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103033724A (zh) * 2011-10-10 2013-04-10 汕头市宇信科技有限公司 用于测试分选机上的绝缘测试机构
KR101332313B1 (ko) 2012-09-27 2013-12-10 주식회사 에스에이티 웨이퍼 칩 테스트용 프로브 카드를 구비한 프로버 및 이의 작동방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799208B1 (ko) * 2002-02-26 2008-01-29 삼성테크윈 주식회사 반도체 팩키지의 검사 및, 분류 방법과 장치
CN113493114A (zh) * 2020-04-01 2021-10-12 百尼尔机械股份有限公司 用于高频电子元件测试的取置装置
CN114035017A (zh) * 2021-11-25 2022-02-11 山东阅芯电子科技有限公司 适用于压接式功率半导体器件的测试装置
CN114035017B (zh) * 2021-11-25 2023-09-29 山东阅芯电子科技有限公司 适用于压接式功率半导体器件的测试装置
JP2023099295A (ja) * 2021-12-30 2023-07-12 セメス カンパニー,リミテッド 半導体パッケージ分類装置及びその方法
CN114814549A (zh) * 2022-04-28 2022-07-29 珠海市精实测控技术有限公司 一种柔性线路板测试装置及测试方法
CN116338441A (zh) * 2023-05-30 2023-06-27 长鑫存储技术有限公司 芯片测试装置和测试系统
CN116338441B (zh) * 2023-05-30 2023-10-20 长鑫存储技术有限公司 芯片测试装置和测试系统
CN117007948A (zh) * 2023-10-07 2023-11-07 江苏昊扬微电子有限公司 一种芯片试验装置
CN117007948B (zh) * 2023-10-07 2023-12-15 江苏昊扬微电子有限公司 一种芯片试验装置
CN119247930A (zh) * 2024-09-29 2025-01-03 中山市电牛科技有限公司 一种单片机生产用检测装置及其使用方法
CN119355495A (zh) * 2024-12-23 2025-01-24 上海聚跃检测技术有限公司 一种用于氮化镓半导体芯片soc测试设备

Also Published As

Publication number Publication date
JP3201132B2 (ja) 2001-08-20

Similar Documents

Publication Publication Date Title
KR100187559B1 (ko) 전기적특성의 측정방법 및 그의 측정장치
US4918374A (en) Method and apparatus for inspecting integrated circuit probe cards
US5550482A (en) Probe device
JP3502874B2 (ja) 接続装置およびその製造方法
JP2018037538A (ja) プローバ
TWI787668B (zh) 探測卡、探測系統及探測方法
JP3201132B2 (ja) 半導体チップの試験装置
US20080106292A1 (en) Probe card having cantilever probes
JP2939657B2 (ja) プローブ検査装置
JP4391738B2 (ja) プローブの接触位置の採取方法、プローブの接触位置の補正方法及びプローブ装置間の接触誤差の解消方法
JP6361975B2 (ja) プローバ
JP3828299B2 (ja) ウェーハテストシステムでのz軸の高さ設定装置及び方法
JP3115112B2 (ja) 半導体検査装置
JP3169900B2 (ja) プローバ
JP2000249742A (ja) ベアチップ単体検査装置
JP3245227B2 (ja) プローブ装置
JP4406218B2 (ja) プローブを備えた検査装置、およびプローブを備えた検査装置の位置決め機構による位置決め方法
JPS5972148A (ja) 電子回路ウエ−ハ−検査装置
KR102119189B1 (ko) 웨이퍼 프로버
JPH0521543A (ja) 測定用プローブ
CN211387485U (zh) 一种用于2dmems探针卡的加工装置、转动机构和限位机构
CN211826169U (zh) 电极探针连接装置和系统
JPH0446217Y2 (ja)
JP3422332B2 (ja) Ic試験装置のic測定部位置認識装置
JPH03290940A (ja) プロービングマシンのウエハ載置台

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140622

Year of fee payment: 13

EXPY Cancellation because of completion of term