JPH07287203A - 液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ラビング工程等で発生する静電気放電により
発生していたＴＦＴ素子の破壊を防ぐことのできる液晶
表示装置の製造方法を提供する。 【構成】 ＴＦＴ素子配設側の基板を製造するに際し、
基板上の表示領域１１にマトリクス状に配設される画素
電極及びＴＦＴ素子と（図示せず）、各ＴＦＴ素子に接
続される各ゲート電極及び各ドレイン電極と（図示せ
ず）、その電極引き回し領域１５、１６並びにその外部
接続端子電極群１３、１４と、外部接続端子電極群１
３、１４の両端部外側に設ける保護電極１７と、外部接
続端子電極群１３、１４と、保護電極１７とを接続する
共通電極１８を形成し、所定領域上に配向膜を形成した
後、ラビング処理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタを用い
た液晶表示装置の製造方法に関する。

【０００２】

【従来の技術】従来、薄膜トランジスタ型液晶表示装置
（以下液晶表示装置という）において薄膜トランジスタ
（以下、ＴＦＴという）素子の静電気放電による損傷を
防ぐために、特開平３−２３９２２１号に開示されるよ
うな液晶表示装置があった。

【０００３】

【発明が解決しようとする課題】しかしながら、上記に
示される構造の液晶表示装置では配向膜の抵抗率が従来
より小さくなってはいるものの、配向膜は絶縁体で形成
されているためラビング工程等による静電気の発生をな
くすことは不可能であり、表示領域内での静電気放電に
よりＴＦＴ素子の破壊を防ぐことはできなかった。

【０００４】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の液晶表示装置の製造方法は、互いに交差
して配列された複数のゲート電極及びドレイン電極の各
交点近傍にＴＦＴ素子及び画素電極が形成された第１の
基板と、該画素電極に対向する対向電極が形成された第
２の基板と、第１及び第２の基板間に封入された液晶と
を具備してなる液晶表示装置において、所定の表示領域
を表面に有する第１の基板を準備する工程と、表示領域
にマトリクス状に設けられる複数の画素電極と、各画素
電極にそれぞれ接続される複数のＴＦＴ素子と、各ＴＦ
Ｔ素子にそれぞれ接続されかつ互いに直交する方向に配
列された複数のゲート電極及びドレイン電極と、各ゲー
ト電極及び各ドレイン電極にそれぞれ接続され表示領域
外に延在する複数のゲート外部接続端子電極からなるゲ
ート外部接続端子電極群及び複数のドレイン外部接続端
子電極からなるドレイン外部接続端子電極群と、表示領
域外であってゲート外部接続端子電極群及びドレイン外
部接続端子電極群の両端部の外側に設けられる保護電極
と、ゲート外部接続端子電極とドレイン外部接続端子電
極と保護電極とを電気的に接続する共通電極と、を形成
する工程と、基板の所定領域表面に配向膜を形成する工
程と、配向膜が形成された基板にラビング処理を施す工
程と、ラビングが施された基板にスクライブ処理を施
し、さらにブレイク処理を施して共通電極を切り離す工
程と、により形成されることを特徴とする。

【０００５】

【作用】本発明によれば、ゲート電極及びドレイン電極
の外部接続端子電極群の両端部の外側に保護電極を設
け、さらに各外部接続端子電極と保護電極とを電気的に
接続する共通電極を設けているため、ラビング工程時に
これまで外部接続端子電極において発生しゲート電極及
びドレイン電極を通じてＴＦＴ素子の破壊を招いていた
静電気放電が保護電極において発生するようになるので
ＴＦＴ素子の破壊を防ぐことができる。

【０００６】

【実施例】図１は、この発明によるＴＦＴ素子を配設す
る側の基板（以下、ＴＦＴ基板と称す）の領域割付を示
す平面図である。図１におけるＴＦＴ基板において、１
１は画像が表示される表示領域であり、表示領域１１に
は画素電極及びそれに接続される液晶駆動用のＴＦＴ素
子がマトリクス状に形成され（図示せず）かつ各ＴＦＴ
素子に接続されるゲート電極及びドレイン電極が絶縁層
を介して互いに交差してマトリクス状に形成され（図示
せず）、この各ＴＦＴ素子のゲート電極及びドレイン電
極に外部から信号を入力するため表示領域１１の回りに
ゲート電極引き回し領域１５、ドレイン電極引き回し領
域１６、さらに外側にゲート外部接続端子群１３、ドレ
イン外部接続端子電極群１４及び保護電極１７が形成さ
れ、最も外側にはゲート電極、ドレイン電極及び保護電
極の共通電極１８が形成される。１２は、後のスクライ
ブ・ブレイク工程において切り離されるスクライブ線を
示している。また、電極が露出している部分（絶縁物で
覆われていない部分）をハッチングで示している。な
お、各ゲート電極引き回し領域１５及び各ドレイン電極
引き回し領域１６は図１では、それぞれ１つの領域とし
て簡略化して示しているが、実際にはそれぞれ複数のゲ
ート電極、複数のドレイン電極が延在して配設されてい
る。また、各ゲート外部接続端子電極群１３及び各ドレ
イン外部接続端子電極群１４も同様にそれぞれ１つの領
域として簡略化して図示しているが、実際にはゲート外
部接続端子電極群１３は各ゲート電極に接続された複数
のゲート外部接続端子電極からなり、ドレイン外部接続
端子電極群１４は、各ドレイン電極に接続された複数の
ドレイン外部接続端子電極からなっている。

【０００７】ゲート電極には外部から走査電圧信号が入
れられなければならないため表示領域１１外部に取り出
し端子電極を形成する必要がある。このためゲート外部
接続端子電極群１３は奇数行及び偶数行のゲート電極を
それぞれ反対方向に取り出し、取り出されたゲート電極
をそれぞれ２個のブロックに分けてゲート外部接続端子
電極群１３として配置した構造になっており、各ゲート
外部接続端子電極群１３の各両端部の外側には保護電極
１７がそれぞれ配置されている。これらの表示領域１１
内部に配置される液晶駆動用のＴＦＴ素子（図示せず）
のゲート電極からゲート外部接続端子電極群１３への配
線引き回しはゲート電極引き回し領域１５によって示さ
れる領域によって行われる。

【０００８】ゲート電極同様ドレイン電極には外部から
データ電圧信号が入れられなければならないため表示領
域１１外部に取り出し端子電極を形成する必要がある。
このためドレイン外部接続端子電極群１４は奇数列及び
偶数列のドレイン電極をそれぞれ反対方向に取り出し、
取り出されたドレイン電極をそれぞれ２個のブロックに
分けてドレイン外部接続端子電極群１４として配置した
構造になっており、各ドレイン外部接続端子電極群１４
の各両端部の外側には保護電極１７がそれぞれ配置され
ている。これらの表示領域１１内部に配置される液晶駆
動用のＴＦＴ素子（図示せず）のドレイン電極からドレ
イン外部接続端子電極群１４への配線引き回しはドレイ
ン電極引き回し領域１６によって示される領域によって
行われる。

【０００９】図２は図１に示した表示領域１１内のＴＦ
Ｔ素子及び画素電極の各一個を示す部分平面図である。
図２において、ＴＦＴ素子部をＴとして示す。このＴＦ
Ｔ素子Ｔはゲート電極１９とドレイン電極２０とが交差
する部分の近傍においてチャネル部が形成されている。
チャネル部には半導体層２１があるため、チャネルとし
て機能するものである。ソース電極２２は画素電極２３
と電気的に接続しており、ゲート電極１９にオン電圧が
入ることによりＴＦＴ素子がオン状態となりドレイン電
極２０に入力されたデータ電圧信号がソース電極２２を
介し画素電圧信号となり、対向基板の対向電極（図示せ
ず）に印加される電圧と協働して画素電極２３と対向電
極間の液晶を駆動し、所望の画像を表示する。また画素
電極２３上には保護絶縁膜開口部３２が形成されてい
る。

【００１０】図３は、図２のＡ−Ａ線に沿った断面を示
す断面図である。ガラス基板上にはゲート電極１９、ゲ
ート電極１９が陽極酸化されたゲート陽極酸化膜２４、
ゲート絶縁膜２５が所定のパターンに形成され、その上
に半導体層２１、オーミック接合層２６並びに画素電極
２３が所定のパターンに形成される。さらに、この上に
ドレイン電極２０、ソース電極２２、保護絶縁膜２７及
び配向膜２８が形成される。この配向膜２８は、表示領
域１１の全面に形成される。

【００１１】図４に図１で示したイの部分の部分拡大平
面図を示す。図４において線２５ａで囲まれる領域はゲ
ート絶縁膜形成領域で、また表示領域１１に相当し、線
２８ａで囲まれる領域は配向膜形成領域である。図４に
おいて、電極が露出している部分（絶縁物で覆われてい
ない部分）をハッチングで示している。画素電極２３が
表示領域１１中に多数マトリクス状に配置され、この画
素電極２３にＴＦＴ素子Ｔが接続されている。そして各
ＴＦＴ素子から延びた各ゲート電極１９がそれぞれ各ゲ
ート外部接続端子電極１３ａとして表示領域１１外に形
成され、複数のゲート外部接続端子電極１３ａからゲー
ト外部接続端子電極群１３が構成される。さらに、ゲー
ト外部接続端子電極１３ａは外側に延びて共通電極１８
と電気的に接続されている。また各ゲート外部接続端子
電極１３ａは保護絶縁膜で覆われているが、その一部に
保護絶縁膜開口部３２ａが設けられこの電極を部分的に
露出させている。

【００１２】また各ＴＦＴ素子Ｔから延びた各ドレイン
電極２０がそれぞれ各ドレイン外部接続端子電極１４ａ
として表示領域１１外に形成され、複数ドレイン外部接
続端子電極１４ａからドレイン外部接続端子電極群１４
が構成される。さらにドレイン外部接続端子電極１４ａ
は外側に延びて共通電極１８と電気的に接続されてい
る。また、各ドレイン外部接続端子電極１４ａも保護絶
縁膜２７で覆われているが、その一部に保護絶縁膜開口
部３２ｂが設けられ、この電極を部分的に露出させてい
る。また図１、図４に示すように、ゲート外部接続端子
電極群１３及びドレイン外部接続端子電極群１４の両側
に保護電極１７が設けられる。この保護電極１７も共通
電極１８に電気的に接続されている。そして保護電極１
７も保護絶縁膜２７で覆われているが、その一部に保護
絶縁膜開口部３２ｃが設けられこの電極を部分的に露出
させている。

【００１３】また、ゲート外部接続端子電極１３ａ及び
ドレイン外部接続端子電極１４ａには保護絶縁膜開口部
３２ａ、３２ｂが形成されており外部との電気的接続の
ため電極が部分的に露出されているが、画素電極２３上
には絶縁物である配向膜２８が形成されているため電極
露出部分はない。ラビング工程による静電気の発生は電
極露出部分が少ないほど顕著に現れるため電極露出部分
は多い方が好ましい。

【００１４】次に、ラビング工程について説明する。図
５はＴＦＴ基板にラビング工程を施す模式図を示す。図
５に示したように一般にラビング工程とは、ステージ２
９に真空吸着されたＴＦＴ基板３１に斜め４５゜方向か
らラビングローラ３０を所定の速度で回転させ移動させ
るものであり、ＴＦＴ基板３１上の配向膜を表面が絶縁
物の布状のラビングローラ３０によってこすることによ
り、後にＴＦＴ基板とその対向基板とを対向させその周
囲を封止した後に配向膜上に注入される液晶分子が一定
方向に配向するようになるのである。図１に示したＴＦ
Ｔ基板にラビング工程を施したところ、静電気放電によ
るＴＦＴ素子の破壊は認められなかった。

【００１５】静電気放電は絶縁体と導電体とが接してい
る境目の導電体側に発生し易いものであり、隣合ってい
るゲート外部接続端子電極１３ａ及びドレイン外部接続
端子電極１４ａ同志はラビング工程の最中でも少量の静
電気充電と静電気放電が同時に行われるに等しい作用が
働き静電気が増大することはない。上述したようにラビ
ング工程は一般的にＴＦＴ基板３１に斜め４５゜方向か
らラビングローラ３０を回転させ移動させるため、絶縁
物をこすり続けた後の蓄積増大された静電気が絶縁物と
の境目の導電体（電極）部分で放電するのである。実際
に保護電極１７を設けないＴＦＴ基板の場合に静電気放
電発生により表示不良となったＴＦＴ素子を調べてみる
とゲート外部接続端子電極群及びドレイン外部接続端子
電極群の両最端部及びその近傍のゲート外部接続端子電
極１３ａ及びドレイン外部接続端子電極１４ａに接続さ
れているＴＦＴ素子が大多数を占めていた。本発明では
従来静電気放電が起こり易かったゲート外部接続端子電
極群及びドレイン外部接続端子電極群の両端部の外側に
保護電極１７を設けることで保護電極において静電気放
電を起こさせている。

【００１６】保護電極１７における静電気放電はＴＦＴ
素子に影響を及ぼすものでなく、ＴＦＴ素子の破壊等は
起こらない。保護電極１７での静電気放電は共通電極１
８へと流れるため、共通電極１８と電気的に接続されて
いるゲート外部接続端子電極群１３、ドレイン外部接続
端子電極群１４及びＴＦＴ素子のゲート電極１９及びド
レイン電極２０へも流れ込むことが予想されるがＴＦＴ
素子の破壊にまで至った例はない。このことからする
と、保護電極１７が設けられていない場合でもゲート外
部接続端子電極群１３、ドレイン外部接続端子電極群１
４での静電気放電が共通電極１８へと流れＴＦＴ素子の
ゲート電極１９及びドレイン電極２０へは流れ込まない
とも考えられるが、現実には上述したようにゲート外部
接続端子電極群１３及びドレイン外部接続端子電極群１
４の両最端部及びその近傍の電極に接続されているＴＦ
Ｔ素子に破壊が多く認められた。

【００１７】次に、スクライブ・ブレイク工程について
説明する。このスクライブ工程に先だって、予めＴＦＴ
基板と対向電極を有する対向基板とを、所定の間隙を介
して対向させ、表示領域１１の外周近傍で両基板を接着
させておく。次いでスクライブ処理を行う。このスクラ
イブ処理では、両基板の裏面側にスクライブ線１２がダ
イヤモンドカッター等により形成され、その後のブレイ
ク工程により共通電極１８部分が切り離され、この共通
電極１８に接続されていたゲート外部接続端子電極群１
３、ドレイン外部接続端子電極群１４及び保護電極１７
が互いに電気的に分離されることとなる。このスクライ
ブ・ブレイク工程後、両基板間に液晶を封入することに
より液晶表示装置が完成する。

【００１８】第２実施例 図６は本発明のその他の実施例によるＴＦＴ基板の領域
割付を示す平面図である。図６において、第１実施例で
示したゲート外部接続端子電極群１３及びドレイン外部
接続端子電極群１４は基板の各周辺部においてそれぞれ
３つのブロックに分けられている。第２実施例の場合も
第１実施例同様に各ゲート外部接続端子電極群１３及び
各ドレイン外部接続端子電極群１４の各両端に保護電極
１７を設け、さらに共通電極１８を設けているため、ラ
ビング工程時の静電気放電によるＴＦＴ素子の破壊を防
ぐことができる。

【００１９】第３実施例 図７は本発明のその他の実施例によるＴＦＴ基板の領域
割付を示す平面図である。図７において、第１及び第２
実施例で示したゲート外部接続端子電極群１３及びドレ
イン外部接続端子電極群１４は基板の各周辺部において
それぞれ１つのブロックになっている。第３実施例の場
合も他の実施例同様にゲート外部接続端子電極群１３、
ドレイン外部接続端子電極群１４の両端に保護電極１７
を設け、さらに共通電極１８を設けているため、ラビン
グ工程時の静電気放電によるＴＦＴ素子の破壊を防ぐこ
とができる。

【００２０】以上の実施例により、保護電極を設けるこ
とによる効果はゲート外部接続端子電極群１３及びドレ
イン外部接続端子電極群１４のブロック数にはよらない
ことがわかる。上述したように静電気放電は絶縁体と導
電体とが接している境目の導電体側に発生し易いもので
あることから、導電体であるゲート外部接続端子電極群
１３及びドレイン外部接続端子電極群１４の両端部の外
側に保護電極１７を設けることにより、静電気放電を保
護電極１７において発生させている。

【００２１】以上のことから、保護電極１７の位置がゲ
ート外部接続端子電極群１３並びに保護電極１７とドレ
イン外部接続端子電極群１４から離れていると静電気放
電の効果が軽減されてしまうため、保護電極１７とゲー
ト外部接続端子電極群１３及びドレイン外部接続端子電
極群１４との間隔は、ゲート外部接続端子電極群１３の
内部のゲート外部接続端子電極１３ａ同志の間隔並びに
ドレイン外部接続端子電極群１４の内部のドレイン外部
接続端子電極１４ａ同志の間隔と等しい間隔とすること
が望ましい。さらに、発生する静電気の量が多すぎる場
合にはゲート外部接続端子電極群１３及びドレイン外部
接続端子電極群１４の１つの両端部の外側に１つずつ保
護電極１７を設けたのでは、ゲート外部接続端子電極群
１３及びドレイン外部接続端子電極群１４にまで静電気
放電が及ぶことがあるため、複数の保護電極を並設する
ことが望ましい。

【００２２】

【発明の効果】以上詳細に説明したように、本発明の液
晶表示装置の製造方法によれば各ＴＦＴ素子に接続され
た各ゲート電極及び各ドレイン電極と、これらそれぞれ
に電気的に接続された外部接続端子電極群の両端部の外
側に保護電極を設け、さらに各外部接続端子電極と保護
電極とを電気的に接続する共通電極を設けたため、ラビ
ング工程時に静電気が保護電極において放電するように
なるのでＴＦＴ素子の破壊を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例によるＴＦＴ基板の領域割
付を示す平面図である。

【図２】本発明の第１実施例によるＴＦＴ素子及び画素
電極各１個を示す部分平面図である。

【図３】図２のＡ−Ａ線に沿った断面を示す断面図であ
る。

【図４】図１のイで示した部分の部分拡大平面図であ
る。

【図５】ＴＦＴ基板にラビング工程を施す模式図であ
る。

【図６】本発明の第２実施例によるＴＦＴ基板の領域割
付を示す平面図である。

【図７】本発明の第３実施例によるＴＦＴ基板の領域割
付を示す平面図である。

【符号の説明】

１１：表示領域 １２：スクライブ線 １３：ゲート外部接続端子電極群 １３ａ：ゲート外部接続端子電極 １４：ドレイン外部接続端子電極群 １４ａ：ドレイン外部接続端子電極 １５：ゲート電極引き回し領域 １６：ドレイン電極引き回し領域 １７：保護電極 １８：共通電極 １９：ゲート電極 ２０：ドレイン電極 ２１：ソース電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】 互いに交差して配列された複数のゲート
   電極及びドレイン電極の各交点近傍にＴＦＴ素子及び画
   素電極が形成された第１の基板と、該画素電極に対向す
   る対向電極が形成された第２の基板と、前記第１及び第
   ２の基板間に封入された液晶とを具備してなる液晶表示
   装置の製造方法において、所定の表示領域を表面に有す
   る前記第１の基板を準備する工程と、前記表示領域にマ
   トリクス状に設けられる複数の画素電極と、各画素電極
   にそれぞれ接続される複数のＴＦＴ素子と、前記各ＴＦ
   Ｔ素子にそれぞれ接続されかつ互いに直交する方向に配
   列された複数のゲート電極及びドレイン電極と、前記各
   ゲート電極及び前記各ドレイン電極にそれぞれ接続され
   前記表示領域外に延在する複数のゲート外部接続端子電
   極からなるゲート外部接続端子電極群及び複数のドレイ
   ン外部接続端子電極からなるドレイン外部接続端子電極
   群と、前記表示領域外であって前記ゲート外部接続端子
   電極群及び前記ドレイン外部接続端子電極群の両端部の
   外側に設けられる保護電極と、前記ゲート外部接続端子
   電極と前記ドレイン外部接続端子電極と前記保護電極と
   を電気的に接続する共通電極と、を形成する工程と、前
   記第１の基板の所定領域表面に配向膜を形成する工程
   と、前記配向膜が形成された基板にラビング処理を施す
   工程と、前記ラビングが施された基板にスクライブ処理
   を施し、さらにブレイク処理を施して前記共通電極を切
   り離す工程と、により形成されることを特徴とする液晶
   表示装置の製造方法。