JPH07287603A - エンジン制御装置 - Google Patents
エンジン制御装置Info
- Publication number
- JPH07287603A JPH07287603A JP6080133A JP8013394A JPH07287603A JP H07287603 A JPH07287603 A JP H07287603A JP 6080133 A JP6080133 A JP 6080133A JP 8013394 A JP8013394 A JP 8013394A JP H07287603 A JPH07287603 A JP H07287603A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- engine control
- data
- program
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Microcomputers (AREA)
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】
【目的】本発明は、エンジン制御装置に関し、その目的
は、オンボードでの不揮発性メモリ内容変更後の、初期
不良を未然に摘出する装置を提供することにある。 【構成】エンジン制御装置１の安定化電源電圧を、通常
電圧よりも高くすることで達成される。 【効果】上記構成により、オンボードでの不揮発性メモ
リ内容変更後のスクリーニングが可能となり、初期不良
を未然に摘出できるため、市場不良を未然に防止する効
果がある。
は、オンボードでの不揮発性メモリ内容変更後の、初期
不良を未然に摘出する装置を提供することにある。 【構成】エンジン制御装置１の安定化電源電圧を、通常
電圧よりも高くすることで達成される。 【効果】上記構成により、オンボードでの不揮発性メモ
リ内容変更後のスクリーニングが可能となり、初期不良
を未然に摘出できるため、市場不良を未然に防止する効
果がある。
Description
【０００１】
【産業上の利用分野】本発明は、エンジン制御装置に係
り、オンボード上で不揮発性メモリを内蔵したＣＰＵを
使用したエンジン制御装置の初期不良を未然に摘出する
のに好適なエンジン制御装置に関する。
り、オンボード上で不揮発性メモリを内蔵したＣＰＵを
使用したエンジン制御装置の初期不良を未然に摘出する
のに好適なエンジン制御装置に関する。
【０００２】
【従来の技術】従来、エンジンを制御するために、エン
ジン制御装置が用いられているが、上記エンジン制御装
置には定められたプログラムに従い動作するＣＰＵと上
記プログラムを格納する不揮発性メモリであるＲＯＭが
備えられている。このＲＯＭにはプログラムと、エンジ
ンに供給する燃料噴射量や点火時期などを決めるデータ
が格納されている。近年、上記ＲＯＭを内蔵したシング
ルチップモード可能なＣＰＵが発売されているが、この
ＣＰＵ内ＲＯＭには１回のみプログラムやデータを書き
込むことが可能であり、エンジン制御装置に実装後、上
記内蔵ＲＯＭに書き込む方法等も発明されている。
ジン制御装置が用いられているが、上記エンジン制御装
置には定められたプログラムに従い動作するＣＰＵと上
記プログラムを格納する不揮発性メモリであるＲＯＭが
備えられている。このＲＯＭにはプログラムと、エンジ
ンに供給する燃料噴射量や点火時期などを決めるデータ
が格納されている。近年、上記ＲＯＭを内蔵したシング
ルチップモード可能なＣＰＵが発売されているが、この
ＣＰＵ内ＲＯＭには１回のみプログラムやデータを書き
込むことが可能であり、エンジン制御装置に実装後、上
記内蔵ＲＯＭに書き込む方法等も発明されている。
【０００３】上記のように、基板に実装後ＣＰＵに内蔵
したＲＯＭに書き込みを行う技術として特願平2−20416
号公報がある。
したＲＯＭに書き込みを行う技術として特願平2−20416
号公報がある。
【０００４】
【発明が解決しようとする課題】上記従来技術ではＣＰ
Ｕを基板に実装後内蔵ＲＯＭに書き込みは可能である
が、初期不良を未然に摘出することを考慮していない。
即ち、エンジン制御装置を市場に供給後、不具合が発生
するという問題があった。
Ｕを基板に実装後内蔵ＲＯＭに書き込みは可能である
が、初期不良を未然に摘出することを考慮していない。
即ち、エンジン制御装置を市場に供給後、不具合が発生
するという問題があった。
【０００５】本発明の目的は、上記した従来技術の欠点
を除いたエンジン制御装置を供給することにある。
を除いたエンジン制御装置を供給することにある。
【０００６】
【課題を解決するための手段】上記目的は、オンボード
上にて不揮発性メモリの電源電圧を、通常よりも高い電
圧にして印加し、周囲温度を高温にして動作させ、スク
リーニングを実施することにより達成される。
上にて不揮発性メモリの電源電圧を、通常よりも高い電
圧にして印加し、周囲温度を高温にして動作させ、スク
リーニングを実施することにより達成される。
【０００７】
【作用】上記構成により、オンボード上にて不揮発性メ
モリのスクリーニングが可能となり、初期不良を未然に
摘出できるという効果がある。
モリのスクリーニングが可能となり、初期不良を未然に
摘出できるという効果がある。
【０００８】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。
する。
【０００９】図１は本発明の構成を示すブロック図であ
る。１はエンジン制御装置。２は上記エンジン制御装置
１によって制御されるエンジン。上記エンジン２には図
示してないが運転状態を表す様々なセンサが取り付けら
れており、上記センサからの信号がエンジン制御装置１
に入力される。エンジン制御装置１は上記センサからの
信号を波形処理する入力処理回路４と、このセンサ信号
を入力しエンジン２の最適運転状態を演算するＣＰＵ３
と、上記演算された結果を制御信号として受け、図示し
ていないがエンジン２に取り付けられている燃料噴射装
置や点火装置などのアクチュエータを駆動する出力回路
５から構成されている。上記ＣＰＵ３には制御用プログ
ラムに従い動作するＭＰＵ７と，このＭＰＵ７を動作さ
せるプログラムを格納するＲＯＭ８と，ＭＰＵ７の演算
結果を格納するＲＡＭ９と，前記入力処理回路４からの
信号を受け、また、出力回路５に制御信号を出力するＩ
／Ｏ６と、外部機器とのデータ通信用の通信回路１０が
内蔵されている。上記エンジン制御装置１には外部機器
であるメモリ書換機１１と電気的に接続可能であり、Ｃ
ＰＵ３内の通信回路１０に接続される。安定化電源回路
１２では、バッテリ１３を電源として、常に最適な一定
の電圧を電源ライン１４により各部に供給している。ま
た、この電圧は、外部の安定化電源電圧切り換え信号発
生器１５からの信号により可変出来る回路構成になって
いる。ここで、上記ＲＯＭ８は特別な条件下で内容の消
去及び書き込みができるメモリである。
る。１はエンジン制御装置。２は上記エンジン制御装置
１によって制御されるエンジン。上記エンジン２には図
示してないが運転状態を表す様々なセンサが取り付けら
れており、上記センサからの信号がエンジン制御装置１
に入力される。エンジン制御装置１は上記センサからの
信号を波形処理する入力処理回路４と、このセンサ信号
を入力しエンジン２の最適運転状態を演算するＣＰＵ３
と、上記演算された結果を制御信号として受け、図示し
ていないがエンジン２に取り付けられている燃料噴射装
置や点火装置などのアクチュエータを駆動する出力回路
５から構成されている。上記ＣＰＵ３には制御用プログ
ラムに従い動作するＭＰＵ７と，このＭＰＵ７を動作さ
せるプログラムを格納するＲＯＭ８と，ＭＰＵ７の演算
結果を格納するＲＡＭ９と，前記入力処理回路４からの
信号を受け、また、出力回路５に制御信号を出力するＩ
／Ｏ６と、外部機器とのデータ通信用の通信回路１０が
内蔵されている。上記エンジン制御装置１には外部機器
であるメモリ書換機１１と電気的に接続可能であり、Ｃ
ＰＵ３内の通信回路１０に接続される。安定化電源回路
１２では、バッテリ１３を電源として、常に最適な一定
の電圧を電源ライン１４により各部に供給している。ま
た、この電圧は、外部の安定化電源電圧切り換え信号発
生器１５からの信号により可変出来る回路構成になって
いる。ここで、上記ＲＯＭ８は特別な条件下で内容の消
去及び書き込みができるメモリである。
【００１０】図２は上記ＣＰＵ３のメモリマップを示
す。図２（ａ）はＣＰＵ３全体のメモリマップであり、
３ａはＲＯＭ８の領域、３ｂは外部メモリ空間、３ｃは
ＲＡＭ９の領域、３ｄはＭＰＵ７の内部レジスタ領域で
ある。（ｂ）は上記ＲＯＭ８内のブロック構成を表す。
ＲＯＭ８内はいくつかのブロックに分かれており、図２
(ｂ)の場合はＡ〜Ｐの１６ブロックに分割されており、
ＲＯＭ８内の内容は各ブロック毎に消去可能な構成であ
る。エンジン制御装置１で使用しているＲＯＭ８内の構
成は大別すると制御プログラムが格納されているプログ
ラム領域と制御データが格納されている領域及び消去不
可能領域とに分かれている。本実施例では、ブロックＡ
〜Ｋがプログラム領域，ブロックＬ〜Ｐまでがデータ領
域である。図３は上記ＲＯＭ８内のデータを消去するた
めの専用レジスタの構成を示す。消去レジスタは上記内
部レジスタ領域３ｄに配置され、２バイトで構成されて
いる。消去レジスタ１及び２の各ビットはＲＯＭ８内の
各ブロックＡ〜Ｐに対応しており、このビットを例えば
１にするとそれに対応したブロックの内容が消去され
る。従って、例えば、データ領域であるブロックＭのデ
ータのみを書き換えたい場合は、まず、消去レジスタ２
のビット４を１にしてブロックＭのデータを消去し、そ
の後ブロックＭにデータを書き込む操作を行えば良い。
す。図２（ａ）はＣＰＵ３全体のメモリマップであり、
３ａはＲＯＭ８の領域、３ｂは外部メモリ空間、３ｃは
ＲＡＭ９の領域、３ｄはＭＰＵ７の内部レジスタ領域で
ある。（ｂ）は上記ＲＯＭ８内のブロック構成を表す。
ＲＯＭ８内はいくつかのブロックに分かれており、図２
(ｂ)の場合はＡ〜Ｐの１６ブロックに分割されており、
ＲＯＭ８内の内容は各ブロック毎に消去可能な構成であ
る。エンジン制御装置１で使用しているＲＯＭ８内の構
成は大別すると制御プログラムが格納されているプログ
ラム領域と制御データが格納されている領域及び消去不
可能領域とに分かれている。本実施例では、ブロックＡ
〜Ｋがプログラム領域，ブロックＬ〜Ｐまでがデータ領
域である。図３は上記ＲＯＭ８内のデータを消去するた
めの専用レジスタの構成を示す。消去レジスタは上記内
部レジスタ領域３ｄに配置され、２バイトで構成されて
いる。消去レジスタ１及び２の各ビットはＲＯＭ８内の
各ブロックＡ〜Ｐに対応しており、このビットを例えば
１にするとそれに対応したブロックの内容が消去され
る。従って、例えば、データ領域であるブロックＭのデ
ータのみを書き換えたい場合は、まず、消去レジスタ２
のビット４を１にしてブロックＭのデータを消去し、そ
の後ブロックＭにデータを書き込む操作を行えば良い。
【００１１】図４は外部機器であるメモリ書換機１１と
の通信でＣＰＵ８内のメモリ内容を書き換えていくとき
のＣＰＵ８の内部状態を示す状態遷移図である。メモリ
書換機１１との通信を開始する前はＳ１でメモリ書換機
１１からの通信待ち状態にある。ここで、メモリ書換機
１１から「ＩＮＩＴ」と言うコマンドが入力された場
合、〈ＩＮＩＴ〉と言うコマンドをエンジン制御装置１
からメモリ書換機１１に送信してやり、「ＩＮＩＴ」コ
マンドを受信したことを知らせると同時に、Ｓ２の設定
コマンド待ち状態にはいる。Ｓ１で「ＩＮＩＴ」以外の
コマンドが入力された場合は〈エラー〉コマンドを送信
し、元の状態Ｓ１に戻る。以下、各状態においても同様
に、その状態に応じたコマンドが入力された場合はそれ
に対するコマンドを送信し、次の状態に遷移する。それ
以外の場合は〈エラー〉コマンドを送信し、初期状態で
あるＳ１に戻る構成である。初期状態Ｓ１から「ＩＮＩ
Ｔ」コマンド入力後、Ｓ２の設定コマンド待ち状態に遷
移し、次のコマンドを待つ。Ｓ２でプログラム変更モー
ドにはいるための「ＰＲＯＧ」コマンドを受信した場合
はＳ３に、データ変更モードにはいるための「ＤＡＴ
Ａ」コマンドを受信した場合はＳ７に、それ以外はＳ１
にそれぞれ遷移する。Ｓ３に遷移した場合はプログラム
変更モードに入り、Ｓ７に遷移した場合はデータ変更モ
ードに入る。Ｓ３で「ＧＯ」コマンドを受信した場合は
Ｓ４に入り、変更のデータが入力された場合Ｓ５に移
り、データ変更の処理を行う。この処理が終了したら次
のデータが入力されるのを待つため、〈データ〉コマン
ドを送信後、再びＳ４に戻る。所定個数のデータが入力
されたら、Ｓ５から終了コマンド待ち状態のＳ６に移
る。Ｓ６では「ＥＸＩＴ」コマンドが受信された場合、
〈ＥＸＩＴ〉コマンドを送信し、Ｓ１に戻ってプログラ
ム変更モードを終了する。一方、Ｓ２で「ＤＡＴＡ」コ
マンドを受信した場合はデータ変更モードに入り、Ｓ７
で変更する上記ＲＯＭ８内のブロックの指定である「Ａ
ＤＤＲ」データを受信し、Ｓ８に入る。Ｓ８で処理の開
始コマンドである「ＧＯ」コマンドを受けた後、Ｓ９とＳ
１０でデータ変更の処理を行う。Ｓ９では変更すべきデ
ータが受信されたらＳ１０に移り、変更の処理を実行す
る。処理終了後、〈データ〉を送信し、Ｓ９の状態に再
び戻り、次のデータを待つ。所定個数のデータが入力さ
れたらＳ６の状態に移り、「ＥＸＩＴ」コマンド待ち状態
にはいる。以下、プログラム変更モードと同様に「ＥＸ
ＩＴ」コマンドが入力されたら、〈ＥＸＩＴ〉コマンド
を送信し、Ｓ１の状態に戻ってデータ変更モードを終了
する。
の通信でＣＰＵ８内のメモリ内容を書き換えていくとき
のＣＰＵ８の内部状態を示す状態遷移図である。メモリ
書換機１１との通信を開始する前はＳ１でメモリ書換機
１１からの通信待ち状態にある。ここで、メモリ書換機
１１から「ＩＮＩＴ」と言うコマンドが入力された場
合、〈ＩＮＩＴ〉と言うコマンドをエンジン制御装置１
からメモリ書換機１１に送信してやり、「ＩＮＩＴ」コ
マンドを受信したことを知らせると同時に、Ｓ２の設定
コマンド待ち状態にはいる。Ｓ１で「ＩＮＩＴ」以外の
コマンドが入力された場合は〈エラー〉コマンドを送信
し、元の状態Ｓ１に戻る。以下、各状態においても同様
に、その状態に応じたコマンドが入力された場合はそれ
に対するコマンドを送信し、次の状態に遷移する。それ
以外の場合は〈エラー〉コマンドを送信し、初期状態で
あるＳ１に戻る構成である。初期状態Ｓ１から「ＩＮＩ
Ｔ」コマンド入力後、Ｓ２の設定コマンド待ち状態に遷
移し、次のコマンドを待つ。Ｓ２でプログラム変更モー
ドにはいるための「ＰＲＯＧ」コマンドを受信した場合
はＳ３に、データ変更モードにはいるための「ＤＡＴ
Ａ」コマンドを受信した場合はＳ７に、それ以外はＳ１
にそれぞれ遷移する。Ｓ３に遷移した場合はプログラム
変更モードに入り、Ｓ７に遷移した場合はデータ変更モ
ードに入る。Ｓ３で「ＧＯ」コマンドを受信した場合は
Ｓ４に入り、変更のデータが入力された場合Ｓ５に移
り、データ変更の処理を行う。この処理が終了したら次
のデータが入力されるのを待つため、〈データ〉コマン
ドを送信後、再びＳ４に戻る。所定個数のデータが入力
されたら、Ｓ５から終了コマンド待ち状態のＳ６に移
る。Ｓ６では「ＥＸＩＴ」コマンドが受信された場合、
〈ＥＸＩＴ〉コマンドを送信し、Ｓ１に戻ってプログラ
ム変更モードを終了する。一方、Ｓ２で「ＤＡＴＡ」コ
マンドを受信した場合はデータ変更モードに入り、Ｓ７
で変更する上記ＲＯＭ８内のブロックの指定である「Ａ
ＤＤＲ」データを受信し、Ｓ８に入る。Ｓ８で処理の開
始コマンドである「ＧＯ」コマンドを受けた後、Ｓ９とＳ
１０でデータ変更の処理を行う。Ｓ９では変更すべきデ
ータが受信されたらＳ１０に移り、変更の処理を実行す
る。処理終了後、〈データ〉を送信し、Ｓ９の状態に再
び戻り、次のデータを待つ。所定個数のデータが入力さ
れたらＳ６の状態に移り、「ＥＸＩＴ」コマンド待ち状態
にはいる。以下、プログラム変更モードと同様に「ＥＸ
ＩＴ」コマンドが入力されたら、〈ＥＸＩＴ〉コマンド
を送信し、Ｓ１の状態に戻ってデータ変更モードを終了
する。
【００１２】図５は図４の通信を行ったときのエンジン
制御装置１内のプログラムの動作を示すフローチャート
である。本実施例ではメモリ書換機１１との通信はシリ
アル通信を用いている。図５はメモリ書換機１１からデ
ータが送信されたとき発生するＳＣＩ割り込みの処理を
示している。ＳＣＩ割り込みが発生したら、まずＳ20で
ＩＮＩＴ flag，Ｓ２１でＰＲＯＧ flag，Ｓ２２でＤ
ＡＴＡ flagが１かどうかを確認する。Ｓ２０でＩＮＩ
Ｔ flagが０の場合、現在図４のＳ１である通信待ち状
態にあることを示しており、Ｓ２８で今回入力されたデ
ータが「INIT」コマンドであるかどうかを確認する。
「ＩＮＩＴ」コマンドでない場合はＳ２５に進み、〈エ
ラー〉コマンドを出力し、ＩＮＩＴ，ＰＲＯＧ，ＤＡＴ
Ａの各flagをそれぞれ０にして通信の初期状態に戻る処
理をしてＳＣＩ割り込み処理を終了する。Ｓ２８で「Ｉ
ＮＩＴ」コマンドであることを確認したら、Ｓ２９で
〈ＩＮＩＴ〉コマンドをメモリ書換機１１に出力し、且
つＩＮＩＴ flagを１にして処理を終了する。Ｓ２０で
ＩＮＩＴ flagが１であった場合、図４のＳ２以降の状
態にあることを示しているため、以下でどこの状態であ
るかを確認する。Ｓ２１ではＰＲＯＧ flagでプログラ
ム変更モードかを確認し、flagが１のときはＳ３１に進
み、プログラムの変更処理を行う。そうでないときは、
Ｓ２２でＤＡＴＡ flagでデータ変更モードかを確認す
る。データ変更モードである場合はＳ３０に進み、デー
タ変更処理を行う。Ｓ３０でflagが０の場合は、図４の
Ｓ２の状態にあるため、今回入力されたデータが「ＰＲ
ＯＧ」または「ＤＡＴＡ」コマンドであるかをＳ２３，
Ｓ２４で確認する。Ｓ２３で「ＰＲＯＧ」コマンドが入
力されたと判断されたら、Ｓ２７に進み、〈ＰＲＯＧ〉
コマンドを出力及びＰＲＯＧ flagを１にしてプログラ
ム変更モードに入る。一方、Ｓ２４で「DATA」コマンドが
入力されたと判断されたらＳ２６に進み、〈ＤＡＴＡ〉
コマンドの出力及びＤＡＴＡ flagを１にしてデータ変
更モードに入る。Ｓ２３，Ｓ２４でどちらのコマンドも
確認されなかった場合はデータ通信エラーと判断してＳ
２５に進み、〈エラー〉コマンドの出力及びＩＮＩＴ，
ＰＲＯＧ，ＤＡＴＡの各flagを０にして初期状態である
図４のＳ１の状態に戻る。
制御装置１内のプログラムの動作を示すフローチャート
である。本実施例ではメモリ書換機１１との通信はシリ
アル通信を用いている。図５はメモリ書換機１１からデ
ータが送信されたとき発生するＳＣＩ割り込みの処理を
示している。ＳＣＩ割り込みが発生したら、まずＳ20で
ＩＮＩＴ flag，Ｓ２１でＰＲＯＧ flag，Ｓ２２でＤ
ＡＴＡ flagが１かどうかを確認する。Ｓ２０でＩＮＩ
Ｔ flagが０の場合、現在図４のＳ１である通信待ち状
態にあることを示しており、Ｓ２８で今回入力されたデ
ータが「INIT」コマンドであるかどうかを確認する。
「ＩＮＩＴ」コマンドでない場合はＳ２５に進み、〈エ
ラー〉コマンドを出力し、ＩＮＩＴ，ＰＲＯＧ，ＤＡＴ
Ａの各flagをそれぞれ０にして通信の初期状態に戻る処
理をしてＳＣＩ割り込み処理を終了する。Ｓ２８で「Ｉ
ＮＩＴ」コマンドであることを確認したら、Ｓ２９で
〈ＩＮＩＴ〉コマンドをメモリ書換機１１に出力し、且
つＩＮＩＴ flagを１にして処理を終了する。Ｓ２０で
ＩＮＩＴ flagが１であった場合、図４のＳ２以降の状
態にあることを示しているため、以下でどこの状態であ
るかを確認する。Ｓ２１ではＰＲＯＧ flagでプログラ
ム変更モードかを確認し、flagが１のときはＳ３１に進
み、プログラムの変更処理を行う。そうでないときは、
Ｓ２２でＤＡＴＡ flagでデータ変更モードかを確認す
る。データ変更モードである場合はＳ３０に進み、デー
タ変更処理を行う。Ｓ３０でflagが０の場合は、図４の
Ｓ２の状態にあるため、今回入力されたデータが「ＰＲ
ＯＧ」または「ＤＡＴＡ」コマンドであるかをＳ２３，
Ｓ２４で確認する。Ｓ２３で「ＰＲＯＧ」コマンドが入
力されたと判断されたら、Ｓ２７に進み、〈ＰＲＯＧ〉
コマンドを出力及びＰＲＯＧ flagを１にしてプログラ
ム変更モードに入る。一方、Ｓ２４で「DATA」コマンドが
入力されたと判断されたらＳ２６に進み、〈ＤＡＴＡ〉
コマンドの出力及びＤＡＴＡ flagを１にしてデータ変
更モードに入る。Ｓ２３，Ｓ２４でどちらのコマンドも
確認されなかった場合はデータ通信エラーと判断してＳ
２５に進み、〈エラー〉コマンドの出力及びＩＮＩＴ，
ＰＲＯＧ，ＤＡＴＡの各flagを０にして初期状態である
図４のＳ１の状態に戻る。
【００１３】図６は図５の処理でプログラム変更モード
に入ったときのＳ３１の処理を説明するフローチャート
である。ＣＰＵ３は通常内蔵したＲＯＭ８に格納された
プログラムで動作するため、そのプログラムの書き換え
を行う際、ＲＯＭ８の内容を消去するとＣＰＵ３が動作
しなくなってしまう。それを防ぐため、プログラムの変
更を行うときはプログラム書換のプログラムをＲＯＭ８
上で動作させるのではなく、ＲＡＭ９上で行わせる必要
がある。図６の処理はそのプログラム書換のプログラム
をＲＡＭ９上で行わせる様にした処理を示す。尚、プロ
グラム書換のプログラムは元々ＲＯＭ８上にあり、それ
を実行する際は一旦ＲＡＭ９に転送後行うようにしてい
る。図６のＳ４０で「ＧＯ」コマンドかどうかを確認
し、もし、「ＧＯ」コマンドでなければ、送信されたコ
マンドが異常であるため、Ｓ４３に進み〈エラー〉コマ
ンド出力後、ＩＮＩＴ，ＰＲＯＧの各flagを０にして初
期状態に戻る。「ＧＯ」コマンドであればＳ４１へ進
み、プログラム書換のプログラムをＲＯＭ８からＲＡＭ
９へ転送する処理を行う。転送処理が終了後、Ｓ４２で
ＲＡＭ９に転送したプログラムへジャンプし、ＲＡＭ９
上のプログラムを実行する。
に入ったときのＳ３１の処理を説明するフローチャート
である。ＣＰＵ３は通常内蔵したＲＯＭ８に格納された
プログラムで動作するため、そのプログラムの書き換え
を行う際、ＲＯＭ８の内容を消去するとＣＰＵ３が動作
しなくなってしまう。それを防ぐため、プログラムの変
更を行うときはプログラム書換のプログラムをＲＯＭ８
上で動作させるのではなく、ＲＡＭ９上で行わせる必要
がある。図６の処理はそのプログラム書換のプログラム
をＲＡＭ９上で行わせる様にした処理を示す。尚、プロ
グラム書換のプログラムは元々ＲＯＭ８上にあり、それ
を実行する際は一旦ＲＡＭ９に転送後行うようにしてい
る。図６のＳ４０で「ＧＯ」コマンドかどうかを確認
し、もし、「ＧＯ」コマンドでなければ、送信されたコ
マンドが異常であるため、Ｓ４３に進み〈エラー〉コマ
ンド出力後、ＩＮＩＴ，ＰＲＯＧの各flagを０にして初
期状態に戻る。「ＧＯ」コマンドであればＳ４１へ進
み、プログラム書換のプログラムをＲＯＭ８からＲＡＭ
９へ転送する処理を行う。転送処理が終了後、Ｓ４２で
ＲＡＭ９に転送したプログラムへジャンプし、ＲＡＭ９
上のプログラムを実行する。
【００１４】図７は上記処理でＲＡＭ９上に転送された
プログラム書換のプログラムの処理を示すフローチャー
トである。図６のＳ４２でＲＡＭ９にジャンプした後Ｓ
５０に進み、ＲＯＭ８のプログラム領域であるブロック
Ａ〜Ｋの内容を消去する。ここで、メモリ書換機１１か
らシリアル通信でデータを送信してきたとき、ＳＣＩ割
り込みがＣＰＵ３に発生するが、そのときの処理プログ
ラムにジャンプするためにベクタアドレスが必要とな
る。ベクタアドレスにはその割り込み処理のプログラム
の先頭アドレスが入っている。本実施例の場合、上記ベ
クタアドレスはＲＯＭ８のブロックＡ上に配置されてお
り、上記プログラム書換のプログラムを実行するとき
は、そのベクタアドレスをＲＡＭ９にジャンプするよう
に設定する必要がある。また、プログラムの書換が終了
した後、ＳＣＩ割り込みが発生したときはＲＯＭ８上の
プログラムを実行させる必要があるため、再度上記ベク
タアドレスを書き換えなければならない。Ｓ５１ではＲ
ＡＭ９上でプログラムを実行させるため、ＲＯＭ８上の
ブロックＡにあるベクタアドレスに上記ＲＡＭ９上のプ
ログラムの先頭アドレスを書き込む処理を行う。この処
理を終了することによりプログラム書き込み可能とな
る。以下、Ｓ５２で〈ＧＯ〉コマンドを出力し、ＧＯ
flagを１にしてプログラム書換中であることを記憶す
る。Ｓ５３では、プログラム書換の際、順次送信されて
くるデータを書き込むアドレスを表すMADRをイニシャラ
イズして、一旦処理を終了して図４のＳ４のデータ待ち
状態になる。この状態でデータが送信されて来たとき再
びＳＣＩ割り込みが発生し、図７のＳ５４に進む。Ｓ５
４ではプログラム書き込み中かどうかをＧＯ flagで確
認し、書き込み中と判断された場合はＳ５５に進み、現
在書き込もうとしているアドレスがブロックＡかどうか
確認する。ブロックＡと判断された場合は、入力された
データを一旦ＲＡＭ９上のＭＰＲＧと言う領域に格納す
る。ＭＰＲＧはブロックＡと同じだけのメモリサイズを
有し、送信されてきたデータをアドレス順に順次格納し
ていく。これは、ブロックＡには上記のように、ＳＣＩ
のベクタアドレスがあるため、直接ＲＯＭ８上に書き込
みを行うとこのベクタアドレスの内容を破壊してしまう
ため、それを防止するための処置である。一方、Ｓ５５
でブロックＡに相当していないときはＳ５６でＭＡＤＲ
にあるＲＯＭ８上のアドレスに転送されたデータを書き
込む。次にＳ５８で書き込みアドレスを示すＭＡＤＲの
内容をインクリメントする。これで、送信されたデータ
は所定のアドレスに書き込まれたことになり、次のデー
タが入力されるまで一旦処理を終了するため、Ｓ59で
〈データ〉コマンドを出力する。Ｓ６０ではＭＡＤＲの
値が所定値以上、即ち、プログラム領域に全て書き込ん
だかどうかを確認する。ＭＡＤＲが所定値以下であれ
ば、まだプログラム変更中ということで次のデータが入
力されるまで割り込み処理を終了する。Ｓ６０で所定値
以下と確認された場合はプログラム領域の変更が全て終
了したと判断し、ＧＯ flagを０にしてプログラム変更
処理が終了したこと記憶する。この後、ＳＣＩ割り込み
が発生した場合、Ｓ５４でＧＯflagが０であるため、送
信されてきたデータが「ＥＸＩＴ」コマンドであるかど
うかをＳ６２で確認する。「ＥＸＩＴ」コマンドでなけ
れば、そのコマンドが入力されるまでまつため、一旦処
理を終了する。Ｓ６２で「ＥＸＩＴ」コマンドを確認し
たらＳ６３以降に進み、上記ブロックＡの分をＲＡＭ９
のＭＰＲＧから転送する処理を行う。まず、Ｓ６３でブ
ロックＡの内容を消去し、Ｓ６４で上記ブロックＡにＭ
ＰＲＧの内容を書き込む。この書き込み処理が終了した
らＳ６５で〈ＥＸＩＴ〉コマンドを出力し、ＩＮＴ，Ｐ
ＲＯＧの各flagを０にして処理を終了する。以上の動作
でＲＯＭ８内のプログラムが変更できる。
プログラム書換のプログラムの処理を示すフローチャー
トである。図６のＳ４２でＲＡＭ９にジャンプした後Ｓ
５０に進み、ＲＯＭ８のプログラム領域であるブロック
Ａ〜Ｋの内容を消去する。ここで、メモリ書換機１１か
らシリアル通信でデータを送信してきたとき、ＳＣＩ割
り込みがＣＰＵ３に発生するが、そのときの処理プログ
ラムにジャンプするためにベクタアドレスが必要とな
る。ベクタアドレスにはその割り込み処理のプログラム
の先頭アドレスが入っている。本実施例の場合、上記ベ
クタアドレスはＲＯＭ８のブロックＡ上に配置されてお
り、上記プログラム書換のプログラムを実行するとき
は、そのベクタアドレスをＲＡＭ９にジャンプするよう
に設定する必要がある。また、プログラムの書換が終了
した後、ＳＣＩ割り込みが発生したときはＲＯＭ８上の
プログラムを実行させる必要があるため、再度上記ベク
タアドレスを書き換えなければならない。Ｓ５１ではＲ
ＡＭ９上でプログラムを実行させるため、ＲＯＭ８上の
ブロックＡにあるベクタアドレスに上記ＲＡＭ９上のプ
ログラムの先頭アドレスを書き込む処理を行う。この処
理を終了することによりプログラム書き込み可能とな
る。以下、Ｓ５２で〈ＧＯ〉コマンドを出力し、ＧＯ
flagを１にしてプログラム書換中であることを記憶す
る。Ｓ５３では、プログラム書換の際、順次送信されて
くるデータを書き込むアドレスを表すMADRをイニシャラ
イズして、一旦処理を終了して図４のＳ４のデータ待ち
状態になる。この状態でデータが送信されて来たとき再
びＳＣＩ割り込みが発生し、図７のＳ５４に進む。Ｓ５
４ではプログラム書き込み中かどうかをＧＯ flagで確
認し、書き込み中と判断された場合はＳ５５に進み、現
在書き込もうとしているアドレスがブロックＡかどうか
確認する。ブロックＡと判断された場合は、入力された
データを一旦ＲＡＭ９上のＭＰＲＧと言う領域に格納す
る。ＭＰＲＧはブロックＡと同じだけのメモリサイズを
有し、送信されてきたデータをアドレス順に順次格納し
ていく。これは、ブロックＡには上記のように、ＳＣＩ
のベクタアドレスがあるため、直接ＲＯＭ８上に書き込
みを行うとこのベクタアドレスの内容を破壊してしまう
ため、それを防止するための処置である。一方、Ｓ５５
でブロックＡに相当していないときはＳ５６でＭＡＤＲ
にあるＲＯＭ８上のアドレスに転送されたデータを書き
込む。次にＳ５８で書き込みアドレスを示すＭＡＤＲの
内容をインクリメントする。これで、送信されたデータ
は所定のアドレスに書き込まれたことになり、次のデー
タが入力されるまで一旦処理を終了するため、Ｓ59で
〈データ〉コマンドを出力する。Ｓ６０ではＭＡＤＲの
値が所定値以上、即ち、プログラム領域に全て書き込ん
だかどうかを確認する。ＭＡＤＲが所定値以下であれ
ば、まだプログラム変更中ということで次のデータが入
力されるまで割り込み処理を終了する。Ｓ６０で所定値
以下と確認された場合はプログラム領域の変更が全て終
了したと判断し、ＧＯ flagを０にしてプログラム変更
処理が終了したこと記憶する。この後、ＳＣＩ割り込み
が発生した場合、Ｓ５４でＧＯflagが０であるため、送
信されてきたデータが「ＥＸＩＴ」コマンドであるかど
うかをＳ６２で確認する。「ＥＸＩＴ」コマンドでなけ
れば、そのコマンドが入力されるまでまつため、一旦処
理を終了する。Ｓ６２で「ＥＸＩＴ」コマンドを確認し
たらＳ６３以降に進み、上記ブロックＡの分をＲＡＭ９
のＭＰＲＧから転送する処理を行う。まず、Ｓ６３でブ
ロックＡの内容を消去し、Ｓ６４で上記ブロックＡにＭ
ＰＲＧの内容を書き込む。この書き込み処理が終了した
らＳ６５で〈ＥＸＩＴ〉コマンドを出力し、ＩＮＴ，Ｐ
ＲＯＧの各flagを０にして処理を終了する。以上の動作
でＲＯＭ８内のプログラムが変更できる。
【００１５】図８はエンジン２の制御データを変更する
ときの処理を示すフローチャートである。データ変更処
理は、上記プログラム変更処理とは異なり、変更プログ
ラムをＲＡＭ９上で動作させる必要はない。図５の処理
でデータ変更モードと判断され、Ｓ３０に進んだら図８
のＳ７０の処理を実行する。Ｓ７０では変更するROM8上
のブロックを示すデータが入力済みであることを表すＡ
ＤＤＲ flagが１かどうか確認する。ＡＤＤＲ flagが
０の場合、今回入力されたデータが上記変更対象のブロ
ックを表すデータであるため、Ｓ７１でＲＡＭ９上のＭ
１にそのデータを格納する。次にＳ７２でそのブロック
が書換可能なブロック、即ち、指定されたブロックがデ
ータ領域のブロックであり、プログラム領域のブロック
ではないことを確認する。もし、データ領域ではないと
き、Ｓ７４に進み、〈エラー〉コマンドの出力とＩＮＩ
Ｔ，ＤＡＴＡの各flagを０にして、初期状態に戻る。Ｓ
72でデータ領域であることを確認後、Ｓ７３でそのブロ
ックが書き換えられた回数を記憶しているＤＣＣＮＴｉ
の値が所定値以上であるかどうかを確認する。これは、
書換可能な不揮発性メモリの場合、その構造上書き込み
回数に制限がある。この制限を超えて書き込みを行った
場合、素子の破壊につながる可能性がある。本発明では
これを防止するため、書き込み回数を各ブロック毎に記
憶しておき、制限回数を超えている場合は書き込みを禁
止している。Ｓ７３で所定書き込み回数を超えていると
判断された場合はエラーとして、Ｓ７４に進む。Ｓ７３
で所定書き込み回数に達していない場合はＳ７５でかき
込み回数のカウント値をインクリメントする。Ｓ７６で
〈ＡＤＤＲ〉コマンドを出力し、ＡＤＤＲ flagを１に
して次のコマンドを待つ。再びＳＣＩ割り込みが発生し
たとき、Ｓ７０でADDRflag＝１となるため、Ｓ７７に進
む。ここではデータ変更中であることを表すＧＯ flag
の状態を確認し、データ変更中でなければＳ８４で今回
送信されてきたデータが「ＧＯ」コマンドであることを
確認する。「ＧＯ」コマンドであればＳ８５で上記Ｍ１
に示されたブロックの内容を消去し、Ｓ８６で書き込み
の際のアドレスを示すＭＡＤＲをイニシャライズする。
更に、Ｓ８７で〈ＧＯ〉コマンドを出力し、ＧＯ flag
を１にする。Ｓ７７でＧＯ flagが１即ちデータ変更中
と判定されたら、以降送信されてくるデータは変更用の
データなので順次指定されたアドレスに書き込んでい
く。Ｓ７８ではＭＡＤＲに示されたアドレスに送信され
てきたデータを書き込み、Ｓ７９ではそのアドレス（Ｍ
ＡＤＲ）をインクリメントする。Ｓ８０ではデータの書
き込みが完了したことをメモリ書き込み機１１に知らせ
るため、〈データ〉コマンドを出力する。Ｓ８２ではＭ
ＡＤＲの値が所定値に達したか、即ち、指定されたブロ
ックのデータが全て書き換えられたかを判断し、全て書
き換えられたときはＳ８３でＧＯ flagを０にしてデー
タ変更処理終了を示して割り込み処理を終了する。次に
データが送信された場合は、Ｓ８４でＧＯ flagが０で
あるため、Ｓ８４に進む。ここで、「ＧＯ」コマンドは
既に入力されているため、Ｓ８８に進む。ここでは送信
されてきたデータが「ＥＸＩＴ」コマンドかどうかを確
認し、「ＥＸＩＴ」コマンドであれば〈ＥＸＩＴ〉コマ
ンドを出力（Ｓ８９）し、そうでない場合は〈エラー〉
コマンドを出力（Ｓ９０）してそれぞれＳ９１に進む。
Ｓ９１では一連の処理を終了したため、初期状態に戻る
のにＩＮＩＴ，ＤＡＴＡ，ＡＤＤＲの各flagをクリアし
てデータ変更の処理を終了する。
ときの処理を示すフローチャートである。データ変更処
理は、上記プログラム変更処理とは異なり、変更プログ
ラムをＲＡＭ９上で動作させる必要はない。図５の処理
でデータ変更モードと判断され、Ｓ３０に進んだら図８
のＳ７０の処理を実行する。Ｓ７０では変更するROM8上
のブロックを示すデータが入力済みであることを表すＡ
ＤＤＲ flagが１かどうか確認する。ＡＤＤＲ flagが
０の場合、今回入力されたデータが上記変更対象のブロ
ックを表すデータであるため、Ｓ７１でＲＡＭ９上のＭ
１にそのデータを格納する。次にＳ７２でそのブロック
が書換可能なブロック、即ち、指定されたブロックがデ
ータ領域のブロックであり、プログラム領域のブロック
ではないことを確認する。もし、データ領域ではないと
き、Ｓ７４に進み、〈エラー〉コマンドの出力とＩＮＩ
Ｔ，ＤＡＴＡの各flagを０にして、初期状態に戻る。Ｓ
72でデータ領域であることを確認後、Ｓ７３でそのブロ
ックが書き換えられた回数を記憶しているＤＣＣＮＴｉ
の値が所定値以上であるかどうかを確認する。これは、
書換可能な不揮発性メモリの場合、その構造上書き込み
回数に制限がある。この制限を超えて書き込みを行った
場合、素子の破壊につながる可能性がある。本発明では
これを防止するため、書き込み回数を各ブロック毎に記
憶しておき、制限回数を超えている場合は書き込みを禁
止している。Ｓ７３で所定書き込み回数を超えていると
判断された場合はエラーとして、Ｓ７４に進む。Ｓ７３
で所定書き込み回数に達していない場合はＳ７５でかき
込み回数のカウント値をインクリメントする。Ｓ７６で
〈ＡＤＤＲ〉コマンドを出力し、ＡＤＤＲ flagを１に
して次のコマンドを待つ。再びＳＣＩ割り込みが発生し
たとき、Ｓ７０でADDRflag＝１となるため、Ｓ７７に進
む。ここではデータ変更中であることを表すＧＯ flag
の状態を確認し、データ変更中でなければＳ８４で今回
送信されてきたデータが「ＧＯ」コマンドであることを
確認する。「ＧＯ」コマンドであればＳ８５で上記Ｍ１
に示されたブロックの内容を消去し、Ｓ８６で書き込み
の際のアドレスを示すＭＡＤＲをイニシャライズする。
更に、Ｓ８７で〈ＧＯ〉コマンドを出力し、ＧＯ flag
を１にする。Ｓ７７でＧＯ flagが１即ちデータ変更中
と判定されたら、以降送信されてくるデータは変更用の
データなので順次指定されたアドレスに書き込んでい
く。Ｓ７８ではＭＡＤＲに示されたアドレスに送信され
てきたデータを書き込み、Ｓ７９ではそのアドレス（Ｍ
ＡＤＲ）をインクリメントする。Ｓ８０ではデータの書
き込みが完了したことをメモリ書き込み機１１に知らせ
るため、〈データ〉コマンドを出力する。Ｓ８２ではＭ
ＡＤＲの値が所定値に達したか、即ち、指定されたブロ
ックのデータが全て書き換えられたかを判断し、全て書
き換えられたときはＳ８３でＧＯ flagを０にしてデー
タ変更処理終了を示して割り込み処理を終了する。次に
データが送信された場合は、Ｓ８４でＧＯ flagが０で
あるため、Ｓ８４に進む。ここで、「ＧＯ」コマンドは
既に入力されているため、Ｓ８８に進む。ここでは送信
されてきたデータが「ＥＸＩＴ」コマンドかどうかを確
認し、「ＥＸＩＴ」コマンドであれば〈ＥＸＩＴ〉コマ
ンドを出力（Ｓ８９）し、そうでない場合は〈エラー〉
コマンドを出力（Ｓ９０）してそれぞれＳ９１に進む。
Ｓ９１では一連の処理を終了したため、初期状態に戻る
のにＩＮＩＴ，ＤＡＴＡ，ＡＤＤＲの各flagをクリアし
てデータ変更の処理を終了する。
【００１６】図９はＲＯＭ８を内蔵したＣＰＵ３のスク
リーニングをオンボード上（エンジン制御装置１に実装
した状態）で実施する手順を示すフローチャートであ
る。上記方法によりＲＯＭ８にプログラムまたはデータ
を書き込んだエンジン制御装置をＳ９３により通常の電
源電圧とし、Ｓ９４で動作確認を行う。Ｓ９５で正常に
動作しているか否か判定し、誤動作した場合はＳ１０４
で不合格品となる。正常の場合はＳ９６で安定化電源電
圧を通常よりも高い電圧に切り換える。Ｓ９７で電源電
圧が切り換わったか否かを判定し、電圧が切り換わって
いない場合は、Ｓ９６に戻る。切り換わった場合はＳ９
８において、周辺温度を高温にした状態でＣＰＵ３にあ
らかじめに定めた所定時間通電し、スクリーニングを行
う。スクリーニング終了後、Ｓ９９において安定化電源
電圧を通常電圧に切り換える。
リーニングをオンボード上（エンジン制御装置１に実装
した状態）で実施する手順を示すフローチャートであ
る。上記方法によりＲＯＭ８にプログラムまたはデータ
を書き込んだエンジン制御装置をＳ９３により通常の電
源電圧とし、Ｓ９４で動作確認を行う。Ｓ９５で正常に
動作しているか否か判定し、誤動作した場合はＳ１０４
で不合格品となる。正常の場合はＳ９６で安定化電源電
圧を通常よりも高い電圧に切り換える。Ｓ９７で電源電
圧が切り換わったか否かを判定し、電圧が切り換わって
いない場合は、Ｓ９６に戻る。切り換わった場合はＳ９
８において、周辺温度を高温にした状態でＣＰＵ３にあ
らかじめに定めた所定時間通電し、スクリーニングを行
う。スクリーニング終了後、Ｓ９９において安定化電源
電圧を通常電圧に切り換える。
【００１７】Ｓ１００で電源電圧が切り換わったか否か
判定し、電圧が切り換わっていない場合はＳ９９に戻
る。切り換わった場合はＳ１０１で動作確認を行う。Ｓ
１０２で正常に動作しているか否か判定し、誤動作した
場合はＳ１０４で不合格品となり、正常の場合は合格と
なる。
判定し、電圧が切り換わっていない場合はＳ９９に戻
る。切り換わった場合はＳ１０１で動作確認を行う。Ｓ
１０２で正常に動作しているか否か判定し、誤動作した
場合はＳ１０４で不合格品となり、正常の場合は合格と
なる。
【００１８】以上の方法で、ＲＯＭ８上のプログラムま
たはデータを外部機器からの通信で変更後、オンボード
上でＣＰＵ３のスクリーニングが可能となり、初期不良
の摘出が未然に行える様になる。
たはデータを外部機器からの通信で変更後、オンボード
上でＣＰＵ３のスクリーニングが可能となり、初期不良
の摘出が未然に行える様になる。
【００１９】
【発明の効果】本発明によれば、エンジン制御内のメモ
リ内容変更後、オンボード状態でCPUのスクリーニング
が可能となり、初期不良の摘出が未然に行える様にな
る。
リ内容変更後、オンボード状態でCPUのスクリーニング
が可能となり、初期不良の摘出が未然に行える様にな
る。
【図１】本発明の構成を示すブロック図である。
【図２】ＣＰＵ内蔵のＲＯＭの構成を示すメモリマップ
である。
である。
【図３】ＲＯＭ内のブロック毎に消去するレジスタの構
成を示す構成図である。
成を示す構成図である。
【図４】メモリ書換機との通信を行ったときのＣＰＵ内
の状態を示す状態遷移図である。
の状態を示す状態遷移図である。
【図５】プログラム変更モードまたはデータ変更モード
に移るときの動作を示すフローチャートである。
に移るときの動作を示すフローチャートである。
【図６】プログラム変更モード時、プログラムをＲＡＭ
上に転送する動作を示すフローチャートである。
上に転送する動作を示すフローチャートである。
【図７】ＲＡＭ上で動作するプログラム変更のプログラ
ムの内容を示すフローチャートである。
ムの内容を示すフローチャートである。
【図８】データ変更時のプログラムの内容を示すフロー
チャートである。
チャートである。
【図９】ＣＰＵのスクリーニングを行う手順のフローチ
ャートである。
ャートである。
１…エンジン制御装置、２…エンジン、３…ＣＰＵ、３
ａ…ＲＯＭ領域、３ｂ…外部メモリ空間、３ｃ…ＲＡＭ
領域、３ｄ…内部レジスタ領域、４…入力処理回路、５
…出力回路、６…Ｉ／Ｏ、７…ＭＰＵ、８…ＲＯＭ、９
…ＲＡＭ、１０…通信回路、１１…メモリ書換機、１２
…安定化電源回路、１３…バッテリ、１４…電源ライ
ン、１５…安定化電源電圧切り換え信号発生器。
ａ…ＲＯＭ領域、３ｂ…外部メモリ空間、３ｃ…ＲＡＭ
領域、３ｄ…内部レジスタ領域、４…入力処理回路、５
…出力回路、６…Ｉ／Ｏ、７…ＭＰＵ、８…ＲＯＭ、９
…ＲＡＭ、１０…通信回路、１１…メモリ書換機、１２
…安定化電源回路、１３…バッテリ、１４…電源ライ
ン、１５…安定化電源電圧切り換え信号発生器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/78 ５１０ Ｇ Ｇ１１Ｃ 7/00 (72)発明者 石川 秀明 茨城県勝田市大字高場2520番地 株式会社 日立製作所自動車機器事業部内
Claims (11)
- 【請求項１】データの消去及び書き込みが可能であり、
このデータの消去は予め定められたブロック毎に行える
読み出し専用の不揮発性メモリと、データの書き込み及
び読みだし可能な揮発性メモリとを内蔵し、この不揮発
性メモリに書き込まれたプログラムにしたがって動作す
るマイクロコンピュータを実装したエンジン制御装置に
おいて、このエンジン制御装置に外部装置と電気的に接
続でき、上記外部装置からの情報に従い上記マイクロコ
ンピュータに内蔵された不揮発性メモリの内容を消去、
及びデータの書き込みができる事を特徴としたエンジン
制御装置。 - 【請求項２】請求項１記載のエンジン制御装置におい
て、消去及び書き込みが可能な不揮発性メモリの内容
は、上記マイクロコンピュータを動作させるプログラム
であることを特徴とするエンジン制御装置。 - 【請求項３】請求項２記載のエンジン制御装置におい
て、上記プログラムの消去及び書き込みの実行が上記マ
イクロコンピュータに内蔵された揮発性メモリ上に格納
されたプログラムによって実施されることを特徴とする
エンジン制御装置。 - 【請求項４】請求項３記載のエンジン制御装置におい
て、上記揮発性メモリに格納される消去及び書き込みの
プログラムは、上記不揮発性メモリの消去及び書き込み
の動作を実行する前に該不揮発性メモリに予め格納され
ており、前記外部装置からの情報が入力されてから上記
揮発性メモリに転送されることを特徴とするエンジン制
御装置。 - 【請求項５】請求項１記載のエンジン制御装置におい
て、不揮発性メモリの内容の消去及び書き込みは、エン
ジンを制御するためのデータのみ可能とし、マイクロコ
ンピュータを動作させるプログラムは消去及び書き込み
を禁止することを特徴としたエンジン制御装置。 - 【請求項６】請求項５記載のエンジン制御装置におい
て、上記不揮発性メモリの消去及び書き込みの回数を記
憶する手段を有し、上記消去及び書き込みの回数が所定
回数に達した場合は消去及び書き込みを禁止することを
特徴とするエンジン制御装置。 - 【請求項７】請求項６記載のエンジン制御装置におい
て、上記不揮発性メモリの消去及び書き込みの回数を記
憶する手段は、上記消去可能なブロック毎に有している
ことを特徴とするエンジン制御装置。 - 【請求項８】請求項１記載のエンジン制御装置におい
て、不揮発性メモリの電源電圧を可変出来ることを特徴
とするエンジン制御装置。 - 【請求項９】請求項１記載のエンジン制御装置におい
て、外部装置からの情報に従い、エンジン制御装置内の
安定化電源の電圧値を可変出来ることを特徴とするエン
ジン制御装置。 - 【請求項１０】請求項１記載のエンジン制御装置におい
て、外部装置から不揮発性メモリの電源電圧を供給出来
ることを特徴とするエンジン制御装置。 - 【請求項１１】請求項１記載のエンジン制御装置におい
て、通常の不揮発性メモリの電源電圧よりも高い電圧を
印加し、周囲温度を高温にして動作させることにより、
オンボード上で不揮発性メモリのスクリーニングが出
来、不揮発性メモリの初期不良を摘出出来ることを特徴
とするエンジン制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6080133A JPH07287603A (ja) | 1994-04-19 | 1994-04-19 | エンジン制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6080133A JPH07287603A (ja) | 1994-04-19 | 1994-04-19 | エンジン制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07287603A true JPH07287603A (ja) | 1995-10-31 |
Family
ID=13709750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6080133A Pending JPH07287603A (ja) | 1994-04-19 | 1994-04-19 | エンジン制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07287603A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999007A (en) * | 1996-05-17 | 1999-12-07 | Nissan Motor Co., Ltd. | Burn-in apparatus outputting a precise, stable burn-in voltage |
| US6108598A (en) * | 1996-04-23 | 2000-08-22 | Mitsubishi Denki Kabusihiki Kaisha | Onboard control system for controlling devices installed on motor vehicle and method or rewriting control program and variables therefor |
| US6119064A (en) * | 1997-05-15 | 2000-09-12 | Nissan Motor Co., Ltd. | Vehicular control apparatus arranged for undergoing initial failure test after burn-in and method arranged therefor |
| EP1076241A3 (en) * | 1999-08-12 | 2003-10-29 | Hitachi, Ltd. | Engine control device |
-
1994
- 1994-04-19 JP JP6080133A patent/JPH07287603A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6108598A (en) * | 1996-04-23 | 2000-08-22 | Mitsubishi Denki Kabusihiki Kaisha | Onboard control system for controlling devices installed on motor vehicle and method or rewriting control program and variables therefor |
| US5999007A (en) * | 1996-05-17 | 1999-12-07 | Nissan Motor Co., Ltd. | Burn-in apparatus outputting a precise, stable burn-in voltage |
| US6119064A (en) * | 1997-05-15 | 2000-09-12 | Nissan Motor Co., Ltd. | Vehicular control apparatus arranged for undergoing initial failure test after burn-in and method arranged therefor |
| EP1076241A3 (en) * | 1999-08-12 | 2003-10-29 | Hitachi, Ltd. | Engine control device |
| US6781362B1 (en) | 1999-08-12 | 2004-08-24 | Hitachi, Ltd. | Engine control device having voltage adjustment circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6088262A (en) | Semiconductor device and electronic equipment having a non-volatile memory with a security function | |
| JP2821278B2 (ja) | 半導体集積回路 | |
| US6047393A (en) | Memory testing apparatus | |
| JPH09330598A (ja) | 記憶装置及びその特性劣化状態判定方法 | |
| JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
| JP2003317489A (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JPH09128229A (ja) | 電子制御装置 | |
| JPH07287603A (ja) | エンジン制御装置 | |
| JP2888720B2 (ja) | エンジン制御装置 | |
| KR100310486B1 (ko) | 마이크로컴퓨터 | |
| US20050188148A1 (en) | Data access controlling method in flash memory and data access controlling program | |
| JPS622399B2 (ja) | ||
| JP3477090B2 (ja) | エンジン制御装置 | |
| JP2002175193A (ja) | プログラム書き換え装置及びプログラム書き換え方法 | |
| JP2001344156A (ja) | フラッシュメモリを有する装置およびデータの書き換え方法 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| US20050246513A1 (en) | Electronic control device and data adjustment method | |
| JPH1027100A (ja) | プログラムデータ書換装置 | |
| JP2000243093A (ja) | フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法 | |
| JP3425838B2 (ja) | データ退避読み出し方法 | |
| JPH0830450A (ja) | 情報処理装置 | |
| JP3663043B2 (ja) | マイクロコンピュータの書き込み終了の判別方法 | |
| EP1083481A2 (en) | Computer and firmware writing method and apparatus thereof | |
| JP2738611B2 (ja) | 電子装置 | |
| JPH07119538A (ja) | エンジン制御装置 |