JPH07288499A - クロック間欠復調回路及び間欠受信復調装置 - Google Patents
クロック間欠復調回路及び間欠受信復調装置Info
- Publication number
- JPH07288499A JPH07288499A JP6075916A JP7591694A JPH07288499A JP H07288499 A JPH07288499 A JP H07288499A JP 6075916 A JP6075916 A JP 6075916A JP 7591694 A JP7591694 A JP 7591694A JP H07288499 A JPH07288499 A JP H07288499A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- phase
- demodulation
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 間欠受信時のクロック位相一致までの引き込
み時間を短縮し、受信機ＯＮ時間を短くした間欠復調回
路を得る。 【構成】 間欠して電源をオンオフされて待ち受け受信
をする受信回路と、上記受信回路の受信信号を復調し復
調データを得ると共に、復調データ中のタイミング検出
信号をクロック制御信号として位相制御回路に与える復
調回路と、常時電源投入されて基準クロックを持ち、電
源オン時には上記復調回路からのクロック制御信号と上
記基準クロックに基づく発振周波数との位相と周波数の
差を零にするよう復調データのためのシンボルクロック
を出力し、電源オフ時には上記クロック制御信号と基準
クロックに基づく発振周波数との位相差と周波数差を零
としてシンボルクロックの周波数と位相を保持して出力
する位相制御回路とを備えた。
み時間を短縮し、受信機ＯＮ時間を短くした間欠復調回
路を得る。 【構成】 間欠して電源をオンオフされて待ち受け受信
をする受信回路と、上記受信回路の受信信号を復調し復
調データを得ると共に、復調データ中のタイミング検出
信号をクロック制御信号として位相制御回路に与える復
調回路と、常時電源投入されて基準クロックを持ち、電
源オン時には上記復調回路からのクロック制御信号と上
記基準クロックに基づく発振周波数との位相と周波数の
差を零にするよう復調データのためのシンボルクロック
を出力し、電源オフ時には上記クロック制御信号と基準
クロックに基づく発振周波数との位相差と周波数差を零
としてシンボルクロックの周波数と位相を保持して出力
する位相制御回路とを備えた。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル方式移動
体通信機器等のクロック間欠復調と間欠受信に関するも
のである。
体通信機器等のクロック間欠復調と間欠受信に関するも
のである。
【０００２】
【従来の技術】従来、この種のクロック復調回路として
は図３に示すものがある。図中１はアンテナ、２は受信
機、３は復調器、４は復調器内の検波器及び識別器、５
は復調器内のＢＴＲ（Bit Timing Recovery 回路）、６
はＢＴＲの基になる周波数のクロックを供給する基準ク
ロック発振器である。７は受信機２の電源ＯＮ／ＯＦＦ
制御信号、８は復調器３に入力されるＩＦ信号、９はＢ
ＴＲ３の制御信号、１０はＢＴＲ３で生成されるシンボ
ルクロックｆs 、１１は復調データ、１２はＢＴＲ３の
原振クロック、１３は復調回路３のパワーセーブ信号で
ある。また、図３の動作を説明するものとして図４があ
る。図４の横軸は時間、縦軸は、”Ｈ”、”Ｌ”の論理
レベルである。図中１４は受信機電源ＯＮ／ＯＦＦ信
号、１５は受信機電源ＯＮのタイミング、１６は復調器
パワーＯＮのタイミング、１７は正しいデータを復調し
始めるタイミング、１８は受信機ＯＦＦ及び復調器パワ
ーダウンのタイミング、１９は間欠待受の一周期分の長
さを示す。
は図３に示すものがある。図中１はアンテナ、２は受信
機、３は復調器、４は復調器内の検波器及び識別器、５
は復調器内のＢＴＲ（Bit Timing Recovery 回路）、６
はＢＴＲの基になる周波数のクロックを供給する基準ク
ロック発振器である。７は受信機２の電源ＯＮ／ＯＦＦ
制御信号、８は復調器３に入力されるＩＦ信号、９はＢ
ＴＲ３の制御信号、１０はＢＴＲ３で生成されるシンボ
ルクロックｆs 、１１は復調データ、１２はＢＴＲ３の
原振クロック、１３は復調回路３のパワーセーブ信号で
ある。また、図３の動作を説明するものとして図４があ
る。図４の横軸は時間、縦軸は、”Ｈ”、”Ｌ”の論理
レベルである。図中１４は受信機電源ＯＮ／ＯＦＦ信
号、１５は受信機電源ＯＮのタイミング、１６は復調器
パワーＯＮのタイミング、１７は正しいデータを復調し
始めるタイミング、１８は受信機ＯＦＦ及び復調器パワ
ーダウンのタイミング、１９は間欠待受の一周期分の長
さを示す。
【０００３】次に動作について説明する。ＢＴＲと基準
クロック発振器とは、いわゆる位相ループ制御回路（Ｐ
ＬＬ）を構成している。アンテナ１より入力された信号
は、受信機２によりＩＦ信号８に変換され復調器３に入
力される。復調器３内では、検波識別器４によりデータ
１１を復調するとともにＢＴＲ５へ制御信号９を送出す
る。ＢＴＲ５では制御信号９をもとに発振器６から入力
されるオーバサンプルクロック１２を位相制御、分周
し、シンボルクロック１０を検波識別器４及び復調器外
部へ送出する。ＢＴＲの基本的動作について説明する。
ＢＴＲは受信検波された信号を識別するタイミングクロ
ック（シンボルクロックｆs ）を与えるもので、通常動
作では検波信号内に含まれるクロック成分を抽出し、出
力としてのシンボルクロックｆs を受信波も含まれるク
ロック成分に追従するように再生する。その制御精度
は、基準クロックの発振周波数をｎ×ｆs とすると、そ
の１クロック分の位相、すなわち３６０゜／ｎの精度で
クロックを再生する。また、その制御速度は、再生クロ
ックｍ（ｍは任意の自然数）ヶに１回３６０゜／ｎ位相
をずらす構成となっているため、例えばα゜位相をずら
すのに必要な時間ΔＴd は、 ΔＴd ＝α×（１／３６０゜／ｎ）×（ｍ／ｆs） である。
クロック発振器とは、いわゆる位相ループ制御回路（Ｐ
ＬＬ）を構成している。アンテナ１より入力された信号
は、受信機２によりＩＦ信号８に変換され復調器３に入
力される。復調器３内では、検波識別器４によりデータ
１１を復調するとともにＢＴＲ５へ制御信号９を送出す
る。ＢＴＲ５では制御信号９をもとに発振器６から入力
されるオーバサンプルクロック１２を位相制御、分周
し、シンボルクロック１０を検波識別器４及び復調器外
部へ送出する。ＢＴＲの基本的動作について説明する。
ＢＴＲは受信検波された信号を識別するタイミングクロ
ック（シンボルクロックｆs ）を与えるもので、通常動
作では検波信号内に含まれるクロック成分を抽出し、出
力としてのシンボルクロックｆs を受信波も含まれるク
ロック成分に追従するように再生する。その制御精度
は、基準クロックの発振周波数をｎ×ｆs とすると、そ
の１クロック分の位相、すなわち３６０゜／ｎの精度で
クロックを再生する。また、その制御速度は、再生クロ
ックｍ（ｍは任意の自然数）ヶに１回３６０゜／ｎ位相
をずらす構成となっているため、例えばα゜位相をずら
すのに必要な時間ΔＴd は、 ΔＴd ＝α×（１／３６０゜／ｎ）×（ｍ／ｆs） である。
【０００４】次に、図３に示したディジタル受信復調回
路が間欠受信を行う時の動作について、図４をもとに説
明する。図４において、受信復調回路は一定間隔１９で
受信機ＯＮとＯＦＦを繰り返している。受信機ＯＮ、Ｏ
ＦＦ信号１４は、タイミング１５で受信機をＯＮする。
受信機が立ち上がり安定した後のタイミング１６で復調
器３がパワーオンされ動作を始める。復調器３がパワー
オンしてから正しいデータを出力するタイミング１７ま
で、ＢＴＲのｆs の位相と検波信号に含まれるクロック
成分の位相差が大きいため、シンボルクロックの周波数
と位相をずらせて入力位相差を零にするまで追従するの
に時間がかかる。即ち、図４のＴd ’が長くなる。受け
取った後タイミング１８で受信機電源ＯＦＦ及び復調器
パワーダウンが行われる。これを一定周期Ｔs ’１９で
繰り返す。
路が間欠受信を行う時の動作について、図４をもとに説
明する。図４において、受信復調回路は一定間隔１９で
受信機ＯＮとＯＦＦを繰り返している。受信機ＯＮ、Ｏ
ＦＦ信号１４は、タイミング１５で受信機をＯＮする。
受信機が立ち上がり安定した後のタイミング１６で復調
器３がパワーオンされ動作を始める。復調器３がパワー
オンしてから正しいデータを出力するタイミング１７ま
で、ＢＴＲのｆs の位相と検波信号に含まれるクロック
成分の位相差が大きいため、シンボルクロックの周波数
と位相をずらせて入力位相差を零にするまで追従するの
に時間がかかる。即ち、図４のＴd ’が長くなる。受け
取った後タイミング１８で受信機電源ＯＦＦ及び復調器
パワーダウンが行われる。これを一定周期Ｔs ’１９で
繰り返す。
【０００５】
【発明が解決しようとする課題】従来のディジタル通信
復調回路は以上のように構成されていたので、復調器パ
ワーオンから正しいデータが出力されるまで比較的長い
時間がかかり、結果として受信機の電源オンしている時
間も長くとる必要が生じるという課題があった。
復調回路は以上のように構成されていたので、復調器パ
ワーオンから正しいデータが出力されるまで比較的長い
時間がかかり、結果として受信機の電源オンしている時
間も長くとる必要が生じるという課題があった。
【０００６】この発明は上記のような課題を解消するた
めなされたもので、復調器のパワーオンから正しいデー
タが出るまでの時間を短くした間欠復調回路を得るとと
もに、受信機のオンしている時間も短くした間欠復調装
置を得ることを目的とする。
めなされたもので、復調器のパワーオンから正しいデー
タが出るまでの時間を短くした間欠復調回路を得るとと
もに、受信機のオンしている時間も短くした間欠復調装
置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るクロック
間欠復調回路は、間欠して電源をオンオフされて待ち受
け受信した受信信号を復調する復調回路と、常時電源投
入されて基準クロックを持ち、電源オフ時には上記復調
回路からのクロック制御信号と上記基準クロックに基づ
く発振周波数との位相差と周波数差を一定値内として受
信信号のためのシンボルクロックの周波数と位相を保持
して出力する位相制御回路とを備えた。
間欠復調回路は、間欠して電源をオンオフされて待ち受
け受信した受信信号を復調する復調回路と、常時電源投
入されて基準クロックを持ち、電源オフ時には上記復調
回路からのクロック制御信号と上記基準クロックに基づ
く発振周波数との位相差と周波数差を一定値内として受
信信号のためのシンボルクロックの周波数と位相を保持
して出力する位相制御回路とを備えた。
【０００８】また更に、位相制御回路は、復調回路から
のクロック制御信号と後述の可変分周回路出力との差を
比較する位相比較器と、上記位相比較器出力で位相差を
カウントアップまたはカウントダウンするアップダウン
カウンタと、上記アップダウンカウンタが所定の値以上
になると分周比が規定のｎ分の１からｎ＋１分の１また
はｎ−１分の１に変化する可変分周回路で構成された位
相制御回路とした。
のクロック制御信号と後述の可変分周回路出力との差を
比較する位相比較器と、上記位相比較器出力で位相差を
カウントアップまたはカウントダウンするアップダウン
カウンタと、上記アップダウンカウンタが所定の値以上
になると分周比が規定のｎ分の１からｎ＋１分の１また
はｎ−１分の１に変化する可変分周回路で構成された位
相制御回路とした。
【０００９】この発明に係る間欠受信復調装置は、間欠
して電源をオンオフされて待ち受け受信をする受信回路
と、上記受信回路の受信信号を復調し復調データを得る
と共に、受信信号中のタイミング検出信号をクロック制
御信号として位相制御回路に与える復調回路と、常時電
源投入されて基準クロックを持ち、電源オン時には上記
復調回路からのクロック制御信号と上記基準クロックに
基づく発振周波数との位相と周波数の差を零にするよう
復調データのためのシンボルクロックを出力し、電源オ
フ時には上記クロック制御信号と基準クロックに基づく
発振周波数との位相差と周波数差を一定値内としてシン
ボルクロックの周波数と位相を保持して出力する位相制
御回路とを備えた。
して電源をオンオフされて待ち受け受信をする受信回路
と、上記受信回路の受信信号を復調し復調データを得る
と共に、受信信号中のタイミング検出信号をクロック制
御信号として位相制御回路に与える復調回路と、常時電
源投入されて基準クロックを持ち、電源オン時には上記
復調回路からのクロック制御信号と上記基準クロックに
基づく発振周波数との位相と周波数の差を零にするよう
復調データのためのシンボルクロックを出力し、電源オ
フ時には上記クロック制御信号と基準クロックに基づく
発振周波数との位相差と周波数差を一定値内としてシン
ボルクロックの周波数と位相を保持して出力する位相制
御回路とを備えた。
【００１０】また更に、位相制御回路は、復調回路から
のクロック制御信号と後述の可変分周回路出力との差を
比較する位相比較器と、上記位相比較器出力で位相差を
カウントアップまたはカウントダウンするアップダウン
カウンタと、上記アップダウンカウンタが所定の値以上
になると分周比が規定のｎ分の１からｎ＋１分の１また
はｎ−１分の１に変化する可変分周回路で構成された位
相制御回路とした。
のクロック制御信号と後述の可変分周回路出力との差を
比較する位相比較器と、上記位相比較器出力で位相差を
カウントアップまたはカウントダウンするアップダウン
カウンタと、上記アップダウンカウンタが所定の値以上
になると分周比が規定のｎ分の１からｎ＋１分の１また
はｎ−１分の１に変化する可変分周回路で構成された位
相制御回路とした。
【００１１】
【作用】この発明によるクロック間欠復調回路は、電源
が間欠オンオフされる受信回路に対し、位相制御回路は
常に電源が投入されており、受信回路が電源オフの期間
は位相制御回路は受信回路が電源オフ直前の位相を基に
クロックを生成する。
が間欠オンオフされる受信回路に対し、位相制御回路は
常に電源が投入されており、受信回路が電源オフの期間
は位相制御回路は受信回路が電源オフ直前の位相を基に
クロックを生成する。
【００１２】また更に、位相回路は詳しくは、復調回路
からの抽出クロックと可変分周回路出力のクロックとが
比較されて、差があればカウントアップまたはカウント
ダウウンし、カウンタ出力が所定の値を超えると、可変
分周回路が分周比が変わり、周波数の異なるクロックを
生成して出力する。
からの抽出クロックと可変分周回路出力のクロックとが
比較されて、差があればカウントアップまたはカウント
ダウウンし、カウンタ出力が所定の値を超えると、可変
分周回路が分周比が変わり、周波数の異なるクロックを
生成して出力する。
【００１３】この発明による間欠受信復調装置は、受信
回路の電源がオンの時は通常の復調データのための位相
制御をしてシンボルクロックを生成し、電源オフの時は
その直前の位相と周波数を保持したシンボルクロックを
出力し続け、電源オン時にはその位相と周波数から位相
制御を開始する。
回路の電源がオンの時は通常の復調データのための位相
制御をしてシンボルクロックを生成し、電源オフの時は
その直前の位相と周波数を保持したシンボルクロックを
出力し続け、電源オン時にはその位相と周波数から位相
制御を開始する。
【００１４】また更に、位相回路は詳しくは、復調回路
からの抽出クロックと可変分周回路出力のクロックとが
比較されて、差があればカウントアップまたはカウント
ダウウンし、カウンタ出力が所定の値を超えると、可変
分周回路が分周比が変わり、周波数の異なるクロックを
生成して出力する。
からの抽出クロックと可変分周回路出力のクロックとが
比較されて、差があればカウントアップまたはカウント
ダウウンし、カウンタ出力が所定の値を超えると、可変
分周回路が分周比が変わり、周波数の異なるクロックを
生成して出力する。
【００１５】
実施例１．本発明のクロック間欠復調回路の一実施例を
図に基づいて説明する。図１は、本実施例の概略構成を
示すブロック図である。図において３１は受信アンテ
ナ、３２は受信機、３３は全体として復調器である。３
４は、復調器内の検波識別回路、３５は復調器内のＢＴ
Ｒ（Bit Timing Recovery 回路）、３６はＢＴＲ用の基
準クロック発信機である。３７は受信機電源制御信号、
４４はゲート、４６は位相比較器、４７はアップダウン
カウンタ、４８は可変分周回路である。また、図２は従
来の図４に対応する動作タイミングチャートである。横
軸方向に時間を表し、受信機がオン、オフされる一周期
が４９で示されるＴＳである。１５が電源オン、１６が
復調器がパワーオンになるタイミング、５０は復調器が
定常状態になるタイミングである。
図に基づいて説明する。図１は、本実施例の概略構成を
示すブロック図である。図において３１は受信アンテ
ナ、３２は受信機、３３は全体として復調器である。３
４は、復調器内の検波識別回路、３５は復調器内のＢＴ
Ｒ（Bit Timing Recovery 回路）、３６はＢＴＲ用の基
準クロック発信機である。３７は受信機電源制御信号、
４４はゲート、４６は位相比較器、４７はアップダウン
カウンタ、４８は可変分周回路である。また、図２は従
来の図４に対応する動作タイミングチャートである。横
軸方向に時間を表し、受信機がオン、オフされる一周期
が４９で示されるＴＳである。１５が電源オン、１６が
復調器がパワーオンになるタイミング、５０は復調器が
定常状態になるタイミングである。
【００１６】次に信号の名前も記述しながら動作につい
て説明する。アンテナ３１から入力された受信信号は、
３２の受信機では制御信号３８に変換され、３３の復調
器に入力された後復調器３３の検波識別器３４で復調さ
れて出力データ４３を出力する。この時そのタイミング
を検出して、ＢＴＲ３５に対し位相制御信号３９を送り
出す。ＢＴＲ３５と基準クロック発生器３６は、常時オ
ンになっている。図４において、タイミング１６以降の
復調器がオンになっている状態では、復調器３３は全体
として正常動作には行っており、この時検波識別回路３
４から位相制御信号３９がＢＴＲ３５内の位相比較器４
６に加えられる。ＢＴＲは位相比較器の出力により、ア
ップ、あるいはダウン、あるいは零のいずれかの信号４
５が発生し、アップダウンカウンタ４７は、この指令信
号４５の指令に基づきカウントアップ又は、カウントダ
ウンする。そして、アップダウンカウンタが所定のｍ分
だけ大きくなると、分周比指定信号がｎ分の１からｎ＋
１分の１になるように変化し、これに基づいて可変分周
回路は、ｎ＋１分の１に変化する。そして、基準クロッ
ク発信機３６から出力されるオーバーサンプルクロック
ｎｆs を可変分周し、シンボルクロックｆs ４０として
位相比較器にフィードバックされると共に、検波識別回
路にタイミング信号として与えられる。
て説明する。アンテナ３１から入力された受信信号は、
３２の受信機では制御信号３８に変換され、３３の復調
器に入力された後復調器３３の検波識別器３４で復調さ
れて出力データ４３を出力する。この時そのタイミング
を検出して、ＢＴＲ３５に対し位相制御信号３９を送り
出す。ＢＴＲ３５と基準クロック発生器３６は、常時オ
ンになっている。図４において、タイミング１６以降の
復調器がオンになっている状態では、復調器３３は全体
として正常動作には行っており、この時検波識別回路３
４から位相制御信号３９がＢＴＲ３５内の位相比較器４
６に加えられる。ＢＴＲは位相比較器の出力により、ア
ップ、あるいはダウン、あるいは零のいずれかの信号４
５が発生し、アップダウンカウンタ４７は、この指令信
号４５の指令に基づきカウントアップ又は、カウントダ
ウンする。そして、アップダウンカウンタが所定のｍ分
だけ大きくなると、分周比指定信号がｎ分の１からｎ＋
１分の１になるように変化し、これに基づいて可変分周
回路は、ｎ＋１分の１に変化する。そして、基準クロッ
ク発信機３６から出力されるオーバーサンプルクロック
ｎｆs を可変分周し、シンボルクロックｆs ４０として
位相比較器にフィードバックされると共に、検波識別回
路にタイミング信号として与えられる。
【００１７】図２に基づいてこの動作を更に補足すれ
ば、間欠復調回路は、一定間隔ＴＳ４９で電源がオン、
オフされる。タイミング１５で電源がオンにされ、これ
から電源がオフされるタイミング５１までの間、全受信
機に電源が入り、待ち受け動作を行う。受信器が１５の
タイミングで電源オンになると、それから暫くしてＢＴ
Ｒ以外の部分が平常状態に到達する。タイミング１６
で、図１で示すゲート４４を制御して、位相比較器の出
力によりアップダウンカウンタがアップ又はダウン又は
零になるようにする。この状態でシンボルクロックと、
検波識別回路からの位相制御信号３９との位相差があれ
ば、これをなくすように可変分周回路が推移する。そし
てタイミング５０において位相差が零となり、検波識別
回路で検出された受信タイミングがシンボルクロックと
合致する。
ば、間欠復調回路は、一定間隔ＴＳ４９で電源がオン、
オフされる。タイミング１５で電源がオンにされ、これ
から電源がオフされるタイミング５１までの間、全受信
機に電源が入り、待ち受け動作を行う。受信器が１５の
タイミングで電源オンになると、それから暫くしてＢＴ
Ｒ以外の部分が平常状態に到達する。タイミング１６
で、図１で示すゲート４４を制御して、位相比較器の出
力によりアップダウンカウンタがアップ又はダウン又は
零になるようにする。この状態でシンボルクロックと、
検波識別回路からの位相制御信号３９との位相差があれ
ば、これをなくすように可変分周回路が推移する。そし
てタイミング５０において位相差が零となり、検波識別
回路で検出された受信タイミングがシンボルクロックと
合致する。
【００１８】さらに、タイミング５１で、電源がオフに
なった場合にも、図１中のＢＴＲ受信クロック発振器３
６は電源がオンにされたままの状態である。従って、こ
の部分は復調器とは別の動作となるが、検波識別回路か
らの位相制御信号３９がなくなるのでゲート４４を強制
的にオフとする。即ち電源オフのタイミング５１から次
の電源がオンになり、ＢＴＲ以外が定常状態となるタイ
ミング１６までの間ゲートは閉じられたままとなり、し
たがってアップダウンカウンタ出力は零つまり分周比指
定信号はｎ分の１を指定したままになる。従って、可変
分周回路出力のシンボルタイミングｆs は、単に基準ク
ロックをｎ分の１分周した形を維持する。また、その位
相は制御信号３９が遮断される直前の位相を保持してい
る。これ以降の位相のずれはオーバーサンプルクロック
４２に含まれる位相誤差の精度によって決まる。ゲート
４４が遮断されている時間を図のＴi とすれば、この間
の位相ずれ量Δθは、Δθ＝３６０゜×Δｆ×Ｔi とな
る。間欠受信のようにＴi の長さ及び周期が一定の場
合、Δｆを精度良く設計しておけばΔθをある一定値内
に抑えることができる。つまり、Ｔi 間におけるΔθの
値を小さくでき、次の電源オンのタイミングでＢＴＲ以
外が定常状態になるタイミング１６において発生する位
相ずれ量を小さく抑えることができる。従ってタイミン
グ１６からタイミング５０までの時間もしくは、電源オ
ン１５のタイミングから定常状態５０のタイミングＴd
を短くできる。
なった場合にも、図１中のＢＴＲ受信クロック発振器３
６は電源がオンにされたままの状態である。従って、こ
の部分は復調器とは別の動作となるが、検波識別回路か
らの位相制御信号３９がなくなるのでゲート４４を強制
的にオフとする。即ち電源オフのタイミング５１から次
の電源がオンになり、ＢＴＲ以外が定常状態となるタイ
ミング１６までの間ゲートは閉じられたままとなり、し
たがってアップダウンカウンタ出力は零つまり分周比指
定信号はｎ分の１を指定したままになる。従って、可変
分周回路出力のシンボルタイミングｆs は、単に基準ク
ロックをｎ分の１分周した形を維持する。また、その位
相は制御信号３９が遮断される直前の位相を保持してい
る。これ以降の位相のずれはオーバーサンプルクロック
４２に含まれる位相誤差の精度によって決まる。ゲート
４４が遮断されている時間を図のＴi とすれば、この間
の位相ずれ量Δθは、Δθ＝３６０゜×Δｆ×Ｔi とな
る。間欠受信のようにＴi の長さ及び周期が一定の場
合、Δｆを精度良く設計しておけばΔθをある一定値内
に抑えることができる。つまり、Ｔi 間におけるΔθの
値を小さくでき、次の電源オンのタイミングでＢＴＲ以
外が定常状態になるタイミング１６において発生する位
相ずれ量を小さく抑えることができる。従ってタイミン
グ１６からタイミング５０までの時間もしくは、電源オ
ン１５のタイミングから定常状態５０のタイミングＴd
を短くできる。
【００１９】実施例２．実施例１では、ゲート４４に対
して外部から制御信号４６を用いてこれをオン、オフし
ていた。しかし、ゲート４４自体を電源オン、オフして
もよい。
して外部から制御信号４６を用いてこれをオン、オフし
ていた。しかし、ゲート４４自体を電源オン、オフして
もよい。
【００２０】実施例３．実施例１では、クロック間欠復
調回路について言及している。しかし、このクロック間
欠復調回路を組み込んだ間欠受信復調装置に適応すれ
ば、図２に示す電源オン後の時間Ｔd が短くなり、従っ
て全体の繰り返し周期Ｔs を短くできる。または、電源
オフの周期Ｔi を長くすることもできる。こうすること
により、受信機のための電源の消費電力の削減が可能に
なり、また、受信器電源オンの時間を短くすることがで
きる。
調回路について言及している。しかし、このクロック間
欠復調回路を組み込んだ間欠受信復調装置に適応すれ
ば、図２に示す電源オン後の時間Ｔd が短くなり、従っ
て全体の繰り返し周期Ｔs を短くできる。または、電源
オフの周期Ｔi を長くすることもできる。こうすること
により、受信機のための電源の消費電力の削減が可能に
なり、また、受信器電源オンの時間を短くすることがで
きる。
【００２１】
【発明の効果】以上のようにこの発明によれば、電源オ
ンオフされる復調回路と、常時電源オンで他回路が電源
オフ時には位相差と周波数差を零で保持する位相制御回
路を設けたので、復調回路が電源オン時にも制御する位
相差は一定値内であるとして制御を始め、結果的に電源
オフの直前の状態から位相差検出がされるので、位相制
御の立ち上がり時間が短くなる効果がある。
ンオフされる復調回路と、常時電源オンで他回路が電源
オフ時には位相差と周波数差を零で保持する位相制御回
路を設けたので、復調回路が電源オン時にも制御する位
相差は一定値内であるとして制御を始め、結果的に電源
オフの直前の状態から位相差検出がされるので、位相制
御の立ち上がり時間が短くなる効果がある。
【００２２】また更に、アップダウンカウンタと可変分
周回路を設けたので、電源オフ時の位相差を零に保持す
ることが容易であるという効果がある。
周回路を設けたので、電源オフ時の位相差を零に保持す
ることが容易であるという効果がある。
【００２３】またこの発明の間欠受信復調装置によれ
ば、電源オンオフされる復調回路と、常時電源オンで他
回路が電源オフ時には位相差と周波数差を零で保持する
位相制御回路を設けたので、復調回路が電源オン時にも
制御する位相差は一定値内であるとして制御を始め、結
果的に電源オフの直前の状態から位相差検出がされるの
で、受信機電源がオンから定常状態になる時間が短くな
り、消費電力が軽減できる効果がある。
ば、電源オンオフされる復調回路と、常時電源オンで他
回路が電源オフ時には位相差と周波数差を零で保持する
位相制御回路を設けたので、復調回路が電源オン時にも
制御する位相差は一定値内であるとして制御を始め、結
果的に電源オフの直前の状態から位相差検出がされるの
で、受信機電源がオンから定常状態になる時間が短くな
り、消費電力が軽減できる効果がある。
【００２４】また更に、アップダウンカウンタと可変分
周回路を設けたので、位相差零の保持が容易で、電源オ
ン時の追従動作が保証される効果がある。
周回路を設けたので、位相差零の保持が容易で、電源オ
ン時の追従動作が保証される効果がある。
【図１】本発明の一実施例であるクロック間欠復調回路
のブロック図である。
のブロック図である。
【図２】図１のクロック間欠復調回路の動作の時間関係
を説明するタイミングチャート図である。
を説明するタイミングチャート図である。
【図３】従来のデジタル受信復調回路のブロック図であ
る。
る。
【図４】従来のデジタル受信復調回路の動作を説明する
タイミングチャート図である。
タイミングチャート図である。
【符号の説明】 ３１ 受信アンテナ ３２ 受信機 ３３ デジタル復調器 ３４ 検波識別回路 ３５ ＢＴＲ（Bit Timing Recovery 回路） ３６ 基準クロック発振機 ４４ ゲート ４６ 位相比較器 ４７ アップダウンカウンタ ４８ 可変分周回路
Claims (4)
- 【請求項１】 間欠して電源をオンオフされて待ち受け
受信した受信信号を復調する復調回路と、 常時電源投入されて基準クロックを持ち、電源オフ時に
は上記復調回路からのクロック制御信号と上記基準クロ
ックに基づく発振周波数との位相差と周波数差を一定値
内として受信信号のためのシンボルクロックの周波数と
位相を保持して出力する位相制御回路とを備えたクロッ
ク間欠復調回路。 - 【請求項２】 また、位相制御回路は、復調回路からの
クロック制御信号と後述の可変分周回路出力との差を比
較する位相比較器と、上記位相比較器出力で位相差をカ
ウントアップまたはカウントダウンするアップダウンカ
ウンタと、上記アップダウンカウンタが所定の値以上に
なると分周比が規定のｎ分の１からｎ＋１分の１または
ｎ−１分の１に変化する可変分周回路で構成された位相
制御回路であることを特徴とする請求項１記載のクロッ
ク間欠復調回路。 - 【請求項３】 間欠して電源をオンオフされて待ち受け
受信をする受信回路と、 上記受信回路の受信信号を復調し復調データを得ると共
に、受信信号中のタイミング検出信号をクロック制御信
号として位相制御回路に与える復調回路と、 常時電源投入されて基準クロックを持ち、電源オン時に
は上記復調回路からのクロック制御信号と上記基準クロ
ックに基づく発振周波数との位相と周波数の差を零にす
るよう復調データのためのシンボルクロックを出力し、
電源オフ時には上記クロック制御信号と基準クロックに
基づく発振周波数との位相差と周波数差を一定値内とし
てシンボルクロックの周波数と位相を保持して出力する
位相制御回路とを備えた間欠受信復調装置。 - 【請求項４】 また、位相制御回路は、復調回路からの
クロック制御信号と後述の可変分周回路出力との差を比
較する位相比較器と、上記位相比較器出力で位相差をカ
ウントアップまたはカウントダウンするアップダウンカ
ウンタと、上記アップダウンカウンタが所定の値以上に
なると分周比が規定のｎ分の１からｎ＋１分の１または
ｎ−１分の１に変化する可変分周回路で構成された位相
制御回路であることを特徴とする請求項３記載の間欠受
信復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6075916A JPH07288499A (ja) | 1994-04-14 | 1994-04-14 | クロック間欠復調回路及び間欠受信復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6075916A JPH07288499A (ja) | 1994-04-14 | 1994-04-14 | クロック間欠復調回路及び間欠受信復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07288499A true JPH07288499A (ja) | 1995-10-31 |
Family
ID=13590131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6075916A Pending JPH07288499A (ja) | 1994-04-14 | 1994-04-14 | クロック間欠復調回路及び間欠受信復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07288499A (ja) |
-
1994
- 1994-04-14 JP JP6075916A patent/JPH07288499A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2001775C (en) | Mobile telephone system with intermittent control of receiver components in standby state | |
| TW527840B (en) | Synchronization of a low power oscillator with a reference oscillator in a wireless communication device utilizing slotted paging | |
| JP3146673B2 (ja) | Ｆｓｋ受信機 | |
| JP3850063B2 (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
| KR940010587A (ko) | 위상 동기 루프 회로에서 전력 소비를 감소시킬 수 있는 수신기 | |
| JP3272273B2 (ja) | 間欠受信装置 | |
| US6574200B1 (en) | CDMA receiver comprising a synchronous timing notifying section capable of reaching low consumption of current | |
| US4942590A (en) | Optimum clock generator in data communication | |
| JP3753307B2 (ja) | 携帯無線端末装置 | |
| JP2852240B2 (ja) | 間欠受信装置 | |
| JPH07288499A (ja) | クロック間欠復調回路及び間欠受信復調装置 | |
| US5396522A (en) | Method and apparatus for clock synchronization with information received by a radio receiver | |
| JP2000315991A (ja) | クロック周波数制御方法及びこれに用いる受信装置 | |
| JPH06291686A (ja) | 周波数制御装置 | |
| JPH07312549A (ja) | クロック補正方法及びその装置 | |
| JP2000049682A (ja) | 携帯電話端末 | |
| JP3436498B2 (ja) | 周波数補正機能を備えたクロック発生回路 | |
| JP3039497B2 (ja) | クロック抽出回路、通信システム及び送信装置 | |
| JP2794973B2 (ja) | 衛星通信地球局装置 | |
| JP2616112B2 (ja) | 移動通信基地局受信装置 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JP3134530B2 (ja) | Ｆｓｋ受信機 | |
| JPH063904B2 (ja) | クロック信号再生回路 | |
| JP3128964B2 (ja) | データ受信装置 | |
| JPH06338784A (ja) | 位相同期回路 |