JPH063904B2

JPH063904B2 - クロック信号再生回路

Info

Publication number: JPH063904B2
Application number: JP61122608A
Authority: JP
Inventors: 学戸田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-05-28
Filing date: 1986-05-28
Publication date: 1994-01-12
Anticipated expiration: 2009-01-12
Also published as: JPS62278839A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、自動車電話等の移動体通信におけるディジタ
ル信号を再生するために、上記ディジタル信号における
クロック信号と位相同期した再生クロック信号を発生す
るクロック信号再生回路に関するものである。

〔従来技術〕

従来より、自動車電話等の移動通信では、通信データを
デジィタル化し、スプリットフェーズ符号等に符号化し
たディジタル信号をバースト形式にて送信することによ
り、通信が行われていた。このディジタル信号を受信し
て再生する回路には、第４図に示すようなクロック信号
再生回路が用いられている。

このクロック信号再生回路には、アンテナ１、受信機部
２、クロック情報抽出回路３、ディジタル・フェーズ・
ロックド・ループ回路（以下、ディジタルＰＬＬ回路と
称す）４、スプリットフェーズデコーダ５、パターンマ
ッチング回路６が順に接続されている。

受信機部２の出力信号は、クロック情報抽出回路３以外
に、スプリットフェーズデコーダ５へも、受信信号線８
により入力されている。他に、ディジタルＰＬＬ回路４
の出力である再生クロック信号は、再生クロック信号線
９によりパターンマッチング回路６に入力され、且つ位
相比較を行うため、ディジタルＰＬＬ回路３の入力信号
にもなっている。

上記の構造において、アンテナ１に入力されたディジタ
ル信号の受信電波は受信機部２にて検波され、クロック
情報抽出回路３にてクロック信号成分が検出される。デ
ィジタルＰＬＬ回路４は、この検出されたクロック信号
と位相同期させた再生クロック信号を出力している。

再生クロック信号と受信機部２からの出力信号である受
信信号とを入力して、スプリットフェーズデコーダ５
は、ノン・リターン・トゥ・ゼロ・データ（以下、ＮＲ
Ｚデータを称す）に変換してＮＲＺデータ信号を出力し
ている。ＮＲＺデータ信号は、パターンマッチング回路
６に入力されて、伝送情報としてのディジタル信号であ
るパターン一致信号を得るため、フレーム同期検出が行
われ、出力される。こうして、受信された信号から伝送
情報としてのディジタル信号が得られる。

ところが、自動車電話のように、移動体の走行に伴って
激しいフェージングの生じる環境下にあっては、上記従
来のクロック信号再生回路では、ディジタルＰＬＬ回路
４において、受信機部２にて検波された受信信号の信号
／雑音比が悪化した場合、換言すればフェージング等に
より入力電界強度が低下するなどして受信信号の信号／
雑音比が悪化した場合、前記クロック信号が誤検出され
て、前記再生クロック信号に位相の乱れを生じる。この
ような乱れは、ディジタルＰＬＬ回路４の回路特性を変
更するだけでは防止し得ない。

特に、都市部等のように受信電波の電界強度に強弱の分
布を生じている場合、ビル等の陰等のように電界強度の
弱い区域に入ることがある。このような場合、受信信号
からのクロック信号の位相の誤検出に起因するディジタ
ルＰＬＬ回路４による再生クロック信号の誤訂正によっ
て、再生クロック信号に乱れを生じて、受信された信号
から伝送情報としてのディジタル信号の上記再生クロッ
ク信号による再生が不能となることがあった。

〔発明の目的〕

本発明は、上記従来の問題点を考慮してなされたもので
あって、移動体通信特有の激しいフェージング環境下で
も、スプリットフェーズ信号等の符号化されたディジタ
ル信号である伝送信号を受信している間、フェージング
等による再生クロック信号の乱れを防止し得、かつ、都
市部のように電波に対してビル等の障害物が多く、受信
電波の電界強度の弱い区域を発生し易い地域において、
上記電界強度の強い区域から弱い区域に入ったときにお
ける再生クロック信号を安定化して上記ディジタル信号
の再生を安定化することのできるクロック信号再生回路
の提供を目的とするものである。

〔発明の構成〕

本発明に係るクロック信号再生回路は、上記の目的を達
成するために、設定されたビット数毎のバースト形式に
て、無線方式で伝送される符号化したディジタル信号を
受信する受信機部と、上記受信機部からの上記ディジタ
ル信号におけるクロック信号との比較によって上記クロ
ック信号と位相を同期させた再生クロック信号を発生す
るクロック再生部とから成るクロック信号再生回路にお
いて、上記ディジタル信号における所定の信号パターン
を検出するパターンマッチング回路が上記信号パターン
を検出すると第１信号を出力するように設けられ、上記
第１信号に基づいて経過時間の計測を開始する計測回路
が上記経過時間が前記設定されたビット数に応じた期間
となると第２信号を出力するように設けられ、前記第１
信号に基づいて上記再生クロック信号と前記クロック信
号との位相同期動作を停止し、上記第２信号に基づいて
位相同期動作を開始することにより、前記ディジタル信
号を受信している間、前記クロック信号と位相が同期し
た上記再生クロック信号を上記クロック再生部にてフリ
ーランさせるフリーラン要求部が設けられていることを
特徴としている。

これにより、上記構成では、再生クロック部にてクロッ
ク信号と再生クロック信号とを位相同期させ、ディジタ
ル信号における所定の信号パターンを検出するパターン
マッチング回路からの第１信号に基づいて、クロック再
生部にてクロック信号と位相同期した再生クロック信号
の上記クロック信号に対する位相同期動作を停止し、上
記再生クロック信号を、その位相や周波数を維持してフ
リーランさせる。

このとき、例えば移動体通信において送信機側のクロッ
ク発生回路におけるクロック周波数をほぼ一定とするこ
とが容易であるから、通常のクロック信号に対する上記
再生クロック信号の位相同期状態を維持できる。

これにより、上記構成では、クロック信号と一旦位相同
期した再生クロック信号をフリーランさせても、上記再
生クロック信号に基づいた前記ディジタル信号の再生、
つまり復調が可能となる。

その上、上記構成には、クロック信号と再生クロック信
号との位相同期が一致して始めて検出可能となるパター
ンマッチング回路からの一致信号となる第１信号に基づ
いて経過時間の計測を開始し、無線方式にて伝送される
バースト形式のディジタル信号に設定された所定ビット
数に応じた時間が経過すると第２信号を出力する計測回
路が設けられている。

上記計測回路によって、上記ディジタル信号を受信して
いる間、クロック信号と位相同期した再生クロック信号
の位相同期動作を停止するから、フェージング等により
受信信号の電界強度の低下したときに受信したディジタ
ル信号からのクロック信号の誤検出による再生クロック
信号への悪影響や乱れを防止することが可能となる。

また、上記構成は、受信電波からのクロック信号と再生
クロック信号とを位相同期させて、上記再生クロック信
号がフリーランしているときに受信電波の電界強度の微
弱な区域に入った場合においても、上記再生クロック信
号に基づいて受信電波からのディジタル信号の再生が可
能となる。

このことから、受信電波の電界強度が微弱な区域に入っ
たことによるクロック信号の誤検出による再生クロック
信号の誤訂正も回避できて、上記再生クロック信号の安
定化を図れるから、上記ディジタル信号の再生を安定化
できる。

〔実施例〕

本発明の一実施例を第１図乃至第３図に基づいて説明す
れば、以下の通りである。

第１図に示すように、クロック信号再生回路には、アン
テナ１、受信機部２、クロック情報抽出回路３、ディジ
タルＰＬＬ回路４、スプリットフェーズデコーダ５、パ
ターンマッチング回路６、フリーラン要求回路（フリー
ラン要求部）７が順に接続されている。

このフリーラン要求回路７の出力信号線は、ディジタル
ＰＬＬ回路４内にあるフリーランゲート４４に接続され
ている。受信機部２の出力信号は、クロック情報抽出回
路３以外に、スプリットフェーズデコーダ５へも、受信
信号線８により入力されている。

他に、ディジタルＰＬＬ回路４の出力信号は、再生クロ
ック信号線９により、スプリットフェーズデコーダ５、
パターンマッチング回路６及びフリーラン要求回路７に
入力され、且つ位相比較を行うため、ディジタルＰＬＬ
回路４に再び入力されている。

ディジタルＰＬＬ回路４の内部は、クロック情報抽出回
路３及び再生クロック信号線９から入力信号を得る位相
比較器４０、ループフィルタ４１、フリーランゲート４
４、可変位相分周器４２が順に接続されている。

そして、位相比較器４０、ループフィルタ４１、及び可
変位相分周器４２は、それぞれクロック信号発生器４３
に接続され、クロック信号発生器４３から出力されるク
ロック信号が入力される。更に、ループフィルタ４１と
可変位相分周器４２とは、進み遅れ信号線４６と位相修
正パルス信号線４８とにより接続されている。ここで、
上記の構成において、アンテナ１と受信機部２とを除い
た回路がクロック再生部を成している。

第２図には、上記クロック再生部の主要部が具体的に示
されている。フリーランゲート４４はアンド回路からな
る。このフリーランゲート４４の出力信号は可変位相分
周器４２を成すカウンタ４２ａのプリセット端子に直接
入力され、一方、ナンドゲート及びインバータを介して
上記カウンタ４２ａに入力される。

カウンタ４２ａの出力信号は、可変位相分周器４２を成
すカウンタ４２ｂに入力され、且つ位相修正量パルス信
号としてループフィルタ４１へ送出される。カウンタ４
２ｂの出力信号は再生クロック信号である。この再生ク
ロック信号は、イクスクルーシブオア回路５ａと、抵抗
Ｒ及びキャパシタＣから成る低域通過フィルタと、ヒス
テリシスコンパレータ５ｂとから成るスプリットフェー
ズデコーダ５に入力される。

スプリットフェーズデコーダ５の出力信号であるＮＲＺ
データ信号は、パターンマッチング回路６を成すシフト
レジスタ６ａのデータ端子に入力される。このシフトレ
ジスタ６ａには、一致検出回路６ｂがシフトレジスタ６
ａから出力されるシフトレジスタ信号が入力端子Ａ部に
入力されるように接続されている。

一致検出回路６ｂの別の入力端子Ｂには、予め定められ
たディジタルパターン（所定の信号パターン）、例えば
１０１１、すなわちＨＬＨＨが入力されている。なお、
上記のＨはハイレベル、例えば電源電圧の５Ｖを示し、
上記のＬはローレベル、例えば接地電圧の０Ｖを示す。

一致検出回路６ｂの出力信号（第１信号）は、フリーラ
ン要求回路７を成すフリップフロップ回路７ａのセット
端子に入力される。フリップフロップ回路７ａの出力信
号は、フリーラン要求回路を成すカウンタ（計測回路）
７ｂに入力され、且つフリーランゲート４４ヘフリーラ
ン要求信号として入力される。カウンタ７ｂのＣｏ端子
とフリップフロップ回路７ａのリセット端子とは接続さ
れている。

上記の構成において、第３図に基づいて動作を説明す
る。バースト形式にて伝送されたディジタル信号である
受信信号の受信開始時刻Ｔ_１においては、上記ディジタ
ル信号のクロック信号に対し再生クロック信号が位相同
期しておらず、一致検出回路６ｂの出力信号が出力され
ないため、フリーラン要求回路７からフリーラン要求信
号が出力されない。それ故に、このクロック信号再生回
路では、受信信号のクロック信号分に位相同期させて、
伝送情報を得る通常動作を行う。

このような通常の位相同期動作は次に述べるように実行
される。まず、上記クロック信号と再生クロック信号と
の位相が位相比較器４０にて比較され、それらの間に差
が検出されると、その差の信号がループフィルタ４１を
通して修正要求信号となって可変位相分周器４２を成す
カウンタ４２ａにフリーランゲート４４を介して入力さ
れる。

一方、上記修正要求信号がカウンタ４２ａに入力されて
いる場合、前記の差が進み遅れ信号として上記カウンタ
４２ａに入力され、その進み遅れ信号にしたがってカウ
ンタ４２ａは、クロック信号発生器４３からの入力信号
の分周割合を変化させて、上記再生クロック信号の周波
数および位相を、上記クロック信号に追従、つまり位相
同期させるようになっている。

ところが、フェージングＮ_１により、受信信号の電界強
度が低下すると、ディジタルＰＬＬ回路４では、クロッ
ク信号の位相同期が成されず、再生クロック信号が出力
されない。しかしながら、受信信号の電界強度が高くな
り、再びクロック信号再生回路にて再生が行われると、
ディジタルＰＬＬ回路４からは、再び再生クロック信号
が出力される。

この際、パターンマッチング回路６のシフトレジスタ６
ａからは一致検出回路６ｂに、前述した予め定められた
ディジタルパターン、例えばフレーム同期信号等の様に
受信側で予め設定できるディジタルパターンと同じシフ
トレジスタ信号が出力される。

これにより、第３図に示された時刻Ｔ_２において、一致
検出回路６ｂから一致信号がフリーラン要求回路７に出
力されると、この一致信号によって、フリーラン要求回
路７のフリップフロップ回路７ａはセットされ、同時
に、カウンタ７ｂは再生クロック信号のカウントを開始
する。

フリップフロップ回路７ａがセットされると、このフリ
ップフロップ回路７ａからフリーラン要求信号が出力さ
れ、フリーランゲート４４に入力される。フリーラン要
求信号が入力されたことによって、フリーランゲート４
４では、前記修正要求信号がカウンタ４２ａへ入力され
るのを妨げる。

このため、時刻Ｔ_３において、ディジタルＰＬＬ回路４
では、フリーラン、つまり位相同期動作を停止して、ク
ロック信号発生器４３から出力されるクロック信号の周
波数をカウンタ４２ａ及びカウンタ４２ｂにて分周して
得られた再生クロック信号の周波数に固定される。

この際、フリーランされる再生クロック信号の位相も、
フリーラン要求信号が出力された時点の位相に固定され
る。たとえ、受信信号の電界強度がフェージングＮ_２〜
Ｎ_４により低下しても、フリーラン状態のままである。

このような再生クロック信号のフリーラン状態において
も、受信信号におけるクロック信号と上記再生クロック
信号との位相同期状態が維持できるものとなっていて、
上記再生クロック信号に基づいて受信信号からのディジ
タルデータ信号の再生、つまり復調が可能となってい
る。

すなわち、移動体通信では、送信機側のクロック発生回
路におけるクロック信号の周波数をほぼ一定とすること
が容易であるから、一旦、クロック信号と再生クロック
信号とを位相同期させた後、上記両信号の位相同期動作
を停止しても、再生クロック信号と受信信号におけるク
ロック信号との位相同期状態を維持できる。

また、受信信号において時間軸方向のズレであるジッタ
を生じることがあるが、そのようなジッタは、送信機側
のクロック発生回路におけるクロック周波数をほぼ一定
とすることが容易であるから、例えばコンパクトディス
ク等と比べて極めて小さく許容範囲内である。したがっ
て、そのようなジッタによる変動を考慮する必要がな
い。

その上、上記構成は、受信電波の電界強度が微弱な区域
に入ってクロック信号が誤検出される状態でも、上記誤
検出に起因する再生クロック信号の誤訂正が回避される
から、上記再生クロック信号を安定化できる。

したがって、上記構成は、移動体通信におけるクロック
周波数の変動がほとんどなく、上記変動を考慮する必要
がないことを利用して、フェージング等の受信電波の電
界強度の低下に起因するクロック信号の位相の誤検出に
よる再生クロック信号への悪影響や乱れを防止できる。

このような動作により、上記構成では、再生クロック信
号のフリーラン期間中に、例えばフェージングＮ_２〜Ｎ
_４による再生クロック信号の位相が受信したディジタル
信号のクロック信号の位相と一致しなくなる状態（第３
図中一点鎖線で示した）が防止されるから、移動体通信
等におけるディジタルデータ信号の再生、つまり復調を
安定化できて、受信の安定化を図ることができる。

上記のように再生クロック信号のフリーランが開始され
た時、カウンタ７ｂは、フリーラン要求信号が出力され
た後の再生クロック信号をカウントする、言い換えると
受信信号のデータビット数をカウントすることになる
が、設定されたビット数毎のバースト形式にて伝送され
るディジタル信号の１バースト単位に相当する所定のデ
ータビット数の受信が終了した後、例えば時刻Ｔ_４にお
いて、カウンタ７ｂのＣｏ端子からフリーランクリア信
号（第２信号）を送出して、フリップフロップ回路７ａ
をリセットする。

これにより、フリーラン要求信号は出力されなくなり、
ディジタルＰＬＬ回路４は、受信信号のクロック信号と
再生クロック信号とを位相同期し得る状態となり、次に
伝送されるバースト形式のディジタル信号に対して待機
状態となる。

なお、上記のデータビット数の例として、米国ＥＩＡ(B
lectoronic Industries Association)（発行日１９８４
年７月）におけるセルラー方式自動車電話システムの規
格の３−23に記載された情報データビット、例えば40ビ
ットにデータビット数が設定されている「Repeat 1 of w
ord」や「Repeat 2 of word」等を用いてもよいし、また
は、「Repeat 1 of word」から「Repeat 11 of word」まで
の予め設定されているビット数を用いてもよい。

このように上記構成では、フリーランクリア信号をバー
スト形式のディジタル信号の終了端近辺で出力するよう
に設定して、バースト形式の一つのディジタル信号のブ
ロック内において、初期に位相同期させて、再生クロッ
ク信号をフリーランでほぼ通すこともできるし、また、
任意の回数のフリーランを上記ブロック内で繰り返し
て、上記各フリーラン間において再生クロック信号とク
ロック信号との位相同期をそれぞれ実行することもでき
る。

〔発明の効果〕

本発明のクロック信号再生回路は、以上のように、設定
されたビット数毎のバースト形式にて、無線方式で符号
化されて伝送されるディジタル信号を受信している間、
上記ディジタル信号のクロック信号と位相が同期した再
生クロック信号を、上記クロック信号との位相同期を停
止してフリーランさせるフリーラン要求部が設けられて
いる構成である。

それゆえ、上記構成では、クロック信号と位相同期した
再生クロック信号をフリーランさせるため、フェージン
グや、受信電波の電界強度の弱い区域に入ったこと等に
より電界強度が低下しても、電界強度の低下したディジ
タル信号からのクロック信号の誤検出が回避されるの
で、上記クロック信号の誤検出に起因する再生クロック
信号の乱れを防止できる。

これにより、上記構成は、安定した再生クロック信号が
得られるため、上記再生クロック信号と受信信号のクロ
ック信号との位相同期が乱れることが防止される。

この結果、上記構成は、フェージング環境下等における
受信信号の電界強度の変化の大きく、ディジタル信号か
らのクロック信号の誤検出を生じ易い区域内において、
受信したディジタル信号の上記再生クロック信号による
再生の安定化を図り得るという効果を奏する。

【図面の簡単な説明】

第１図乃至第３図は本発明の一実施例を示すものであっ
て、第１図はクロック信号再生回路を示すブロック図、
第２図はクロック信号再生部の主要部を示す回路図、第
３図は受信信号と再生クロック信号等との関係を示すタ
イムチャート、第４図は従来例のクロック信号再生回路
を示すブロック図である。２は受信機部、３はクロック情報抽出回路（クロック再
生部）、４はディジタルＰＬＬ回路（クロック再生
部）、５はスプリットフェーズデコーダ（クロック再生
部）、６はパターンマッチング回路（クロック再生
部）、７はフリーラン要求回路（フリーラン要求部）、
７ｂはカウンタ（計測回路）、４４はフリーランゲート
（フリーラン要求部）である。

Claims

【特許請求の範囲】

【請求項１】設定されたビット数毎のバースト形式に
て、無線方式で伝送される符号化したディジタル信号を
受信する受信機部と、上記受信機部からの上記ディジタ
ル信号におけるクロック信号との比較によって上記クロ
ック信号と位相を同期させた再生クロック信号を発生す
るクロック再生部とから成るクロック信号再生回路にお
いて、上記ディジタル信号における所定の信号パターン
を検出するパターンマッチング回路が上記信号パターン
を検出すると第１信号を出力するように設けられ、上記
第１信号に基づいて経過時間の計測を開始する計測回路
が上記経過時間が前記所定のビット数に応じた時間に達
すると第２信号を出力するように設けられ、前記第１信
号に基づいて上記再生クロック信号と前記クロック信号
との位相同期動作を停止し、上記第２信号に基づいて位
相同期動作を開始することにより、前記ディジタル信号
を受信している間、前記クロック信号と位相が同期した
上記再生クロック信号を上記クロック再生部にてフリー
ランさせるフリーラン要求部が設けられていることを特
徴とするクロック信号再生回路。