JPH07290771A - ページプリンタ - Google Patents

Abstract

(57)【要約】 【目的】 １ページ分のビットマップデータ量に相当す
る容量未満のバッファメモリを有するページプリンタに
おいて、バッファメモリ内に必要なデータを確保できな
い場合に生ずる障害の原因と処置を操作者に通知する。 【構成】 印字制御回路２、アドレス・データ制御回路
３、双方向通信インタフェース回路４、メモリ回路５、
プリンタエンジン６により構成され、アドレス・データ
制御回路３にアドレス発生回路とアドレスラッチ回路と
アドレス比較器を含んでおり、リードアドレスとライト
アドレスが一致することを検知して異常発生を知る構成
となっている。異常発生の際には双方向通信インタフェ
ース回路４を介して、その状態をホストパーソナルコン
ピュータ７に伝達する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ページプリンタに関
し、特に、１ページ分のビットマップデータ量未満の容
量のバッファメモリを有するページプリンタに関する。

【０００２】

【従来の技術】従来、ページプリンタは、印刷すべき１
ページ分のイメージデータを一括して処理し、ビットマ
ップデータとしてバッファメモリに蓄積した後に、印刷
機構部であるプリンタエンジンにビットマップデータを
送り印刷を実行するものである。従って、ページプリン
タは１ページ分のビットマップデータを蓄積できる容量
のバッファメモリを有するのが一般的であった。

【０００３】また、ページプリンタのプリンタエンジン
は、レーザプリンタまたはＬＥＤプリンタに代表される
電子写真式の印刷方式によるために、１ページの印刷途
中でプリンタエンジンを停止することができず、１ペー
ジのビットマップデータを絶えること無く、連続的にプ
リンタエンジンへ送る必要性からも、１ページ分のバッ
ファメモリを持つことが一般的であった。

【０００４】一方、バッファメモリを構成するＤＲＡＭ
の価格は、ページプリンタコントローラ原価の中で高い
比率を占め、これを引き下げる努力がなされている。例
えば、線密度３００ｄｐｉ、用紙サイズＡ４のフルペー
ジサイズのメモリ容量は２３６０ｄｏｔ×３４００ｌｉ
ｎｅ＝８．０２４ｋｂ≒１ＭＢとなり、２５６ｋ×８ビ
ットのＤＲＡＭで構成すると５００円×４個＝２，００
０円にもなる。この原価上の問題を解決する手段とし
て、イメージデータをランレングス法で圧縮して格納す
ることにより２５６ＫＢのＲＡＭで１ページ分のイメー
ジデータを取り扱うことを可能にする技術が、特開平０
２−１７８８２６号公報に開示されている。

【０００５】この方式によれば、１ページ分のイメージ
データを一定の条件のもとで取り扱うことが可能とな
り、プリンタエンジンへの連続的なデータ送信が可能と
なるので、１ページ分のバッファメモリを使用する場合
とくらべて安い原価でページプリンタコントローラを実
現することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
ページプリンタにおいて、１ページ分のビットマップデ
ータ量未満のバッファメモリにより印刷を行なうものに
ついては、イメージデータを圧縮して蓄積するなどの方
法をとっているために、取り扱うイメージデータが複雑
で、圧縮率が通常のイメージの圧縮とくらべて極端に低
い場合には、イメージデータとしては全イメージデータ
中の少量の領域部分のものしか蓄積されず、プリンタエ
ンジンに印刷の為に出力されるイメージデータを補うデ
ータ量をバッファメモリ内に確保できない状態が生じ得
る。

【０００７】このような状態が発生すると、正常な印刷
出力は得られず、途中で印刷が中止されたり、誤印字を
含んだ印刷が出力される。

【０００８】しかるに、この場合でも、プリンタの操作
者は、この異常動作の原因がわからず、有効な対策を講
ずることができないという課題があった。

【０００９】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規なページ
プリンタを提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成する為
に、本発明によるページプリンタは、印字制御回路と、
メモリ回路と、アドレスデータ制御回路と、プリンタエ
ンジンと、ホストパーソナルコンピュータ（ＰＣ）との
双方向通信インタフェース回路とを有する構成であっ
て、アドレス・データ制御回路がメモリのデータ書込／
読出アドレスの発生回路と、イメージデータのシリアル
パラレル変換回路と、アドレス信号のラッチ回路と、ア
ドレス比較器とを備えている。

【００１１】

【実施例】次に、本発明をその好ましい一実施例につい
て図面を参照して具体的に説明する。

【００１２】図１は本発明に係るページプリンタの一実
施例を示すブロック構成図である。

【００１３】図１を参照するに、ページプリンタ１は、
印字制御回路２、アドレス・データ制御回路３、双方向
通信インタフェース回路４、メモリ回路５、プリンタエ
ンジン６により構成されている。

【００１４】ページプリンタ１は、双方向通信インタフ
ェース４を介してホストパーソナルコンピュータ（Ｐ
Ｃ）７に接続されている。ホストパーソナルコンピュー
タ７は、ＰＣ（パーソナルコンピュータ）制御回路８、
音声機能９、モニタ１０等を有する。

【００１５】上記の構成において、イメージデータは、
ＰＣ制御回路８からビットマップデータまたはそれを圧
縮した形のデータとして出力され、このデータはページ
プリンタ１の双方向通信インタフェース回路４を介して
アドレス・データ制御回路３によってメモリ回路５に蓄
積される。

【００１６】メモリ回路５の容量分だけデータが蓄積さ
れた後に、印字制御回路２は、プリンタエンジン６を起
動し、アドレス・データ制御回路３によってメモリ回路
５から読み出されたイメージデータがプリンタエンジン
６に入力されて印刷用紙上に、印刷がなされる。

【００１７】アドレス・データ制御回路３は、メモリ回
路５に蓄積されたイメージデータを読み出して、プリン
タエンジン６に送出しつつ、メモリ回路５の空領域に、
ＰＣ制御回路８から入力されるイメージデータを書き込
む。メモリ回路５のメモリ容量は、プリンタエンジン６
に送出されるイメージデータを補える速度で新しいイメ
ージデータが書き込まれる条件から決められる。一般的
な例としては、従来技術で述べた通り３００ｄｐｉ，Ａ
４印刷の場合に２５６ＫＢ程度である。

【００１８】図２はアドレス・データ制御回路３の詳細
を示すブロック構成図である。

【００１９】図２を参照するに、アドレス・データ制御
回路３は、メモリ回路５にデータを書き込むライトアド
レスＷＡと、データを読み出す為のリードアドレスＲＡ
及び制御信号のロウアドレスストローブＲＡＳ、カラム
アドレススローブＣＡＳ、ライトイネーブルＷＥ、アウ
トプットイネーブルＯＥの各信号を発生するアドレス発
生回路１１、シリアルのイメージデータをメモリ回路５
のデータバス幅に合わせてパラレル信号に変換するシリ
アル・パラレル変換回路１２、アドレス発生回路１１か
ら出力されるライトアドレスＷＡとリードアドレスＲＡ
を各制御信号を使ってラッチするラッチ回路１３、及び
ラッチされたライトアドレスＷＡとリードアドレスＲＡ
の大きさを比較する比較器１４より構成されている。

【００２０】上記構成により、印字制御回路２からの同
期信号と発振器１５からのクロックに同期して、前述し
たようにメモリ回路５へのデータの書込み及び読み出し
操作を行なう。アドレス・データ制御回路３ではラッチ
回路１３と比較器１４を使って、ライトアドレスＷＡと
リードアドレスＲＡを比較することによって、データ転
送が正常になされているかどうかを判定する。すなわ
ち、正常な印字の場合のデータ転送では、データ書込
は、データ読出に先んじて行なわなければならないの
で、一旦、印刷動作を開始した後には、ライトアドレス
ＷＡとリードアドレスＲＡは一致することはあり得な
い。もし、一致した場合には、データ書込がプリンタエ
ンジン６へのイメージデータ送出の為のデータ読出しに
追いつかれた場合であり、これ以降の印刷は正常には行
なわれない。この場合には、異常信号としてアドレス一
致信号を発行し、印字制御回路２に入力する。図２に示
された実施例においては、ラッチ回路１３と比較器１４
にて判定回路が構成されているが、他の変形例として、
ラッチ回路と比較器の代わりに、バッファメモリと排他
的論理和回路とインバータ等の組合わせによっても判定
回路を構成することが可能である。

【００２１】図３は、リードアドレスＲＡとライトアド
レスＷＡの比較により印刷の異常を判定する処理を示す
流れ図である。図３においてＲＡＭは図１に示されたメ
モリ回路５のことである。

【００２２】印字制御回路２は、ページプリンタ１の中
のデータの流れ及び処理、プリンタエンジン６の動作制
御、内部状態の監視、双方向通信インタフェース４を介
して、ホストパーソナルコンピュータ（ＰＣ）７からの
命令の受信実行及びページプリンタ１の内部状態のホス
トパーソナルコンピュータ７への発行を行なう。

【００２３】双方向通信インタフェース回路４は、イメ
ージデータ、命令をホストパーソナルコンピュータ７か
ら受信するとともに、印字制御回路２から発行されるペ
ージプリンタ１の内部状態を、インタフェース信号線の
内のデータ線または制御信号線を介してホストパーソナ
ルコンピュータ７へ送出する。具体的にはＩＥＥＥＰ．
１２８４規格等で規定されるＨ／Ｗ及びプロトコルで実
現することができる。

【００２４】アドレス・データ制御回路３から、アドレ
ス一致信号が発行されると、印字制御回路２は、印刷の
異常としてその状態をホストパーソナルコンピュータ７
に通知する。ＰＣ制御回路８はこの通知を受けて、ペー
ジプリンタ内の異常の状態を知り、モニタ１０に警告す
ると共に処理方法を表示する。また、音声機能９により
警笛を発生することができる。ページプリンタの操作者
は、これにより状況と対策を把握し、適切な処置を講ず
ることができる。

【００２５】

【発明の効果】以上説明したように、本発明に係るペー
ジプリンタによれば、印字制御回路と、メモリ回路と、
メモリ回路を制御するアドレス・データ制御回路と、メ
モリ回路から出力されるイメージデータを印刷するプリ
ンタエンジンと、ホストパーソナルコンピュータとの双
方向通信インタフェースを有し、アドレス・データ制御
回路を、アドレス発生回路と、イメージデータのシリア
ル・パラレル変換回路と、アドレスラッチとアドレス比
較器で構成したので、バッファメモリにおいて、プリン
タエンジンに出力されるイメージデータを補うデータ量
を確保できない状態が発生し、正常な印字が得られない
場合でも、ホストパーソナルコンピュータを介して操作
者に原因と処置を通知し、操作者が有効な処置を講ずる
ことができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック構成図であ
る。

【図２】アドレス・データ制御回路の詳細を示すブロッ
ク図である。

【図３】印刷の異常を判定する処理を示す流れ図であ
る。

【符号の説明】

１・・・ページプリンタ ２・・・印字制御回路 ３・・・アドレス・データ制御回路 ４・・・双方向通信インタフェース回路 ５・・・メモリ回路 ６・・・プリンタエンジン ７・・・ホストＰＣ ８・・・ＰＣ制御回路 ９・・・音声機能 １０・・・モニタ １１・・・アドレス発生回路 １２・・・シリアル・パラレル変換回路 １３・・・ラッチ回路 １４・・・比較器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ホストパーソナルコンピュータのＰＣ制
   御回路に接続された双方向通信インタフェース回路と、
   前記ＰＣ制御回路から出力されるデータを記憶するメモ
   リ回路と、該メモリ回路と前記双方向通信インタフェー
   ス回路との間に接続され該双方向通信インタフェース回
   路を介して得られたデータを前記メモリ回路に格納制御
   すると共に該メモリ回路に蓄積されたデータを読出制御
   するアドレス・データ制御回路と、前記データを印刷用
   紙に印刷するプリンタエンジンと、該プリンタエンジン
   と前記双方向通信インタフェース回路と前記アドレス・
   データ制御回路との間に接続され前記プリンタエンジン
   を起動し前記アドレス・データ制御回路によって前記メ
   モリ回路から読み出されたデータを前記プリンタエンジ
   ンに入力する印字制御回路とを有することを特徴とした
   ページプリンタ。
2. 【請求項２】 前記アドレス・データ制御回路は、シリ
   アルデータを前記メモリ回路のデータバス幅に合わせて
   パラレルデータに変換するシリアル・パラレル変換回路
   と、ライトアドレス、リードアドレス等のアドレス信号
   及びロウアドレスストローブ、カラムアドレスストロー
   ブ等の制御信号を発生するアドレス発生回路と、ライト
   アドレスとリードアドレスとの一致を検出しデータ転送
   が正常になされているか否かを判定する判定手段とを有
   することを更に特徴とする請求項１に記載のページプリ
   ンタ。
3. 【請求項３】 前記アドレス・データ制御回路は、前記
   メモリ回路に蓄積されたデータを読み出して前記プリン
   タエンジンに送出しつつ該メモリ回路の空領域に前記Ｐ
   Ｃ制御回路から出力されるデータを書き込むことを更に
   特徴とする請求項１に記載のページプリンタ。
4. 【請求項４】 前記判定手段は、前記アドレス発生回路
   から出力されるライトアドレスとリードアドレスを前記
   各制御信号を使ってラッチするラッチ回路と、該ラッチ
   回路にラッチされたライトアドレスとリードアドレスの
   大きさを比較する比較回路とを有することを更に特徴と
   する請求項２に記載のページプリンタ。