JPH07295700A - Ｓｃｓｉバス終端装置 - Google Patents

Ｓｃｓｉバス終端装置

Info

Publication number
JPH07295700A
JPH07295700A JP7113639A JP11363995A JPH07295700A JP H07295700 A JPH07295700 A JP H07295700A JP 7113639 A JP7113639 A JP 7113639A JP 11363995 A JP11363995 A JP 11363995A JP H07295700 A JPH07295700 A JP H07295700A
Authority
JP
Japan
Prior art keywords
voltage
current
signal line
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7113639A
Other languages
English (en)
Inventor
Francis M Samela
エム サメーラ フランシス
William L Zuckerman
エル ズッカーマン ウイリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Methode Electronics Inc
Original Assignee
Methode Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Methode Electronics Inc filed Critical Methode Electronics Inc
Publication of JPH07295700A publication Critical patent/JPH07295700A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 バスラインの過電流を未然に防止し、ノイズ
スパイクを除去する。 【構成】 ＳＣＳＩバスライン終端装置であって、ＡＤ
Ｒ回路、ＳＬＩＭ回路およびＳＬＩＣＫ回路の少なくと
も２つの組合わせを含む。ＡＤＲ回路では、電流引出し
回路が、一本の信号ラインの能動デアサートによる信号
ラインの共通ノードの電圧増加を検出したとき、アサー
トされた信号ラインまたはすぐにアサートされる予定の
信号ラインの過電流状態を防ぐために、電流引出し回路
が各信号ラインから十分な電流を引出す。ＳＬＩＭ回路
は、信号ラインに生じる可能性のある電圧を或る範囲に
制限してトランジェント電圧を除去する。ＳＬＩＣＫ回
路は、ラインがデアサートされると、信号ラインの信号
に生じるノッチの電圧レベルを上昇させる電流を与える
ように電流切換え装置を制御し、この電流切換え装置
は、アサート後に所定時間が経過すると監視回路に応じ
電流を切断する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、主として終端装置に関
し、特にＳＣＳＩ（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓ
ｙｓｔｅｍ ｉｎｔｅｒｆａｃｅ）バスに使用される終
端装置に関する。なお、この出願は、１９９２年１２月
１０日出願で、現時点で許可されている米国特許出願番
号第０７／９８８，９０８号および１９９３年５月４日
出願で、現時点で許可されている米国特許出願番号第０
７／８８３，３０３号の両出願の一部継続出願である。
これらの出願の開示事項は参考に本明細書に含まれてい
る。
【０００２】
【従来の技術】信頼性のあるデータ伝送が重要になって
きている１つの応用で、小規模コンピュータにおける複
数のデータトランシーバと中央処理装置（ＣＰＵ）との
間の通信のための完全に負荷されたＳＣＳＩバスライン
上でのデータ伝送の分野がある。ＳＣＳＩシステムは伝
送ラインを備え、この伝送ラインに接続された複数の装
置がラインを介し通信可能となっている。インフォメー
ション・システム用アメリカン・ナショナル・スタンダ
ードＸ３Ｔ９．２／８２―２（ＡＮＳＩ規格）に述べら
れてる基準によると、安定化された終端装置が伝送ライ
ンの物理的な二端に接続される。
【０００３】このようなＳＣＳＩシステムは、伝送ライ
ンの個々のラインを駆動するドライバを備えている。１
つの信号線は３状態の１つをとり得る。１つは、ドライ
バが或る信号ラインをグランドに駆動した場合に、信号
ラインは「アサートされた（ａｓｓｅｒｔｅｄ）」と称
される。２番目に、アサートされた状態から解放された
信号ライン群は、「デアサートされた（ｄｅａｓｓｅｒ
ｔｅｄ）」と称される。３番目に、アサートされた状態
から或るドライバにより駆動されたライン群は、「能動
的にデアサートされた（ａｃｔｉｖｅｌｙ ｄｅａｓｓ
ｅｒｔｅｄ）」と称される。
【０００４】ＡＮＳＩ規格は、アサートされた信号ライ
ンに２４ミリアンペア（ｍＡ）以下の電流を流すことを
要求している。不可能ではないにしても、能動的にデア
サートされた状態が使用されているときは、この規格に
従うことは以前は困難であった。
【０００５】ＡＮＳＩ規格に従って製造された安定化終
端装置は、デアサートライン群を２．８５ボルトに引き
上げる２．８５６ボルト電圧レギュレータを持っている
ので、デアサートされた信号ラインは、２．８５ボルト
である。他の信号ライン群がアサートされた（即ち、接
地された）場合、各信号ラインの１１０オームの抵抗に
より、これらにはＡＮＳＩ規格によって許容された２４
ｍＡ以下の電流が流れる［（２．８５ ― ドライバの
Ｖｏｌ）／１１０オーム］。
【０００６】しかし、或る信号ラインが能動的にデアサ
ートされた場合、概ね３．０〜５ボルトになる。安定化
された終端装置のレギュレータが電流を引く（ｓｉｎ
ｋ）ことができないと、この能動デアサートされた信号
ラインの高い電圧は、２．８５ボルトに安定化されな
い。このため信号ラインがアサートされると、２４ｍＡ
以上の電流が流れる（例えば、４．０ボルト／１１０オ
ーム＝３６ｍＡ）。するとドライバが壊れるか、動作不
良となる。
【０００７】ドライバの破壊および／または動作不良に
対処する種々の試みがなされているが、満足した解決に
達していない。例えば、テキサスインスツルメントは、
他の信号ラインが能動デアサートされている場合であっ
ても、アサートされた信号ラインにＳＮＳＩ規格以下の
量の電流を流せるように電流を引ける部品番号ＴＬ１４
３１を、他の素子と共に使用することができると主張し
ている。しかしテキサスインスツルメントの公式見解で
はＴＬ１４３１は、制限された数の信号ラインのみが能
動デアサートされるような応用に限られている。
【０００８】典型的には、要求（ｒｅｑｕｅｓｔ）およ
び肯定応答（ａｃｋｎｏｗｌｅｄｇｅ）の各信号ライン
の制御信号ＲＥＱおよびＡＣＫは、ターゲット（例えば
ディスクドライブ）とイニシエータ（例えばホストコン
ピュータ）との間でデータを行き来させる「ハンドシェ
イク」を行うために利用される。個々の制御信号ＲＥＱ
およびＡＣＫは、高論理値および低論理値の何れかをと
る。制御信号ＲＥＱまたはＡＣＫがアサートされると、
それは低論理値となる。また制御信号ＲＥＱまたはＡＣ
Ｋがデアサートされると、それは高論理値となる。
【０００９】動作では、要求信号ラインの制御信号ＲＥ
Ｑにアサート状態からデアサート状態への変化が生じた
場合（即ち、低から高ヘの遷移）、データ化けを引き起
こす可能性のあるＳＣＳＩバスラインの或る状態が存在
する。制御信号ＲＥＱの立上がりにおいて、「ノッチ」
と称される状態が生じる。このノッチは典型的にはスタ
ブ駆動式ケーブルの反射に付随して起こる。このノッチ
とスタブ反射との競合作用が制御信号ＲＥＱの立上がり
エッジの方向を反転させ、デアサートレベル（即ち、＋
２．０ボルト）に達する前に“ダブル・バック”を生じ
させる。この反転する制御信号ＲＥＱが、＋１．５ボル
トのレベル以下となると、“二重トリガー”となり、有
効な要求信号（即ち、もう一つのアサート）と解釈され
てしまう。これにより誤データが伝送される。
【００１０】コンピュータ装置の製造技術において一般
に知られているように、終端装置は、典型的には所定の
インピーダンスで固定の供給電圧を供給するためにオア
結線のＳＣＳＩバスラインの各端に接続される。一本の
バスラインは、バスの複数の信号ラインの内の１つであ
る。
【００１１】図１において、従来の終端回路１０、１２
が示されている。このような回路は、２２０／３３０型
終端装置と称されることがある。各終端回路１０、１２
は、直列接続された抵抗Ｔ１、Ｔ２からなる分圧器を含
む。抵抗Ｔ１の一端は、典型的には＋４．７５ボルトの
入力電源電圧ＴＥＲＭＰＷＲに接続される。抵抗Ｔ２の
一端は、典型的にはゼロボルトの接地電位ＧＮＤに接続
される。終端回路１０の抵抗Ｔ１とＴ２の接続点Ｊ１
は、バスライン１４の一端に接続され、終端回路１２の
抵抗Ｔ１とＴ２の接続点Ｊ２は、バスライン１４の他端
に接続される。ＳＣＳＩバスでは、バスライン１４がア
クティブでないとき接続点Ｊ１、Ｊ２に約＋２．８５ボ
ルトを与えるように、抵抗Ｔ１、Ｔ２の値は２２０Ωお
よび３３０Ωと示されている。
【００１２】オア結線のＳＣＳＩバス１４は、各信号ラ
イン１８ａ、１８ｂ、１８ｃによってバス１４に接続さ
れた複数のトランシーバ１６ａ、１６ｂ、１６ｃを有す
る。各トランシーバ１６ａ―１６ｃの夫々は、オープン
コレクタ出力（即ち、７４３８形ＮＡＮＤ論理ゲート）
を有するコントローラドライバ２０および受信素子２２
（即ち、７４１４形シュミットトリガ入力）を含む。コ
ントローラドライバ２０がオフしたとき、信号ライン
（即ち、ライン１８ａ）は、約＋２．８５ボルトの電圧
値を有する高論理レベルである。コントローラドライバ
２０がオンしたとき、オープンコレクタ出力装置が信号
ラインの電圧値を約ゼロボルトに引き下げるので、信号
ラインは低論理レベルである（即ち、ドライバトランジ
スタＱ１の通過で０．２ボルト）。
【００１３】図２において、終端回路１０ａの別の従来
技術が示されている。この図２の代替え構成は１１０型
安定化終端装置と称されることがある。終端回路１０ａ
は、ラインＶｉｎに電圧ＴＥＲＭＯＷＲを受け、ＤＢ
（０）―ＤＢ（７）、ＤＢ（Ｐ）、ＡＴＮ、ＢＳＹ、Ａ
ＣＫ、ＲＳＴ、ＭＳＧ、ＳＥＬ、Ｃ／Ｄ、ＲＥＱおよび
Ｉ／Ｏの１８本の各信号ラインに対する１１０オームの
抵抗付きのラインＶｏｕｔに＋２．８５ボルトの安定化
電圧を形成する電圧レギュレータ２４を含む。
【００１４】
【発明が解決しようとする課題】従来の終端回路１０ま
たは１０ａの主たる未解決の問題は、何れも臨界的（ｃ
ｒｉｔｉｃａｌ）な“二重トリガ”領域（＋１．５ボル
トと＋２．０ボルトの間）より上にノッチを上昇させる
ことができないことであった。図５のカーブＡに示され
るように、２２０／３３０型終端装置の信号ラインは、
＋１．０ボルトの近傍で生じるノッチＮ１を有してい
る。同様に図５のカーブＢで示されるように、１１０型
安定化終端装置の信号ラインは、＋１．４ボルトの近傍
で生じるノッチＮ２を有している。このように従来の終
端回路は、如何にしてノッチを危険領域の上に上げるこ
とができるかについて示唆していない。
【００１５】更に、図１の従来の終端装置を再び参照す
ると、ノッチの電圧レベルは、ケーブルのインピーダン
スと、バスライン１４ａが対応のコントローラドライバ
２０により解放またはデアサートされたときのバスライ
ンに流れている電流量とにより定まるということを、一
般的に知ることができる。
【００１６】ＳＣＳＩ仕様では、ケーブルインピーダン
スは９０オーム以上とされているが、ツイストペアまた
は丸ケーブルのインピーダンスは、９０オームを超える
ことがほとんどなく、せいぜい４５オーム程度である。
【００１７】これらのコントローラドライバ２０がより
多くの電流を引くことができるとしても、大電流を長時
間にわたって引いているとメタルマイグレーション（ｍ
ｅｔａｌ ｍｉｇｒａｔｉｏｎ：金属移動）というもう
一つの問題が生じる。この状況は、要求信号（ＲＥＱ）
がアサート（低論理レベル）されたときにシステムが関
連の肯定応答信号（ＡＣＫ）で以て応答することができ
ない場合に生じる。換言すると、制御信号ＲＥＱのアサ
ートが継続し、それ自身をデアサートにすることができ
なくなる。従って、制御信号ＲＥＱをデアサートにする
ことによりこの誤動作を解消するまで、システムのハン
グアップを引き起こす。もしも無人のシステムが延長さ
れた週末祝日にハングアップすると、この状況は修正さ
れずに数日間続くこともある。
【００１８】２４ｍＡを超える電流を与えることにより
ノッチのレベルを上昇させるようにしたダイオードクラ
ンプ技術利用の終端装置の着想も従来から知られてい
る。しかしこの従来技術は、この超過電流が制御不能に
なり、しかも２４ｍＡから４５ｍＡの間で変動するとい
う問題を有している。更に、システムがハングアップす
ると超過電流が無制限にコントローラドライバに流れ、
高価なコントローラドライバの破損をまねくこともあ
る。
【００１９】従って、高信頼で高精度のデータ伝送を得
るために、ＳＣＳＩバスラインのデータおよび／または
制御信号に生じるノッチのレベルを高めた改良終端装置
に対する要求がコンピュータ装置業界に起こっている。
更に、このような終端装置は、従来の終端回路に内部的
に組入れることができるか、或いは従来の終端回路を持
つシステムに外部的に接続することができると便利であ
る。
【００２０】更に、高信頼で高精度のデータ伝送を得る
ために、ＳＣＳＩバスラインの制御信号ＲＥＱおよびＡ
ＣＫに生じる雑音スパイクまたはトランジェントを除去
するようにした改良終端装置に対する要求がコンピュー
タ装置業界に起こっている。そしてこのような終端装置
は、ＳＣＳＩケーブルのインピーダンスの範囲に適合す
るよう容易に修正できると便利である。
【００２１】更に、許容最大数の信号ラインが能動アサ
ートされた場合に、規格仕様以上の電流をアサートされ
た信号ラインに流さないというＡＮＳＩ規格に従う装置
および装置の使用方法についての要求もある。
【００２２】
【課題を解決するための手段】上記課題を解決するため
に、本発明のＳＣＳＩバス終端装置は、安定化された電
源電圧を与える電圧レギュレータと、夫々が第１、第２
の端を有する複数のプルアップ終端抵抗であって、各プ
ルアップ終端抵抗の第１の端が上記安定化出力電圧に接
続され、バスラインに各他端が接続されているデータお
よび／または制御信号ラインの対応する各一端に各プル
アップ終端抵抗の第２の端が接続され、上記信号ライン
が活性化されたとき、供給される最大電流を制限する複
数のプルアップ終端抵抗と、電流切換え装置とプログラ
ムされた監視回路を含み、電流切換え装置は、制御入力
を有し、上記電源電圧と少なくとも１つの上記信号ライ
ンとの間に接続され、信号ラインに電流を生じさせると
共に、上記プログラムされた監視回路は、上記電流切換
え装置の制御入力と上記信号ラインとの間に接続され
て、上記電流を生じさせるプログラムされた時間を制御
し、上記プログラムされた時間の経過後に上記電流切換
え装置が上記監視回路に応答して上記電流を切断するよ
うにし、誤データが伝送されるのを防止するために、上
記電流が、上記信号ラインがデアサートされた時に上記
信号ラインで伝送される信号に生じるノッチの電圧レベ
ルを上昇させるように作用する構成の、信号ライン増強
電流キッカー回路と、複数の信号ラインに定電圧出力を
与える安定化終端器のための能動デアサート回路であっ
て、（ａ）入力と出力を有する基準電圧を与える手段
と、（ｂ）第１、第２の入力および出力を有し、第１の
入力が上記基準電圧を与える手段の出力に接続され、第
２の入力が上記安定化終端器の定電圧出力に接続された
電流引出し手段とからなる、能動デアサート回路とを夫
々具備し、上記電流引出し手段は、その第１と第２の入
力を比較することができ、上記複数の信号ラインの少な
くとも１つの能動デアサートによって上記第２の入力の
電圧が上記第１の入力の電圧を一時的に超えたとき、上
記定電圧を維持するために、アサートされたまたはアサ
ートされようとしている他の信号ラインの過電流を防止
するように電流を引出すことを特徴とする。
【００２３】また、別の態様によると、安定化された電
源電圧を与える電圧レギュレータと、夫々が第１、第２
の端を有する複数のプルアップ終端抵抗であって、各プ
ルアップ終端抵抗の第１の端が上記安定化出力電圧に接
続され、バスラインに各他端が接続されているデータお
よび／または制御信号ラインの対応する各一端に各プル
アップ終端抵抗の第２の端が接続され、上記信号ライン
が活性化されたとき、供給される最大電流を制限する複
数のプルアップ終端抵抗と、電流切換え装置とプログラ
ムされた監視回路を含み、電流切換え装置は、制御入力
を有し、上記電源電圧と少なくとも１つの上記信号ライ
ンとの間に接続され、信号ラインに電流を生じさせると
共に、上記プログラムされた監視回路は、上記電流切換
え装置の制御入力と上記信号ラインとの間に接続され
て、上記電流を生じさせるプログラムされた時間を制御
し、これによって上記プログラムされた時間の経過後に
上記電流切換え装置が上記監視回路に応答して上記電流
を切断するようにし、誤データが伝送されるのを防止す
るために、上記電流が、上記信号ラインがデアサートさ
れた時に上記信号ラインで伝送される信号に生じるノッ
チの電圧レベルを上昇させるように作用する構成の、信
号ライン増強電流キッカー回路と、ＳＣＳＩバスライン
の夫々に接続され、バスラインで受けたデータおよび／
または制御信号からノイズスパイクまたはトランジェン
トを除去するようにした信号ラインインピーダンス整合
終端装置とを夫々具備し、上記各整合終端装置が、所定
値の安定化出力電圧を形成するために入力終端電源電圧
に応答する電圧レギュレータ手段と、基準電圧を形成す
るために上記安定化出力電圧に応答する低電圧安定化回
路と、上記複数のデータおよび／または信号ラインの少
なくとも１つと上記基準電圧との間に接続され、信号ラ
インに生じる上限電圧と下限電圧の範囲を制限すること
により、データおよび／または制御信号からトランジェ
ントを除去する抑止回路手段とを具備することを特徴と
する。
【００２４】また、別の態様によると、安定化された電
源電圧を与える電圧レギュレータと、夫々が第１、第２
の端を有する複数のプルアップ終端抵抗であって、各プ
ルアップ終端抵抗の第１の端が上記安定化出力電圧に接
続され、バスラインに各他端が接続されているデータお
よび／または制御信号ラインの対応する各一端に各プル
アップ終端抵抗の第２の端が接続され、上記信号ライン
が活性化されたとき、供給される最大電流を制限するよ
うにした複数のプルアップ終端抵抗と、複数の信号ライ
ンに定電圧出力を与える安定化終端器のための能動デア
サート回路であって、（ａ）入力と出力を有する基準電
圧を与える手段と、（ｂ）第１、第２の入力および出力
を有し、第１の入力が上記基準電圧を与える手段の出力
に接続され、第２の入力が上記安定化終端器の定電圧出
力に接続された電流引出し手段とからなり、上記電流引
出し手段は、その第１と第２の入力を比較することがで
き、上記複数の信号ラインの少なくとも１つの能動デア
サートによって上記第２の入力の電圧が上記第１の入力
の電圧を一時的に超えたとき、上記定電圧を維持するた
めに、アサートされたまたはアサートされようとしてい
る他の信号ラインの過電流を防止するように電流を引出
す構成の、能動デアサート回路と、ＳＣＳＩバスライン
の夫々に接続され、バスラインで受けたデータおよび／
または制御信号からノイズスパイクまたはトランジェン
トを除去するようにした信号ラインインピーダンス整合
終端装置であって、上記各整合終端装置が、所定値の安
定化出力電圧を形成するために入力終端電源電圧に応答
する電圧レギュレータ手段と、基準電圧を形成するため
に上記安定化出力電圧に応答する低電圧安定化回路と、
上記複数のデータおよび／または信号ラインの少なくと
も１つと上記基準電圧との間に接続され、信号ラインに
生じる上限電圧と下限電圧の範囲を制限することによ
り、データおよび／または制御信号からトランジェント
を除去する抑止回路手段とを具備する構成の、信号ライ
ンインピーダンス整合終端装置と、を夫々具備すること
を特徴とする。
【００２５】また、別の態様によると、安定化された電
源電圧を与える電圧レギュレータと、夫々が第１、第２
の端を有する複数のプルアップ終端抵抗であって、各プ
ルアップ終端抵抗の第１の端が上記安定化出力電圧に接
続され、バスラインに各他端が接続されているデータお
よび／または制御信号ラインの対応する各一端に各プル
アップ終端抵抗の第２の端が接続され、上記信号ライン
が活性化されたとき、供給される最大電流を制限するよ
うにした複数のプルアップ終端抵抗と、電流切換え装置
とプログラムされた監視回路を含み、電流切換え装置
は、制御入力を有し、上記電源電圧と少なくとも１つの
上記信号ラインとの間に接続され、信号ラインに電流を
生じさせると共に、上記プログラムされた監視回路は、
上記電流切換え装置の制御入力と上記信号ラインとの間
に接続されて、上記電流を生じさせるプログラムされた
時間を制御し、上記プログラムされた時間の経過後に上
記電流切換え装置が上記監視回路に応答して上記電流を
切断するようにし、誤データが伝送されるのを防止する
ために、上記電流が、上記信号ラインがデアサートされ
た時に上記信号ラインで伝送される信号に生じるノッチ
の電圧レベルを上昇させるように作用する構成の、信号
ライン増強電流キッカー回路と、複数の信号ラインに定
電圧出力を与える安定化終端器のための能動デアサート
回路であって、（ａ）入力と出力を有する基準電圧を与
える手段と、（ｂ）第１、第２の入および出力を有し、
第１の入力が上記基準電圧を与える手段の出力に接続さ
れ、第２の入力が上記安定化終端器の定電圧出力に接続
された電流引出し手段とからなり、上記電流引出し手段
は、その第１と第２の入力を比較することができ、上記
複数の信号ラインの少なくとも１つの能動デアサートに
よって上記第２の入力の電圧が上記第１の入力の電圧を
一時的に超えたとき、上記定電圧を維持するために、ア
サートされたまたはアサートされようとしている他の信
号ラインの過電流を防止するように電流を引出す構成
の、能動デアサート回路と、ＳＣＳＩバスラインの夫々
に接続され、バスラインで受けたデータおよび／または
制御信号からノイズスパイクまたはトランジェントを除
去するようにした信号ラインインピーダンス整合終端装
置であって、上記各整合終端装置が、所定値の安定化出
力電圧を形成するために入力終端電源電圧に応答する電
圧レギュレータ手段と、基準電圧を形成するために上記
安定化出力電圧に応答する低電圧安定化回路と、上記複
数のデータおよび／または信号ラインの少なくとも１つ
と上記基準電圧との間に接続され、信号ラインに生じる
上限電圧と下限電圧の範囲を制限することにより、デー
タおよび／または制御信号からトランジェントを除去す
る抑止回路手段とを具備する、信号ラインインピーダン
ス整合終端装置と、を夫々具備することを特徴とする。
【００２６】
【作用】本発明は、能動デアサート（ＡＤＲ）回路、信
号ラインインピーダンス整合（ＳＬＩＭ）回路および信
号ライン増強電流キッカー（ＳＬＩＣＫ）回路の何れか
の少なくとも２つの組合わせを含むＳＣＳＩバスライン
装置を提供する。ＡＤＲ回路では、電流引出し回路が、
一本の信号ラインの能動デアサートによる信号ラインの
共通ノードの電圧増加を検出したとき、アサートされた
信号ラインまたはすぐにアサートされる予定の信号ライ
ンの過電流状態を防ぐために、電流引出し回路は各信号
ラインから十分な電流を引出す。ＳＬＩＭ回路では、信
号ラインに生じる可能性のある電圧を或る範囲に制限す
ることによりトランジェント電圧が除去される。ＳＬＩ
ＣＫ回路では、ラインがデアサートされたとき、信号ラ
イン上の信号に生じるノッチの電圧レベルを上昇させる
電流を与えるように電流切換え装置が制御され、またこ
の電流切換え装置は、アサートの後にプログラムされた
時間長が経過したとき、監視回路に応答して電流を切断
する。
【００２７】また、本発明は、一態様において、バスラ
インに生じるノッチの電圧レベルを制御するためにＳＣ
ＳＩバスに使用される終端装置を提供する。このような
終端装置は、終端回路と、電流切換え装置と、プログラ
ムされた監視回路を含む。終端回路は、第１の電流を形
成するために、入力終端電源電圧とバスラインに接続さ
れた複数のデータおよび／または制御信号ラインとの間
に接続される。電流切換え装置は、第２の電流を形成す
るために、電源電圧と終端されるべき各複数のデータお
よび／または信号ラインとの間に接続される。
【００２８】プログラムされた監視回路は、第２の電流
が形成される時間を制御するために、電流切換え装置の
制御入力と、複数のデータおよび／または制御信号ライ
ンの少なくとも１つとの間に接続される。電流切換え回
路は、監視回路に応答してプログラムされた時間長が経
過したとき第２の電流を切断する。第２の電流は、少な
くとも１つのデータおよび／または制御信号ラインがデ
アサートされた時に生じるノッチの電圧レベルを上昇さ
せるように作用して、誤データが伝送されないようにす
る。
【００２９】一態様では、本発明は、能動デアサート回
路とそれを使用する方法を提供する。能動デアサート回
路は、入力と出力を有する基準電圧を与える手段を備え
る。また能動デアサート回路は、第１、第２の入力、出
力を有する電流引出し手段を有する。この手段の第１の
入力は基準電圧を与える手段の出力に接続される。電流
引出し手段は、第１入力と第２入力とを比較する。複数
の信号ラインの少なくとも１つの能動デアサートによっ
て上記第２の入力の電圧が上記第１の入力の電圧より高
いとき、上記定電圧を維持するために、アサートされた
またはアサートされようとしている他の信号ラインが過
電流状態にならないように十分な電流を引出す。
【００３０】一態様において、本発明は、バスラインで
受けたデータおよび／または制御信号からノイズスパイ
クまたはトランジェントを除去するために、ＳＣＳＩバ
スに使用される終端方法および終端装置を提供する。こ
の終端装置は、所定値の安定化出力電圧を形成するため
に入力終端電源電圧に応答する電圧レギュレータを含
む。低電圧安定化回路が、上記安定化出力電圧に応答し
て基準電圧を形成する。終端インピーダンスを形成する
ために、安定化出力電圧と、バスラインに接続された複
数のデータおよび／または制御信号ラインとの間に抵抗
が接続される。抑止回路が、複数のデータおよび／また
は信号ラインの少なくとも１つと上記基準電圧との間に
接続され、信号ラインに生じる上限電圧と下限電圧の範
囲を制限することにより、少なくとも１つのデータおよ
び／または制御信号ラインからトランジェントを除去す
る。
【００３１】本発明の１つの利点は、終端回路、電流切
換え装置およびプログラムされた監視回路を含む改良さ
れた終端装置を提供できることである。
【００３２】本発明のもう一つの利点は、バスラインで
伝送されたデータおよび／または制御信号に生じるノッ
チの電圧レベルを制御するために、ＳＣＳＩバスライン
に使用される終端方法および終端装置を提供できること
である。
【００３３】本発明の更に別の利点は、データおよび／
または制御信号に生じるトランジェントを除去する、比
較的簡単で、安価に製造および組み立てできる改良され
た終端方法および終端装置を提供できることである。
【００３４】本発明の更に別の利点は、ＳＣＳＩバスラ
インの制御および／またはデータ信号に生じるノイズス
パイクまたはトランジェントを除去して高信頼で高精度
のデータ伝送を与える改良された終端装置を提供できる
ことである。
【００３５】更に、本発明の別の利点は、電圧レギュレ
ータ、低電圧安定化回路、複数のプルアップ終端抵抗お
よびトランジェント抑止回路を含む改良された終端装置
を提供できることである。
【００３６】本発明の他の利点は、バスラインで伝送さ
れたデータおよび／または制御信号からノイズスパイク
を除去するためにＳＣＳＩバスラインに使用される終端
方法を提供できることである。
【００３７】本発明の更に別の利点は、信号ラインの能
動デアサートによりバスに生じる電流を引出す回路を含
み、これによりアサートされたか或いはアサートされよ
うとする信号ラインの過電流状態を防止するようにした
終端装置を提供できることである。
【００３８】本発明の更なる特長、利点は、現時点の好
ましい実施例の詳細な説明および図面に記載され、これ
らから明確となる。
【００３９】
【実施例】最初に、或るＳＣＳＩバスとの関連において
示された本発明は、その範囲または示唆を限定すること
を意図するものでなく、その応用の一例を示すだけであ
ることを、明確に理解されるべきである。本発明は、デ
ータおよび／または制御信号に生じるノッチの電圧レベ
ルを制御する目的の終端装置に関するものであるから、
本発明は他の分野および装置における数々の応用を有し
ている。
【００４０】詳細に図を参照して、本発明の原理に従っ
て構成された改良型の信号ライン増強電流キッカー式
（ＳＬＩＣＫ：ｓｉｇｎａｌ ｌｉｎｅ ｉｎｃｒｅａ
ｓｅｄｃｕｒｒｅｎｔ ｋｉｃｋｅｒ）終端装置１１０
のブロック図を図３に示す。この終端装置１１０は、バ
スラインを通じて伝送されるデータおよび／または制御
信号に生じるノッチの電圧レベルを上昇させるような目
的でＳＣＳＩバスライン１４ａ（図１のバスライン１４
と同じもの）にまたはその各端に接続して使用されるも
のである。例えば、図１のトランシーバ１６ａは、制御
信号ＲＥＱの要求信号ラインとして示される信号ライン
１８ａを介して図３のバスライン１４ａに接続すること
ができる。この終端装置１１０は、従来の終端回路１１
２（図１の終端回路１０または１２のような）と、電流
切換え装置１１４と、プログラムされた監視回路１１６
を備える。
【００４１】図４において、図３のＳＬＩＣＫ終端装置
１１０の詳細回路が示されている。説明と議論を簡単に
するために、従来の終端回路１１２は、図１の終端回路
１０または１２と同様な２２０／３３０型終端回路を備
えているとする。この２２０／３３０型終端回路１１２
は、直列接続された二つの抵抗Ｔ１、Ｔ２から成る電圧
分圧器を含む。抵抗Ｔ１の一端は、典型的には＋４．７
５ボルトの入力終端電源電圧ＴＥＲＭＰＷＲに接続され
る。抵抗Ｔ２の一端は、典型的にはゼロボルトの接地電
位ＧＮＤに接続される。終端回路１１２の抵抗Ｔ１、Ｔ
２の接続点は、バスライン１４ａの一端に接続される。
【００４２】電流切換え装置１１４は、ＰＮＰ導電型の
バイポーラトランジスタＱ１と電流制限抵抗Ｒ１を含
む。トランジスタＱ１は、電源電圧ＴＥＲＭＰＷＲに接
続されたエミッタと、抵抗Ｒ１の一端に接続されたコレ
クタを有する。抵抗Ｒ１の一端はバスライン１４ａに接
続される。
【００４３】プログラムされた監視回路１１６は、抵抗
Ｒ２、Ｒ３と、ＮＰＮ導電形バイポーラトランジスタＱ
２と、コンデンサＣ１とを備える。トランジスタＱ２
は、抵抗Ｒ２の一端に接続されたベースと、コンデンサ
Ｃ１の一端に接続されたコレクタと、接地電位に接続さ
れたエミッタとを有する。抵抗Ｒ２の他端は、バスライ
ン１４ａに接続され、コンデンサＣ１の他端は、接地電
位に接続される。抵抗Ｒ３の他端は、トランジスタＱ１
はトランジスタＱ１のベースに接続される。
【００４４】１１４、１１６と同様な追加の電流切換え
装置およびプログラムされた監視回路を残りの信号ライ
ンの夫々に接続することで、生じるノッチの電圧レベル
を上昇させることが可能であることは、当技術に詳しい
者には明確に理解されるべきである。しかし、コスト削
減のために通常は、電流切換え装置とプログラムされた
監視回路は、ノッチに敏感な信号ラインにのみ組込まれ
る。換言すると、高信頼と高精度のデータ伝送に対し最
も危険である少なくとも制御信号ライン（ＲＥＱ）にそ
のような回路が組込まれることになる。
【００４５】図４のＳＬＩＣＫ終端装置１１０の動作を
図５、図６、図７のグラフを参照して説明する。即ち、
図５のカーブＡは、図１の従来の２２０／３３０型終端
装置の要求信号ラインの制御信号ＲＥＱの電圧レベルを
示す。図示されるように、制御信号ＲＥＱが、アサート
状態（低論理レベル）からデアサート状態（高論理レベ
ル）に切り替わったとき、ノッチＮ１が＋１．０ボルト
の近傍で生じる。同様に、図５のカーブＢは、図２の従
来の１１０型安定化終端装置の要求信号ラインの制御信
号ＲＥＱの電圧レベルを示す。図示されるように、制御
信号ＲＥＱが、アサート状態（低論理レベル）からデア
サート状態（高論理レベル）に切り替わったとき、ノッ
チＮ２が＋１．４ボルトの近傍で生じる。従って、ノッ
チＮ１、Ｎ２は、ＳＣＳＩバスライン１４ａに接続され
た受信装置によって有効な信号として解釈される。この
結果、このようなノッチは、不良データの伝送を引き起
こす。
【００４６】図４に示す本発明の改良された終端装置１
１０は、図５のカーブＣを成すように制御信号ＲＥＱに
生じるノッチの電圧レベルを制御または上昇させるもの
である。制御信号ＲＥＱがアサート状態からデアサート
状態に遷移したとき、カーブＣのノッチＮ３は、“二重
トリガ”領域の上に上昇し、＋１．８ボルトの近傍に現
れるようになる。
【００４７】ここで図４を更に参照すると、制御信号Ｒ
ＥＱがデアサート（高論理レベル）となったとき、抵抗
Ｒ２を介するベース駆動電流により監視回路１１６のト
ランジスタＱ２はオンする。コンデンサＣ１に生じる残
留電圧は、トランジスタＱ２を介して対地放電される。
更に、トランジスタＱ１のベースは、抵抗Ｒ３を介して
接地電位に置かれる。この結果、トランジスタＱ１は導
通状態となる。このため抵抗Ｒ１は、トランジスタＱ１
を介し電源電圧ＴＥＲＭＰＷＲに接続される。この安定
状態は、抵抗Ｒ１を介して電源電圧を要求信号ライン１
４ａに接続させる。
【００４８】ライン１８ａの制御信号ＲＥＱがアサート
されたとき（低論理レベル）、抵抗Ｒ１は、信号ライン
１４ａを介する電源電圧ＴＥＲＭＰＷＲからの一時的な
第２電流通路を提供する。抵抗Ｒ１を流れるこの電流
は、終端回路１１２において抵抗Ｔ１を介する第１電流
通路によって与えられる電流に対する加算となる。アサ
ートに先立ってトランジスタＱ１が既にオンとなってい
るので、アサートの際に要求信号ライン１８ａにおいて
トランジェントは生じない。この加算分の電流量は、抵
抗Ｒ１の値によって制御して選択することができ、ケー
ブルインピーダンスの要求に合せて所定値に設定するこ
とができる。
【００４９】時監視回路１１６は、要求信号がアサート
されている時間を計測する。更に、アサートの期間が所
定時間長より長いと、第２電流通路によって供給された
追加電流は解消される。従って、信号ライン１８ａを介
してトランシーバ１６ａのコントローラドライバに供給
された電流は、終端回路１１２により供給される電流に
制限される。
【００５０】即ち、アサートの期間、トランジスタＱ２
はオフとなっている。このためコンデンサＣ１は、抵抗
Ｒ３およびトランジスタＱ１のエミッタ―ベース接合を
通じて電源電圧ＴＥＲＭＰＷＲに向って充電される。シ
ステムのハングアップ時のように、要求信号ラインがア
サートされ続けると、コンデンサＣ１は、トランジスタ
Ｑ１が導通できない点まで充電される。この条件は、エ
ミッタ―ベース電圧が約＋０．７ボルト以下となったと
き生じる。
【００５１】代表的なＳＣＳＩ電圧に対し、この時間長
は約２つの時定数（即ち、ＴＣ＝Ｒ３×Ｃ１）である。
“タイムアウト”期間の終わりで、トランジスタＱ１は
オフとなる。従って、抵抗Ｒ１を介する第２の電流通路
によって要求信号ライン１８ａに加算されていた電流は
解消され、終端回路１１２からの電流のみとなる。
【００５２】図８は、終端回路が１１０オーム電圧安定
化終端装置からなる場合の図３の終端装置の他の実施例
２００を示す。図示するように、データまたは制御ライ
ン２０２、例えばＲＥＱまたはＡＣＫ信号ライン、が１
１０オーム抵抗２０４を通じてバス２０６に接続され
る。適当な電圧レギュレータ２０８が終端電源（ＴＥＲ
ＭＰＷＲ）とバス２０６との間に接続される。
【００５３】また図示するように、電流スイッチ２１２
のＰＮＰトランジスタＱ１が抵抗２１４を介してライン
２０２に接続される。トランジスタＱ１のベースは、直
列接続された抵抗２１６とコンデンサ２１８を介して接
地されている。ＮＰＮトランジスタＱ２のベースは、抵
抗２２２を介してライン２０２に接続され、一方トラン
ジスタＱ２のコレクタは抵抗２１６とコンデンサ２１８
との間に接続される。
【００５４】図４において述べられたのと同様に、信号
ライン２０２がデアサート（高論理レベル）となったと
き、抵抗Ｒ２２２を介するベース駆動電流により監視回
路２２０のトランジスタＱ２はオンする。コンデンサＣ
２１８に生じる残留電圧は、トランジスタＱ２を介して
対地放電される。更に、トランジスタＱ１のベースは、
抵抗Ｒ２１６を介して接地電位に置かれる。この結果、
トランジスタＱ１は導通状態となる。このため抵抗Ｒ２
１４は、トランジスタＱ１を介し安定化電源電圧出力Ｖ
ｏｕｔに接続される。この安定状態は、抵抗Ｒ２１４を
介して電源電圧出力Ｖｏｕｔを信号ライン２０２に接続
させる。そしてトランジスタＱ１、Ｑ２および監視回路
２２０は、図４に関して言及したように作動する。
【００５５】図６において、カーブ１１８は、信号ライ
ンが最初アサートレベルの＋０．５ボルト以下でゼロボ
ルトまでに引き下げられたときの、従来の終端回路１０
の信号ラインに流れる電流量を示している。同様にカー
ブ１２０は、信号ラインが＋０．５ボルトからゼロボル
トの間に引き下げられたときの、従来の終端回路１０ａ
の信号ラインに流れる電流量を示している。しかしこの
場合、著しい量の電流増加はなく、従って図５の各ノッ
チＮ１、Ｎ２が生じることが分かる。一方、カーブ１２
２は、信号ラインが＋０．５ボルトからゼロボルトの間
に引き下げられたときの、本終端回路１１０の信号ライ
ンに流れる電流量を示している。この場合、電流が十分
制御された状態で増加して、ノッチＮ３（図５）が上昇
し、関連するスタブ反射が“二重トリガ”の臨界領域よ
り十分上に上昇することが分かる。
【００５６】図７において、本終端装置１１０の信号ラ
インに流れる電流量を時間関数として示す。図示される
ように、プログラムされた時間長（即ち、４０ｍｓ）が
経過すると、電流は約４１ｍＡから２４ｍＡに徐々に変
化する。このゆっくりした変化は、コンデンサＣ１とト
ランジスタＱ１によって制御され、このため重ねてトラ
ンジェントの発生を防ぐことになる。
【００５７】典型的な状況では、制御信号ＲＥＱは、プ
ログラムされた時間長が経過する前にデアサート（高論
理レベル）とされる。このデアサートが生じると、トラ
ンジスタＱ２が再度オンとなり、コンデンサＣ１が放電
する。この結果、終端装置１１０はその初期状態にリセ
ットされ、新しいサイクルが繰り返される。要求信号が
デアサートになると、終端装置は常にリセットされるこ
とは、理解されるべきである。換言すると、システムが
ハングアップした後にエラー解消が行われるたびに、終
端装置は自動的に元の状態に戻る。
【００５８】以上の詳細説明により、バスライン上で伝
送されるデータおよび／または制御信号に生じるノッチ
の電圧レベルを制御するために、本発明はＳＣＳＩバス
ラインに使用される改良された終端装置を提供するもの
であることが分かる。この終端装置は、終端回路と、電
流切換え装置と、プログラムされた監視回路から成る。
本終端装置は、臨界的な“二重トリガ”領域より上にノ
ッチの電圧レベルを上昇させることにより、誤データが
伝送されることを防止するのである。
【００５９】ここで図９を参照して、本発明の原理に基
づいて構成された改良型信号ラインインピーダンスマッ
チング式（ＳＬＩＭ）終端装置３１０を説明する。
【００６０】またこのようなＳＬＩＭ終端装置が開示さ
れていて、参考のためその開示事項がここに組入れられ
ている米国特許第５，２３９，５５９号を引用する。
【００６１】この終端装置３１０は、バスライン上で受
信するデータおよび／または制御信号に生じる雑音スパ
イクまたはトランジェントを除去する目的で、ＳＣＳＩ
バスライン（バスライン２１４のような）に或いはその
両端に結合されで使用されるものである。この終端装置
３１０は、ＬＴ１０８６ＣＴのような調整可能な３端子
ＩＣの低電圧降下レギュレータ３１２からなる電圧レギ
ュレータ３１１、低電圧安定化回路３１４、複数のプル
アップ終端抵抗Ｒ１―Ｒ１８およびトランジェントまた
は雑音スパイクを除去または減衰させるためのトランジ
ェント抑止回路ＴＳ１およびＴＳ２を備える。
【００６２】低電圧降下電圧レギュレータ３１２は、入
力終端電源電圧ＴＥＲＭＰＷＲ（Ｖｉｎ）を受けるため
の入力端子３１６に接続された入力ピン３を備える。電
源電圧ＴＥＲＭＰＷＲは、典型的には＋４．５ボルトで
あるが、ＡＮＳＩ仕様Ｘ３Ｔ９．２／８６―１０９ＲＥ
Ｖ１０ｃに従って＋４．７５ボルト〜５．２５ボルトの
範囲で変更できる。電圧レギュレータ３１２は、典型的
には２．８５ボルトの安定化出力電圧（Ｖｏｕｔ）を形
成する出力ピン２を備える。しかしこの出力電圧は、出
力ピン２と接地電位ＧＮＤとの間に接続された直列接続
抵抗Ｒ１９、Ｒ２０の値を選択することにより、＋４．
２５ボルト以下の任意の値に調整できる。抵抗Ｒ１９と
Ｒ２０の接続点は、電圧レギュレータの調整ピン１に接
続される。
【００６３】コンデンサＣ１が入力端子３１６と接地電
位ＧＮＤとの間に接続され、入力終端電源電圧ＴＥＲＭ
ＰＷＲに生じる低周波ノイズが接地電位に分路されるよ
うにしている。またコンデンサＣ３が電圧レギュレータ
の出力ピン２と接地電位との間に接続され、出力電圧Ｖ
ｏｕｔに生じる低周波ノイズが接地電位に分路されるよ
うにしている。さらにコンデンサＣ２が出力ピン２と接
地電位との間に接続され、出力電圧Ｖｏｕｔに生じる高
周波ノイズが接地電位に分路されるようにしている。
【００６４】低電圧安定化回路３１４は、電流制限抵抗
Ｒ２１、ダイオードＤ９、Ｄ１０およびコンデンサＣ４
を備える。抵抗Ｒ２１の一端は、電圧レギュレータのピ
ン２の安定化出力電圧に接続され、抵抗Ｒ２１の他端
は、コンデンサＣ４の一端、ダイオードＤ１０のアノー
ドおよび基準ライン３１８に夫々接続される。ダイオー
ドＤ１０のカソードは、ダイオードＤ９のアノードに接
続され、ダイオードＤ９のカソードは、コンデンサＣ４
の一端および接地電位ＧＮＤに夫々接続される。基準ラ
イン３１８は、抑止回路ＴＳ１、ＴＳ２に基準電圧ＶＲ
ＥＦを供給する。ダイオードＤ９、Ｄ１０の各々の順方
向電圧降下を０．７５ボルトとすると、基準電圧ＶＲＥ
Ｆは約＋１．５ボルトである。従って抵抗Ｒ２１は、基
準Ｖにおいて＋１．５ボルトの基準電圧を形成する電流
を各ダイオードに流すような値に選択される。
【００６５】複数のプルアップ用抵抗Ｒ１―Ｒ１８の夫
々の一端は、共通接続され、ライン３２０の安定化出力
電圧に接続される。抵抗Ｒ１―Ｒ１８の夫々の他端は、
各データおよび／または制御信号ラインＡＣＫ、ＲＥ
Ｑ、ＤＢ（０）―ＤＢ（７）、ＤＢ（Ｐ）、ＡＮＴ、Ｂ
ＳＹ、ＲＳＴ、ＭＳＧ、ＳＥＬ、Ｃ／ＤおよびＩ／Ｏの
各々の一端に接続される。プルアップ抵抗Ｒ１―Ｒ１８
は、従来の図２の抵抗Ｐ１―Ｐ１８と同様な機能を有
し、ＳＣＳＩバスラインに接続された対応の伝送装置内
に形成されているオープンコレクタトランジスタに電流
を供給するよう機能する。即ち、各データおよび／また
は制御信号ラインに連結されたオープンコレクタ・トラ
ンジスタ装置がオフしたとき、その信号ラインは高論理
レベルとなり、対応のプルアップ抵抗を介して電流は流
れない。また各データおよび／または制御信号ラインに
連結されたオープンコレクタ・トランジスタ装置がオン
したとき（信号ラインが能動）、その信号ラインは低論
理レベルとなり、オープンコレクタ・トランジスタ装置
を流れる最大電流は対応のプルアップ抵抗により制限さ
れることになる。
【００６６】トランジェント抑止回路ＴＳ１は、制御信
号ライン（ＡＣＫ）と基準ライン３１８との間に接続さ
れる。このトランジェント抑止回路ＴＳ１は、ダイオー
ドＤ１―Ｄ４から成るダイオードアレイである。ダイオ
ードＤ１のアノードは、ダイオードＤ３のカソードおよ
び制御信号ライン（ＡＣＫ）に接続される。ダイオード
Ｄ１のカソードは、ダイオードＤ２のアノードに接続さ
れ、ダイオードＤ３のアノードは、ダイオードＤ４のカ
ソードに接続される。ダイオードＤ２のカソードは、ダ
イオードＤ４のアノードおよびライン３１８の基準電圧
ＶＲＥＦに接続される。このトランジェント抑止回路Ｔ
Ｓ１は、そこに流れる電流量に依存してそのインピーダ
ンスを動的に変化させる可変抵抗として機能する。
【００６７】同様に、トランジェント抑止回路ＴＳ２
は、制御信号ライン（ＲＥＱ）と基準ライン３１８との
間に接続される。このトランジェント抑止回路ＴＳ２
は、ダイオードＤ５―Ｄ８から成るダイオードアレイで
ある。ダイオードＤ５のアノードは、ダイオードＤ７の
カソードおよび制御信号ライン（ＲＥＱ）に接続され
る。ダイオードＤ５のカソードは、ダイオードＤ６のア
ノードに接続され、ダイオードＤ７のアノードは、ダイ
オードＤ８のカソードに接続される。ダイオードＤ６の
カソードは、ダイオードＤ８のアノードおよびライン３
１８の基準電圧ＶＲＥＦに接続される。このトランジェ
ント抑止回路ＴＳ２は、同じくそこに流れる電流量に依
存してそのインピーダンスを動的に変化させる可変抵抗
として機能する。
【００６８】この技術分野の知識を有するものであれ
ば、トランジェントを抑止するためにＴＳ１と同様なト
ランジェント抑止回路を他の信号ラインと基準ラインと
の間に追加できることは明らかである。しかし、コスト
削減のため、通常はトランジェントの影響を受けやすい
信号ラインにのみトランジェント抑止回路は入れられ
る。即ち、高信頼、高精度のデータ伝送に対し最も危険
性のある少なくとも制御信号ライン（ＡＣＫ）と（ＲＥ
Ｑ）にこのようなトランジェント抑止回路を入れてあ
る。
【００６９】図９に示した本終端装置３１０の動作を図
１０（ａ）、（ｂ）を参照して説明する。図示するよう
に、信号ラインが高論理レベルであるとき（即ち、±
２．５ボルトから±３．０ボルトの間）、高論理レベル
より上に伸びる正のスパイクが点Ａにおいて生じる。同
様に、信号ラインが低論理レベルであるとき（即ち、
０．０ボルトから±０．５ボルトの間）、低論理レベル
より下に伸びる負ののスパイクが点Ｂにおいて生じる。
このような点ＡおよびＢに生じるトランジェントが時間
的にかなり長く、しかもかなり大きい振幅を有している
と、ＳＣＳＩバスに結合された受信素子がこれらのトラ
ンジェントを有効信号と解釈してしまう可能性がある。
このため、このようなトランジェントが不良データの伝
送を引き起こすことがある。
【００７０】図９に示した本発明の改良終端装置３１０
は、図１０（ｂ）の波形１２２を生じるような制御信号
ラインＲＥＱおよびＡＣＫに現れるトランジェントを除
去または減衰させる。信号ライン（即ち、制御信号ライ
ンＲＥＱ）が高論理レベルで、点Ａ（図１０（ｂ））の
ような高論理レベルを超えるトランジェントが生じた場
合、ダイオードＤ５、Ｄ６が導通し、基準電圧ＶＲＥＦ
よりダイオード２つの降下分だけ高い電圧または約＋
３．０ボルトに等しい電圧まで制御信号ＲＥＱをクラン
プし、これによりトランジェントを効果的に除去する。
即ち、ダイオードＤ５、Ｄ６が制御信号ＲＥＱの上側電
圧レベルを制限する。
【００７１】制御信号ラインＲＥＱが低論理レベルで、
点Ｂ（図１０（ｂ））のような低論理レベルをより下に
落ちるトランジェントが生じた場合、ダイオードＤ７、
Ｄ８が導通し、低論理レベルまたは約ゼロボルトに等し
い電圧まで制御信号ＲＥＱをクランプする。即ち、ダイ
オードＤ７、Ｄ８が制御信号ＲＥＱの下側電圧レベルを
制限する。
【００７２】限定の目的でなく、上述の終端装置の開示
を完全にするため、以下に代表的値と部品番号を示す。
これらの値と部品は、組み立てられ試験されて高性能を
示した終端装置において使用されたものである。この技
術分野の知識を有するものであれば、本発明による回路
を構成する際に多くの代替部品および値を使用すること
ができる。
【００７３】 部 品 型または値 Ｃ１ ４．７μＦ Ｃ２ ．１μＦ Ｃ３ ２２ μＦ Ｃ４ ２．２μＦ Ｒ１９ １２１ オーム Ｒ１―Ｒ１８ １１０ オーム Ｒ２０ １５４ オーム Ｄ１―Ｄ１０ ＢＡＶ ９９
【００７４】従って、上述の値を使用すると、本発明の
終端装置３１０は、最大電流仕様に適合する、終端イン
ピーダンスが１１０オームで＋２．８５ボルトの安定化
出力電圧を概ね与える。更に、抑止回路ＴＳ１、ＴＳ２
は、制御信号ＲＥＱおよびＡＣＫの上側および下側電圧
レベルを制限することにより、トランジェントを除去す
る。
【００７５】しかし、コンピュータ装置工業において、
多くののＳＣＳＩケーブルは１１０オーム以下の低イン
ピーダンス或いはもっと低い８０オーム代となる可能性
があるので、異なるインピーダンスに適合するように終
端装置１１０を簡単に修正できるようにするのが望まし
い。それには終端インピーダンスＺ（Ｒ１―Ｒ１８）が
８０オームに低下した場合にも最大電流の要求仕様に適
合するように、安定化出力電圧を引き下げることが必要
になるだけである。このため８０オーム終端インピーダ
ンスを駆動するときには、出力電圧が約＋２．５ボルト
に下げられなければならない、ということが分ってい
る。従って、この技術分野における知識のあるものであ
れば、ＳＣＳＩケーブルの多くの異なるインピーダンス
に適合するように、更に出力電圧を所望の値に容易に調
整できることは明らかである。
【００７６】以上の詳細な説明により、本発明は、バス
ライン上で受信するデータおよび／または制御信号に生
じる雑音スパイクまたはトランジェントを除去する目的
で、ＳＣＳＩバスラインに使用される改良終端装置を提
供するものである。この終端装置は、電圧レギュレー
タ、低電圧電圧安定化回路、複数のプルアップ抵抗およ
び抑止回路から成る。この抑止回路は、制御信号の上側
および下側電圧レベルの範囲を制限することにより、制
御信号ラインからトランジェントを除去するよう機能す
る。
【００７７】図１１は能動デアサート回路（ＡＤＲ）４
２２をブロック図の形式で示す。この能動デアサート回
路４２２は、基準電圧を与える手段４２４および電流引
出し（ｓｉｎｋｉｎｇ）手段４２６を備える。基準電圧
を与える手段４２４は、入力４２８および出力４３０を
備える。電流引出し手段４２６は、基準電圧を与える手
段４２４の出力４３０に接続された第１入力４２３を備
える。また電流引出しの手段４２６は、第２入力４３４
および出力４３６を備える。
【００７８】図１２は、能動デアサート回路４２２と参
照番号４２０で示されるＳＣＳＩシステム内でのその回
路の置き換えを示す。安定化終端装置４１８は、２．８
５ボルト電圧レギュレータ４３８を備え、その出力４４
０は、伝送ライン４１４の各信号ライン４１６ａ―４１
６ｒに接続される。電圧レギュレータ４３８は、共通電
圧４４４に接続される。安定化終端装置４１８の他の構
成である、入力４４５、コンデンサ４４６、４４８およ
び４５０などは、図のように結合されている。能動デア
サート回路４２２の電流引出し手段４２６は、その第２
の入力４３４を介して、各信号ライン４１６ａ―４１６
ｒおよび電圧レギュレータ４３８の出力４４０に接続さ
れる。これらはＳＣＳＩシステム４２０と能動デアサー
ト回路４２２の間で必要な唯一の接続である。しかし、
好ましくは、基準電圧を与える手段４２４の入力４２８
は、安定化終端装置４１８の入力４４５と接続される。
これは安定化終端装置４１８と能動デアサート回路４２
２の双方を同一の電源手段（図示せず）と切離して作動
することを可能とする。
【００７９】再び図１２を参照すると、基準電圧を与え
る手段４２４または基準電圧回路は、好ましくは電圧レ
ギュレータ４５２、コンデンサ４５４および分圧回路４
５６を備える。電圧レギュレータ４５２は、基準電圧を
与える手段４２４の入力４２８とと同じ入力を備える。
この電圧レギュレータは、共通電圧、好ましくは接地電
圧を備える。好ましくは、電圧レギュレータは、リニア
テクノロジー社で製造された部品ＬＴ１１７２．８５で
ある。コンデンサ４５４は、電圧レギュレータ４５２と
共通電圧４４４との間に入れられた、好ましくは２２マ
イクロファラッドの容量である。分圧回路４５６は、電
圧レギュレータ４５２の出力４５８と共通電圧４４４と
の間に入れられる。この分圧回路４５６は、基準電圧を
与える手段４２４の出力としての接合４６６においてイ
ンピーダンス手段４６４に直列接続されたダイオード手
段４６４を備える。好ましくは、ダイオード手段４６２
は、フィリップス社によって製造された部品番号ＢＡＶ
９９である。このためコンデンサ４５４と分圧回路４５
６は、互いに並列である。好ましくは、ダイオード手段
４６２は、電圧レギュレータ４５２の出力４５８と基準
電圧を与える手段４２４の出力４３０、または接合４６
との間に挿入された一対のダイオード４６８、４７０を
備えている。同様に、インピーダンス手段４６４は、好
ましくは、接合４６６と共通電圧４４４との間に接続さ
れた３．３ｋオームの抵抗４７２である。
【００８０】再び図１２を参照すると、電流引出し手段
４２６または電流シンクは、ベース４７６、エミッタ４
７８、コレクタ４８０を有するトランジスタ手段４７４
を備える。ベース４７６は、電流引出し手段４２６の第
１入力４３２となり、接合４６６に結合される。好まし
くは、トランジスタ手段４７４は、２つのＰＮＰ型トラ
ンジスタ４８４、４８６で構成されたダーリントントラ
ンジスタ４８２からなる。好ましくは、ダーリントント
ランジスタ４８２は、ゼテックス社製部品番号ＦＴＺ７
０５である。この構成において、トランジスタ４８６の
エミッタ４８８、従ってトランジスタ４７４のエミッタ
４７８は、それに結合された好ましくは０．２２オーム
の抵抗４９０を有する。抵抗４９０は、電流引出し手段
４２６の第２の入力４３４となる。更に、この構成で
は、トランジスタ４８４、４８６のコレクタ４９２、４
９４は、電流引出し手段４２６およびトランジスタ４７
４のコレクタ４８０の出力４３６となる。好ましくは、
図示されるように、出力４３６は、共通電圧４４４に接
続される。
【００８１】再び図１２を参照して、ダーリントントラ
ンジスタ４８２の静的動作点は、当然であるが、能動デ
アサート回路４２２が作動するような周囲温度の全範囲
において、安定ではない。しかしダイオード手段４６２
の温度係数とエミッタ４７８−ベース４７６の接合の温
度係数を合わせることで、この問題が解消される。この
ため例えば基準電圧を与える手段４２４としてツェナー
ダイオード（図示せず）を使用して本発明を実施するこ
とができるが、ツェナーダイオードは好ましい構造でな
い。
【００８２】更に図１２を参照すると、第２の入力４３
４は、安定化終端装置４１８の電圧レギュレータ４３８
の出力４４０およびノード４６９において信号ライン４
１６ａ−４１６ｒに接続される。能動的にデアサートさ
れた信号ライン４１６ａ−４１６ｒがない場合には、電
圧レギュレータ４３８は、第２出力に２．８５ボルトの
電圧を供給する。しかし信号ライン４１６ａ−４１６ｒ
が能動的にデアサートされた場合には、ノード４６９
は、ドライバ（図示せず）の特性により２．８５ボルト
高くなる。各信号ライン４１６ａ−４１６ｒが、１１０
オームの抵抗を持っているので、能動デアサート回路４
２２がなければ、アサートされたラインには、通常２４
ｍＡ以上（ＡＮＳＩ規格外であるが）の電流が流れる。
実際、アサートされた信号ライン４１６ａ−４１６ｒが
増えると、信号ライン４１６ａ−４１６ｒを流れる全電
流の増加により各アサートされた信号ライン４１６ａ−
４１６ｒを流れる電流は、ＡＮＳＩ規格で許容された電
流を更に超えてしまう。
【００８３】能動デアサート回路４２２の構造とそのＳ
ＣＳＩシステムとの接続について説明したが、当分野の
技術知識のある者であれば、能動デアサート回路の使用
方法は明らかである。この方法は、信号ライン４１６ａ
−４１６ｒの過電流が、他の少なくとも１つの信号ライ
ン４１６ａ−４１６ｒの能動デアサートにより生じるの
を阻止するものである。最初に、出力４４０を持つ安定
化終端器４１８を与える必要がある。次に、複数の信号
ライン４１６ａ−４１６ｒを安定化終端装置４１８の出
力に接続する必要がある。次に、能動デアサート回路４
２２の第２入力４３４を安定化終端装置４１８の出力４
４０に接続する必要がある。次に、複数の信号ライン４
１６ａ−４１６ｒの少なくとも１つを能動デアサートに
する必要がある。次に、電流引出し手段４２６の第１入
力と電流引出し手段４２６の第２入力とを比較する必要
がある。最後に、通信プロトコルで許容されている値を
超える電流をアサートされた複数の信号ライン４１６ａ
−４１６ｒのどれにも流れなくなるまで、電流引出し手
段４２６を介して電流引出しさせる必要がある。
【００８４】基準電圧を与える手段４２４および電流引
出し手段４２６から成る能動デアサート回路４２２を特
に示して本発明の詳細を述べたが、当技術分野の知識の
あるものは本発明に多くの変形、変更があることを理解
できる。例えば、先に説明したように、基準電圧を与え
る手段４２４としてツェナーダイオードを本発明は使用
することができ、これは依然として請求範囲内である。
また基準電圧の代りに、温度補償基準電圧を使用するこ
とができる。
【００８５】通常の終端回路に加えてＳＬＩＣＫ回路、
ＡＤＲ回路およびＳＬＩＭＫ回路を設けた終端装置の詳
細な実例を図１３に示す。図から分るように、ＳＬＩＣ
Ｋ回路は実際には２つのＳＬＩＣＫ回路から成る。夫々
ＳＣＳＩバスのＲＥＱおよびＡＣＫ信号ライン用であ
る。同様に、ＳＬＩＭ回路は、夫々ＲＥＱおよびＡＣＫ
信号ライン用である２つの抑止回路を含む。個々の信号
ラインではなく、安定化電源の出力ノードに接続される
ため、ＡＤＲ回路には１つの電流引出し手段のみが必要
である。
【００８６】ここで説明した実施例に対し、種々の変
形、変更が可能であることは、当技術分野の知識を有す
る者には明らかである。本発明の思想および範囲を離れ
ることなく、また付随する効果を減ずることなく、この
ような変形、変更が可能である。従って、付帯の請求の
範囲によりこのような変形、変更が包含されるよう意図
している。
【００８７】
【発明の効果】以上説明したように、本発明によると、
終端回路、電流切換え装置およびプログラムされた監視
回路を含む改良された終端装置を得ることができ、バス
ラインで伝送されたデータおよび／または制御信号に生
じるノッチの電圧レベルを制御するために、ＳＣＳＩバ
スラインに使用される終端方法および終端装置を得るこ
とができる。また、データおよび／または制御信号に生
じるトランジェントを除去する、比較的簡単で、安価に
製造および組み立てできる改良された終端装置を得るこ
とができる。また、ＳＣＳＩバスラインの制御および／
またはデータ信号に生じるノイズスパイクまたはトラン
ジェントを除去して高信頼で高精度のデータ伝送を与え
る改良された終端装置を得ることができる。また、電圧
レギュレータ、低電圧安定化回路、複数のプルアップ終
端抵抗およびトランジェント抑止回路からなる改良され
た終端装置を得ることができる。また、バスラインで伝
送されたデータおよび／または制御信号からノイズスパ
イクを除去するためにＳＣＳＩバスラインに使用される
終端装置を得ることができる。また、能動デアサートに
よりバスに生じる電流を引出す回路を含み、これにより
アサートされたか或いはアサートされようとする信号ラ
インの過電流状態を防止するようにした終端装置を得る
ことができる。
【図面の簡単な説明】
【図１】オア結線式ＳＣＳＩバスラインの両端に連結さ
れた終端回路の従来技術を示す図である。
【図２】終端回路の他の従来例を示す図である。
【図３】本発明の原理に従って構成された改良終端装置
の実施例のブロック回路図である。
【図４】図３の終端装置の実施例の詳細を示す概略回路
図である。
【図５】本発明の動作を理解するのに有用な、各信号ラ
インに生じる波形を示す図である。
【図６】各信号ラインに生じる電流のカーブを示す図で
ある。
【図７】本発明の終端装置の信号ラインに生じる電流の
時間関数のカーブを示す図である。
【図８】図３の終端装置の他の実施例を示す回路図であ
る。
【図９】本発明の原理に従って構成された改良終端装置
の概略回路図である。
【図１０】雑音スパイクまたはトランジェントが改善さ
れた、本発明の終端装置の信号ラインに生じる波形を示
す図である。
【図１１】本発明により構成された能動デアサート回路
のブロック図である。
【図１２】図１１の能動デアサート回路の詳細回路とＳ
ＣＳＩシステムの一部分におけるその回路の置き換えを
示す図である。
【図１３】本発明による第１終端装置、第２終端装置お
よび能動アサート回路と結合された終端回路の詳細回路
図である。
【符号の説明】
１４ａ ＳＣＳＩバスライン １６ａ トランシーバ １８ａ 信号ライン １１０ 信号ライン増強電流キッカー式（ＳＬＩＣＫ）
終端装置 １１２ 終端回路 １１４ 電流切換え装置 １１６ プログラムされた監視回路 ２０２ データまたは制御ライン ２０８ 電圧レギュレータ ２１２ 電流スイッチ ３１０ 信号ラインインピーダンスマッチング式（ＳＬ
ＩＭ）終端装置 ３１１ 電圧レギュレータ ３１２ 低電圧降下レギュレータ ３１４ 低電圧安定化回路 ４１８ 安定化終端装置 ４２２ 能動デアサート（ＡＤＲ）回路 ４２４ 基準電圧を与える手段 ４２６ 電流引出し手段 ４３８ 電圧レギュレータ ＴＥＲＭＰＷＲ 終端電源 Ｒ１―Ｒ１８ プルアップ終端抵抗 ＴＳ１、ＴＳ２ トランジェント抑止回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年６月２０日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図６】
【図７】
【図４】
【図５】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウイリアム エル ズッカーマン アメリカ合衆国 イリノイ州 60076 ス コーキー クローフォード 8942

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 安定化された電源電圧を与える電圧レギ
    ュレータと、 夫々が第１、第２の端を有する複数のプルアップ終端抵
    抗であって、各プルアップ終端抵抗の第１の端が上記電
    圧レギュレータの安定化出力電圧に接続され、各プルア
    ップ終端抵抗の第２の端がバスラインに各一端が接続さ
    れている複数のデータおよび／または制御信号ラインの
    対応する各他端に接続され、上記信号ラインが活性化さ
    れたときに供給される最大電流を制限する複数のプルア
    ップ終端抵抗と、 電流切換え装置とプログラムされた監視回路を含む信号
    ライン増強電流キッカー回路であって、 上記電流切換え装置は、制御入力を有し、上記電源電圧
    と少なくとも１つの上記信号ラインとの間に接続され、
    この信号ラインに電流を生成すると共に、 上記プログラムされた監視回路は、上記電流切換え装置
    の上記制御入力と上記信号ラインとの間に接続されて、
    上記電流が生成されるプログラムされた時間を制御し、
    これによって上記プログラムされた時間の経過後に上記
    電流切換え装置が上記監視回路に応答して上記電流を切
    断するようにし、上記電流が、上記信号ラインがデアサ
    ートされた時に上記信号ラインで伝送される信号に生じ
    るノッチの電圧レベルを上昇させるように作用して誤デ
    ータが伝送されるのを防止するように構成されている信
    号ライン増強電流キッカー回路と、 複数の信号ラインに定電圧の出力を与える安定化終端器
    のための能動デアサート回路であって、この能動デアサ
    ート回路は、 （ａ）入力と出力を有する基準電圧を与える手段と、 （ｂ）第１の入力、第２の入力および出力を有し、上記
    第１の入力が上記基準電圧を与える手段の上記出力に接
    続され、上記第２の入力が上記安定化終端器の上記定電
    圧の出力に接続された電流引出し手段とを有し、 上記電流引出し手段は、上記第１の入力と上記第２の入
    力とを比較することができ、また上記複数の信号ライン
    のうちの少なくとも１つの能動デアサートによって上記
    第２の入力の電圧が上記第１の入力の電圧を一時的に超
    えたとき、上記定電圧を維持すべく、アサートされたま
    たはアサートされようとしている他の上記信号ラインの
    過電流を防止するように電流を引出すことができるよう
    に構成された能動デアサート回路とを具備することを特
    徴とするＳＣＳＩバス終端装置。
  2. 【請求項２】 安定化された電源電圧を与える電圧レギ
    ュレータと、 夫々が第１、第２の端を有する複数のプルアップ終端抵
    抗であって、各プルアップ終端抵抗の第１の端が上記電
    圧レギュレータの安定化出力電圧に接続され、各プルア
    ップ終端抵抗の第２の端がバスラインに各一端が接続さ
    れている複数のデータおよび／または制御信号ラインの
    対応する各他端に接続され、上記信号ラインが活性化さ
    れたときに供給される最大電流を制限する複数のプルア
    ップ終端抵抗と、 電流切換え装置とプログラムされた監視回路を含む信号
    ライン増強電流キッカー回路であって、 上記電流切換え装置は、制御入力を有し、上記電源電圧
    と少なくとも１つの上記信号ラインとの間に接続され、
    この信号ラインに電流を生成すると共に、 上記プログラムされた監視回路は、上記電流切換え装置
    の上記制御入力と上記信号ラインとの間に接続されて、
    上記電流が生成されるプログラムされた時間を制御し、
    これによって上記プログラムされた時間の経過後に上記
    電流切換え装置が上記監視回路に応答して上記電流を切
    断するようにし、上記電流が、上記信号ラインがデアサ
    ートされた時に上記信号ラインで伝送される信号に生じ
    るノッチの電圧レベルを上昇させるように作用して誤デ
    ータが伝送されるのを防止するように構成されている信
    号ライン増強電流キッカー回路と、 ＳＣＳＩバスラインの夫々に接続され、上記バスライン
    で受けたデータおよび／または制御信号からノイズスパ
    イクまたはトランジェントを除去するようにした信号ラ
    インインピーダンス整合終端装置であって、 入力終端電源電圧に応答して所定値の安定化出力電圧を
    形成する電圧レギュレータ手段、 上記安定化出力電圧に応答して基準電圧を形成する低電
    圧安定化回路手段、および、 上記複数のデータおよび／または信号ラインの少なくと
    も１つと上記基準電圧との間に接続され、上記データお
    よび／または制御信号からトランジェントを除去するた
    めに、そのラインに生じる上限電圧と下限電圧の範囲を
    制限する抑止回路手段を夫々有する信号ラインインピー
    ダンス整合終端装置とを具備することを特徴とするＳＣ
    ＳＩバス終端装置。
  3. 【請求項３】 安定化された電源電圧を与える電圧レギ
    ュレータと、 夫々が第１、第２の端を有する複数のプルアップ終端抵
    抗であって、各プルアップ終端抵抗の第１の端が上記電
    圧レギュレータの安定化出力電圧に接続され、各プルア
    ップ終端抵抗の第２の端がバスラインに各一端が接続さ
    れている複数のデータおよび／または制御信号ラインの
    対応する各他端に接続され、上記信号ラインが活性化さ
    れたときに供給される最大電流を制限する複数のプルア
    ップ終端抵抗と、 複数の信号ラインに定電圧出力を与える安定化終端器の
    ための能動デアサート回路であって、この能動デアサー
    ト回路は、 （ａ）入力と出力を有する基準電圧を与える手段と、 （ｂ）第１の入力、第２の入力および出力を有し、上記
    第１の入力が上記基準電圧を与える手段の上記出力に接
    続され、上記第２の入力が上記安定化終端器の上記定電
    圧出力に接続された電流引出し手段とを有し、 上記電流引出し手段は、上記第１の入力と上記第２の入
    力とを比較することができ、また上記複数の信号ライン
    のうちの少なくとも１つの能動デアサートによって上記
    第２の入力の電圧が上記第１の入力の電圧を一時的に超
    えたとき、上記定電圧を維持すべく、アサートされたま
    たはアサートされようとしている他の上記信号ラインの
    過電流を防止するように電流を引出すことができるよう
    に構成された能動デアサート回路と、 ＳＣＳＩバスラインの夫々に接続され、上記バスライン
    で受けたデータおよび／または制御信号からノイズスパ
    イクまたはトランジェントを除去するようにした信号ラ
    インインピーダンス整合終端装置であって、 入力終端電源電圧に応答して所定値の安定化出力電圧を
    形成する電圧レギュレータ手段、 上記安定化出力電圧に応答して基準電圧を形成する低電
    圧安定化回路手段、および、 上記複数のデータおよび／または信号ラインの少なくと
    も１つと上記基準電圧との間に接続され、上記データお
    よび／または制御信号からトランジェントを除去するた
    めに、そのラインに生じる上限電圧と下限電圧の範囲を
    制限する抑止回路手段を夫々有する信号ラインインピー
    ダンス整合終端装置とを具備することを特徴とするＳＣ
    ＳＩバス終端装置。
  4. 【請求項４】 安定化された電源電圧を与える電圧レギ
    ュレータと、 夫々が第１、第２の端を有する複数のプルアップ終端抵
    抗であって、各プルアップ終端抵抗の第１の端が上記電
    圧レギュレータの安定化出力電圧に接続され、各プルア
    ップ終端抵抗の第２の端がバスラインに各一端が接続さ
    れている複数のデータおよび／または制御信号ラインの
    対応する各他端に接続され、上記信号ラインが活性化さ
    れたときに供給される最大電流を制限する複数のプルア
    ップ終端抵抗と、 電流切換え装置とプログラムされた監視回路を含む信号
    ライン増強電流キッカー回路であって、 上記電流切換え装置は、制御入力を有し、上記電源電圧
    と少なくとも１つの上記信号ラインとの間に接続され、
    この信号ラインに電流を生成すると共に、 上記プログラムされた監視回路は、上記電流切換え装置
    の上記制御入力と上記信号ラインとの間に接続されて、
    上記電流が生成されるプログラムされた時間を制御し、
    これによって上記プログラムされた時間の経過後に上記
    電流切換え装置が上記監視回路に応答して上記電流を切
    断するようにし、上記電流が、上記信号ラインがデアサ
    ートされた時に上記信号ラインで伝送される信号に生じ
    るノッチの電圧レベルを上昇させるように作用して誤デ
    ータが伝送されるのを防止するように構成されている信
    号ライン増強電流キッカー回路と、 複数の信号ラインに定電圧出力を与える安定化終端器の
    ための能動デアサート回路であって、この能動デアサー
    ト回路は、 （ａ）入力と出力を有する基準電圧を与える手段と、 （ｂ）第１の入力、第２の入力および出力を有し、上記
    第１の入力が上記基準電圧を与える手段の上記出力に接
    続され、上記第２の入力が上記安定化終端器の上記定電
    圧出力に接続された電流引出し手段とを有し、 上記電流引出し手段は、上記第１の入力と上記第２の入
    力とを比較することができ、また上記複数の信号ライン
    のうちの少なくとも１つの能動デアサートによって上記
    第２の入力の電圧が上記第１の入力の電圧を一時的に超
    えたとき、上記定電圧を維持すべく、アサートされたま
    たはアサートされようとしている他の上記信号ラインの
    過電流を防止するように電流を引出すことができるよう
    に構成された能動デアサート回路と、 ＳＣＳＩバスラインの夫々に接続され、上記バスライン
    で受けたデータおよび／または制御信号からノイズスパ
    イクまたはトランジェントを除去するようにした信号ラ
    インインピーダンス整合終端装置であって、 入力終端電源電圧に応答して所定値の安定化出力電圧を
    形成する電圧レギュレータ手段、 上記安定化出力電圧に応答して基準電圧を形成する低電
    圧安定化回路手段、および、 上記複数のデータおよび／または信号ラインの少なくと
    も１つと上記基準電圧との間に接続され、上記データお
    よび／または制御信号からトランジェントを除去するた
    めに、そのラインに生じる上限電圧と下限電圧の範囲を
    制限する抑止回路手段を夫々有する信号ラインインピー
    ダンス整合終端装置とを具備することを特徴とするＳＣ
    ＳＩバス終端装置。
JP7113639A 1994-04-15 1995-04-14 Ｓｃｓｉバス終端装置 Pending JPH07295700A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/228,259 US5528167A (en) 1992-05-14 1994-04-15 Combination of terminator apparatus enhancements
US08/228,259 1994-04-15

Publications (1)

Publication Number Publication Date
JPH07295700A true JPH07295700A (ja) 1995-11-10

Family

ID=22856434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7113639A Pending JPH07295700A (ja) 1994-04-15 1995-04-14 Ｓｃｓｉバス終端装置

Country Status (5)

Country Link
US (1) US5528167A (ja)
EP (1) EP0677810A1 (ja)
JP (1) JPH07295700A (ja)
KR (1) KR950033884A (ja)
TW (1) TW295641B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903736A (en) * 1997-04-01 1999-05-11 Sun Microsystems, Inc. Method and apparatus for smooth inductive compensation of transmission bus capacitive parasitics
US5953540A (en) * 1997-06-26 1999-09-14 Compaq Computer Corporation SCSI cable with two cable segments having a first resistor coupled to a Y-connection from each segment and a second resistor coupled to one corresponding conductor
US5926384A (en) * 1997-06-26 1999-07-20 Harris Corporation DC-dC converter having dynamic regulator with current sourcing and sinking means
KR19990031800A (ko) 1997-10-14 1999-05-06 윤종용 플라피 디스크 드라이브를 구비한 노트북 컴퓨터
DE69829053D1 (de) * 1998-10-28 2005-03-24 St Microelectronics Srl Verfahren zur Herstellung einer aktiven und genauen Abschlussschaltung auf Silicium, so hergestellte aktive Abschlussschaltung und Spannungsregler mit solcher aktiven Abschlussschaltung
JP3611980B2 (ja) * 1999-02-26 2005-01-19 日本テキサス・インスツルメンツ株式会社 インターフェース回路
US6448837B1 (en) * 2001-01-04 2002-09-10 Hewlett-Packard Company Reduced current variability I/O bus termination
EP1491014B1 (en) * 2002-03-15 2008-10-01 Gennum Corporation System and method for compensating line losses over a digital visual interface (dvi) link
US6686763B1 (en) 2002-05-16 2004-02-03 Pericam Semiconductor Corp. Near-zero propagation-delay active-terminator using transmission gate
US7116015B2 (en) * 2003-01-23 2006-10-03 Dell Products L.P. System and method for dynamically configuring an information handling system
US6970011B2 (en) * 2003-11-28 2005-11-29 Hewlett-Packard Development Company, L.P. Partial termination voltage current shunting
US6903914B1 (en) * 2003-12-02 2005-06-07 Intersil Americas, Inc. DC-DC converter having active transient response compensation circuit employing flyback inductor
US7161379B2 (en) * 2004-04-14 2007-01-09 Hewlett-Packard Development Company, L.P. Shunted current reduction
US20150002189A1 (en) * 2013-06-28 2015-01-01 Texas Instruments Deutschland Gmbh Central input bus termination topology
US10425361B2 (en) 2017-03-16 2019-09-24 Trane International Inc. Dynamic allocation of termination resistors in a communication network

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3619659A (en) * 1969-12-02 1971-11-09 Honeywell Inf Systems Integrator amplifier circuit with voltage regulation and temperature compensation
US4339677A (en) * 1979-12-21 1982-07-13 Signetics Corporation Electrically variable impedance circuit with feedback compensation
US4434403A (en) * 1981-08-24 1984-02-28 Burroughs Corporation Universal reset circuit for digital circuitry
CA1202091A (en) * 1981-10-14 1986-03-18 Sinichi Masuda Reset pulse generator
US4748426A (en) * 1986-11-07 1988-05-31 Rodime Plc Active termination circuit for computer interface use
US4831283A (en) * 1988-05-16 1989-05-16 Bnr Inc. Terminator current driver with short-circuit protection
US5198699A (en) * 1988-09-09 1993-03-30 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US4920339A (en) * 1989-01-06 1990-04-24 Western Digital Corp. Switchable bus termination and address selector
IT1228842B (it) * 1989-02-21 1991-07-05 Sgs Thomson Microelectronics Circuito per la regolazione della corrente di base di un dispositivo di potenza a semiconduttore.
US5028820A (en) * 1989-06-23 1991-07-02 Digital Equipment Corporation Series terminated ECL buffer circuit and method with an optimized temperature compensated output voltage swing
US5010293A (en) * 1989-11-20 1991-04-23 Raynet Corporation Inrush current limiting circuit
GB2241798B (en) * 1990-03-06 1994-01-12 Plessey Co Ltd Radiation hardened power supplies for integrated circuits
US5089724A (en) * 1990-11-30 1992-02-18 International Business Machines Corporation High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage
US5182526A (en) * 1991-07-18 1993-01-26 Linear Technology Corporation Differential input amplifier stage with frequency compensation
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
US5239559A (en) * 1991-11-08 1993-08-24 Methode Electronics, Inc. Terminator method and apparatus
US5254878A (en) * 1991-12-31 1993-10-19 Raytheon Company Voltage regulated power supply providing a constant output voltage
US5313105A (en) * 1992-05-14 1994-05-17 Samela Francis M Signal line increased current kicker terminator apparatus
US5362991A (en) * 1992-12-10 1994-11-08 Samela Francis M Active deassertion circuit
AU5350694A (en) * 1992-10-02 1994-04-26 Compaq Computer Corporation Automatic disabling of termination of a digital computer bus

Also Published As

Publication number Publication date
EP0677810A1 (en) 1995-10-18
KR950033884A (ko) 1995-12-26
US5528167A (en) 1996-06-18
TW295641B (ja) 1997-01-11

Similar Documents

Publication Publication Date Title
JPH07295700A (ja) Ｓｃｓｉバス終端装置
US5239559A (en) Terminator method and apparatus
EP2721782B1 (en) System bus with variable output power supply
US5313105A (en) Signal line increased current kicker terminator apparatus
US9069541B2 (en) Digital rack interface pod (DRIP) with intelligent power control system and method
CN108923383B (zh) 一种USB Type-C连接器过热保护电路及其过热保护方法
US9128695B2 (en) Remote access appliance with backup power system
WO1995003654A1 (en) Source power coupler
US5546017A (en) Hot insertable active SCSI terminator
CN120414425A (zh) 通信控制器短路保护
EP0653841A1 (en) Power switch with inrush current control
US5414583A (en) Current source bus terminator with voltage clamping and steady state power reduction
US11531070B2 (en) Short detection circuit
WO2022078008A1 (zh) 一种缓启动保护电路及电路保护集成芯片
US6392446B1 (en) Device and method for reducing a time constant of a data bus during a voltage transition
US6222716B1 (en) Power line protection devices and methods for providing overload protection to multiple outputs
US20030234663A1 (en) Programmable line terminator
US6014299A (en) Device and method for protecting a CPU from being damaged by an overrating voltage or overrating current
CN111796139A (zh) 一种电压掉电监控电路及方法
WO2025091969A1 (zh) 存储器兼容系统、方法及电子设备
US5377328A (en) Technique for providing improved signal integrity on computer systems interface buses
US6915419B2 (en) USB interface controller chip
EP1881604A1 (en) Automatic termination circuit
JP3250264B2 (ja) 終端抵抗回路
JPH0513696A (ja) 信号伝達回路