JPH07296032A - 論理モデル検証装置 - Google Patents

Abstract

(57)【要約】 【目的】論理モデルの機能記述が正否を自動で検証する
装置を提供する。 【構成】被テストライブラリから単独ライブラリを生成
する単独ライブラリ抽出手段と、前記単独ライブラリの
論理モデルの入出力ピン数を計数し、ＨＤＬ機能記述群
テンプレートより、ＨＤＬ機能記述群を抽出するＨＤＬ
機能記述群抽出手段と、前記単独ライブラリを用いＨＤ
Ｌ機能記述群の論理合成を行い、ネットリストを生成す
る論理合成ツールと、前記ネットリストについて、シミ
ュレーションを行い、第１の結果を得る第１のシミュレ
ーション手段と、前記ＨＤＬ機能記述について、シミュ
レーションを行い、第２の結果を得る第２のシミュレー
ション手段と、前記第１の結果と前記第２の結果を、比
較して検証結果を得る結果比較手段と、から構成される
ことを特徴とする論理モデル検証装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】ＡＳＩＣ等の半導体集積回路を設
計する分野において使用する装置に関する。特に、ハー
ドウエア記述言語、論理式、真理値表等の高位レベルの
設計データから論理図、ネットリスト等の論理回路を自
動生成する論理合成ツール等で用いる論理モデルを集め
たライブラリにおいて、論理モデルの機能記述の検証を
行う装置に関する。

【０００２】

【従来の技術】近年、ＬＳＩを始めとする半導体集積回
路の設計において、ＨＤＬ（ハードウエア記述言語）記
述から論理合成により回路を生成する手法が脚光を浴び
てきた。図８はＨＤＬ記述による設計データの一例を示
す図である。図８において、第１行目は設計されるモジ
ュール名がカウンター（ＣＯＵＮＴＥＲ＿４）であるこ
とを示している。第２〜６行目は、パラメータとしての
ＳＩＺＥに４が代入されており、入力は、ＩＮとＣＬＲ
であり、出力は、ＯＵＴで０〜３の値をとり、その値が
繰り返すことを示している。

【０００３】また第７行以降は、このカウンターは、Ｉ
Ｎ又はＣＬＲに入力されるパルス信号の立ち上がりによ
って動作を開始し、その信号がＣＬＲに入力された場合
には出力ＯＵＴは０となり、ＩＮに入力された場合には
出力には１が加算されることを示している。以上説明し
たような設計データから論理合成ツールによって自動で
論理回路が合成される。

【０００４】図９は、図８の設計データに基づいて論理
合成ツールにおいて合成された論理回路を示す図であ
る。図９において、論理記号で示されたＮＡＮＤ、ＮＯ
Ｒ、ＮＯＴ、ＦＦ等は、論理回路の合成において設計部
品として用いられた論理モデルである。ライブラリはこ
れら論理モデルを集めたものである。このように半導体
集積回路におけるモジュールの論理回路設計は、設計デ
ータとしてモジュールの機能記述を行うことによって、
その機能記述から論理合成ツールによって論理回路を合
成することができる。

【０００５】

【本発明が解決しようとする課題】ところで、ユーザと
しては任意に選択した半導体メーカーが提供するライブ
ラリを用いて任意に選択したＣＡＤ開発メーカーが提供
する論理合成ツールによって論理回路を合成することが
できることが望ましい。そのためには半導体メーカーの
数と論理合成ツールの数を掛け合わせた数のライブラリ
を必要とするが、メーカーにおいては全てが用意されて
いるわけではない。

【０００６】従ってユーザとしては必要に応じてライブ
ラリを作成することになるが、作成されたライブラリに
含まれている論理モデルの機能を自動的に検証する方法
はなく、論理モデル設計者の目視によって論理モデルの
検証を論理モデルごとに行っているのが現状である。こ
のため、検証は効率が悪く、信頼性も低いものであっ
た。そこで本発明の目的は、論理モデルの機能記述が正
しいか否かを自動で検証する装置を提供することにあ
る。

【０００７】

【課題を解決するための手段】上記目的は下記の本発明
によって達成される。即ち、論理合成用の被テストライ
ブラリからテストする個々の論理合成用の論理モデルを
抽出して単独ライブラリを生成する単独ライブラリ抽出
手段と、前記単独ライブラリの論理モデルの入出力ピン
数を計数し、ＨＤＬ機能記述群テンプレートより、ピン
数が対応するＨＤＬ機能記述群を抽出するＨＤＬ機能記
述群抽出手段と、前記単独ライブラリを用い、前記ＨＤ
Ｌ機能記述群の論理合成を行い、ネットリストを生成す
る論理合成ツールと、前記ネットリストについて、それ
に対応するシミュレーションテストパターンと論理シミ
ュレーション用の論理モデルを用いシミュレーションを
行い、第１の結果を得る第１のシミュレーション手段
と、前記論理合成されたＨＤＬ機能記述について、前記
シミュレーションテストパターンを用いシミュレーショ
ンを行い、第２の結果を得る第２のシミュレーション手
段と、前記第１の結果と前記第２の結果を比較して検証
結果を得る結果比較手段と、前記検証結果を出力する出
力手段と、から構成されることを特徴とする論理モデル
検証装置。

【０００８】

【作用】本発明の論理モデル検証装置によれば、単独ラ
イブラリ抽出手段により、論理合成用の被テストライブ
ラリからテストする個々の論理合成用の論理モデルを抽
出して単独ライブラリが生成され、ＨＤＬ機能記述群抽
出手段により、前記単独ライブラリの論理モデルの入出
力ピン数を計数し、ＨＤＬ機能記述群テンプレートよ
り、ピン数が対応するＨＤＬ機能記述群が抽出され、論
理合成ツールにより、前記単独ライブラリを用い、前記
ＨＤＬ機能記述群の論理合成を行い、ネットリストが生
成され、第１のシミュレーション手段により、前記ネッ
トリストについて、それに対応するシミュレーションテ
ストパターンと論理シミュレーション用の論理モデルを
用いシミュレーションを行い、第１の結果が得られ、第
２のシミュレーション手段により、前記論理合成された
ＨＤＬ機能記述について、前記シミュレーションテスト
パターンを用いシミュレーションを行い、第２の結果が
得られ、結果比較手段により、前記第１の結果と前記第
２の結果を比較して検証結果が得られ、出力手段によ
り、前記検証結果が出力される。そして、以上の処理過
程を検証済み以外の論理モジュールについて繰り返すこ
とによって、全ての論理モジュールの検証結果を得るこ
とができる。

【０００９】

【実施例】以下、本発明について好適な実施例を挙げて
説明する。図１は本発明の論理モデル検証装置のハード
ウエア構成を示す図である。図１において、１はエンジ
ニアリングワークステーション、パーソナルコンピュー
ター等のコンピューターの本体である演算処理装置、
２、３はコンピューターの本体に接続された入力装置で
あるキーボード、マウス、４はＣＲＴカラーディスプレ
イモニター等の表示装置、５はフロッピーディスク装置
であるＦＤ装置、６は固定磁気ディスク装置等の記憶装
置、７はプリンター、８がイーサーネット等のＬＡＮ
（ローカルエリアネットワーク）である。

【００１０】図１のハードウエア構成において本発明の
論理モデル検証装置は図２に示す処理を行う。図２は本
発明の論理モデル検証装置による処理過程を示すフロー
図である。図２において、９は論理合成用の被テストラ
イブラリ、１０はＨＤＬ機能記述群テンプレート、１１
は単独ライブラリ、１２はＨＤＬ機能記述群、１３はシ
ミュレーション用の論理モデル、１４はネットリスト、
１５は単独ライブラリが合成されたＨＤＬ機能記述、１
６は論理シミュレーション用のテストパターン、１７は
データファイル等の検証結果である。

【００１１】これら９〜１６は記憶装置６に格納され
た、あるいは格納されるデータファイルであって、本発
明の処理が行われる際は演算処理装置１に読込まれ、あ
るいは書込まれる。１７は処理を行った後に得られるシ
ミュレーション結果のデータであってデータファイルと
してＦＤ装置５または記憶装置６に格納され、あるいは
プリントアウトされる。また図２において、、１８は単
独ライブラリ抽出手段、１９はＨＤＬ機能記述群抽出手
段、２０は論理合成ツール、２１は第１のシミュレーシ
ョン手段、２２は第２のシミュレーション手段、２３は
結果比較手段、２４は出力手段である。これら１８〜２
４は図１の演算処理装置１に組み込まれているソフトウ
エアであって、これらによって図２における処理が実行
される。

【００１２】以下、本発明の論理モデル検証装置につい
て、各構成手段ごとに詳細を説明する。 §１．単独ライブラリ抽出手段 単独ライブラリ抽出手段１８によって、論理合成用の被
テストライブラリ９からテストする個々の論理合成用の
論理モデルを抽出して単独ライブラリ１１が生成され
る。抽出するときは、すでに検証が済んでいる論理モデ
ル以外の論理モデルが抽出されるように行われる。そう
することによって、以下に説明する検証処理を繰り返す
ことで、被テストライブラリに含まれる全ての論理モデ
ルの検証処理を行うことができる。

【００１３】図３は論理合成用の被テストライブラリ９
の中身の一部を一例として示す図である。図３におい
て、第１行目はライブラリの名称がＭＯＤＥＬであるこ
とを示している。また第２〜４行目は半導体集積回路の
製造プロセスが「１」で示されるプロセスであること、
特性解析が行われたときの条件が周囲温度２６℃、駆動
電圧３．０ボルトであることを示している。そして、第
５行目は論理モデル名としてのセル名であって、この場
合はＮＡＮＤである。図３においては、他にセル名とし
てＤＦＦ（Ｄ─プフリップフロップ）、ＩＮＶ（インバ
ータ）、ＬＡＴＣＨ（ラッチ）が記述されている。

【００１４】論理モデルはＨＤＬによって記述され、Ｈ
ＤＬによってモジュールを設計する際に用いられる部品
データである。図４は論理合成用の被テストライブラリ
９のから生成された単独ライブラリ１１の一例（ＮＡＮ
Ｄ）を示す図である。この例は論理モデルとしてＮＡＮ
Ｄ論理をＨＤＬによって記述したものである。図３にお
いて、第１〜７行目は、論理モデル名としてのセル名称
がＮＡＮＤで、セルの面積が３００、Ｉ１、Ｉ２はとも
に入力でファンアウトが１．１、容量が０．０３である
ことを示している。また第１３行目以降は、Ｏ１が出力
でファンアウトが１０、機能が「（Ｉ１＆Ｉ２）’」即
ちＩ１とＩ２のＡＮＤ論理の否定でありＮＡＮＤ論理で
あることが記述されている。

【００１５】また、図５は論理合成用の被テストライブ
ラリ９のから生成された単独ライブラリ１１の一例（Ｄ
ＦＦ）を示す図である。図５においてセル名称がＤＦＦ
（Ｄ─フリップフロップ）で、セルの面積が１５００、
ＣＬＫ、Ｄ、ＣＬＲはともに入力で容量が０．０である
ことを示している。また第１５行目以降は、機能の記述
とＱが出力であることが記述されている。本発明は、上
記のような論理モデルに対応するライブラリに登録され
ている論理名と上述の論理モデルの記述における論理の
機能記述とが一致していて正しいか否かを検証するもの
である。

【００１６】§２．ＨＤＬ機能記述群抽出手段 ＨＤＬ機能記述群抽出手段１９により、前記単独ライブ
ラリ１１の論理モデルの入出力ピン数が計数され、ＨＤ
Ｌ機能記述群テンプレート１０より、対応するピン数の
ＨＤＬ機能記述群１２が抽出される。図６は、ＨＤＬ機
能記述群抽出手段１９によって生成されたピン数が３の
ＨＤＬ機能記述群１２の一例を示す図である。また図
７、ＨＤＬ機能記述群抽出手段１９によって生成された
ピン数が４のＨＤＬ機能記述群１２の一例を示す図であ
る。ＨＤＬ機能記述群テンプレート１０は、これら図
６、図７に示すようなＨＤＬ機能記述群１２の集合であ
る。

【００１７】図４において、セルＮＡＮＤのピンは、ｐ
ｉｎ（Ｉ１）、ｐｉｎ（Ｉ２）、ｐｉｎ（Ｏ１）と記述
されているから、ピン数は３である。従って、ＨＤＬ機
能記述群テンプレート１０において、モジュール名（ｍ
ｏｄｕｌｅ名) ３ｐｉｎｓが検索され、図６に示すＨＤ
Ｌ機能記述群１２が抽出される。図６において、ｉｎ１
＿１、ｉｎ２＿１、ｏｕｔ＿１、ｉｎ１＿２、ｉｎ２＿
２、ｏｕｔ＿２、ｉｎ＿３、ｏｕｔ＿３、ｃｌｋ＿３は
入出力ピンであって、ｉｎは入力を、ｏｕｔは出力を示
している。またｉｎまたはｏｕｔの直後の数値は１つの
ＨＤＬ機能記述内に複数の入出力ピンがある場合の区別
の為に付されたものであり、＿の直後の数値は複数のＨ
ＤＬ機能記述からなるＨＤＬ機能記述群において、ＨＤ
Ｌ機能記述を特定するために付されたものである。図６
の例においては、ＨＤＬ機能記述は、２ＮＡＮＤ（２入
力のＮＡＮＤ論理）、２ＮＯＲ（２入力のＮＯＲ論
理）、Ｄ Ｆｌｉｐ−Ｆｌｏｐ（Ｄフリップフロップ）
について機能が記述されている。

【００１８】同様に図５において、セルＤＦＦのピン
は、ｐｉｎ（ＣＬＫ）、ｐｉｎ（Ｄ）、ｐｉｎ（ＲＥＳ
ＥＴ）、ｐｉｎ（Ｑ）であるから、ピン数は４である。
従って、ＨＤＬ機能記述群テンプレート１０において、
モジュール名（ｍｏｄｕｌｅ名) ４ｐｉｎｓが検索さ
れ、図７に示すＨＤＬ機能記述群１２が抽出される。図
７の例においては、ＨＤＬ機能記述は、Ｄ Ｆｌｉｐ−
Ｆｌｏｐ ｗｉｔｈａｓｙｎｃｈｒｏｎｏｕｓ ｒｅｓ
ｅｔ（非同期リセット付きＤフリップフロップ）、Ｄ
Ｆｌｉｐ−Ｆｌｏｐ ｗｉｔｈ ａｓｙｎｃｈｒｏｎｏ
ｕｓ ｓｅｔ（非同期セット付きＤフリップフロップ）
について機能が記述されている。

【００１９】§３．論理合成ツール 論理合成ツール２０によって、図４（または図５）に示
す論理合成用の単独ライブラリを用い、図６（または図
７）に示すＨＤＬ機能記述群の論理合成を行い、ネット
リスト１４が生成される。また、そのとき論理合成され
た（マッピングされた）ＨＤＬ機能記述群１２のＨＤＬ
機能記述が抽出され、単独ライブラリが合成されたＨＤ
Ｌ機能記述１５が生成される。

【００２０】単独ライブラリ１１が２入力のＮＡＮＤで
あれば、その単独ライブラリ１１を使ってＨＤＬ機能記
述群１２の論理合成を行うと、ＨＤＬ機能記述の中で２
入力のＮＡＮＤについてはマッピングを行うことができ
る。一方、他のＨＤＬ機能記述については、単独ライブ
ラリ１１は２入力のＮＡＮＤだけであるから、マッピン
グを行うことができない。すなわち、単独ライブラリ１
１を使ってＨＤＬ機能記述群１２の論理合成を行うと、
マッピングが可能な単独ライブラリ１１と論理が一致す
るＨＤＬ機能記述のネットリストだけが合成後得られる
こととなる。図２の論理合成ツール２０の図に示されて
いるように、単独ライブラリ１１のＮＡＮＤはＨＤＬ機
能記述のｎａｎｄにはマッピングされるが、他のＨＤＬ
機能記述にはマッピングされず、ネットリスト１４はＮ
ＡＮＤのみのネットリスト１４となる。

【００２１】§４．第１のシミュレーション手段 第１のシミュレーション手段２１により、ネットリスト
１４について、それに対応するシミュレーションテスト
パターン１６と論理シミュレーション用の論理モデルを
用いシミュレーションを行い、第１の結果が得られる。

【００２２】シミュレーションテストパターン１６は、
ＨＤＬ機能記述群テンプレート１０のＨＤＬ機能記述と
１対１の関係で用意されている。図２に示すように、Ｈ
ＤＬ機能記述群テンプレート１０のＨＤＬ機能記述、ｉ
ｎｖ、ｎａｎｄ、ｎｏｒ、ａｎｄ、ｏｒ、ｄｆｆの各々
に対して、シミュレーションテストパターン１６にはｉ
ｎｖ．ｐａｔ、ｎａｎｄ．ｐａｔ、ｎｏｒ．ｐａｔ、ａ
ｎｄ．ｐａｔ、ｏｒ．ｐａｔ、ｄｆｆ．ｐａｔが用意さ
れている。従って、ネットリスト１４がＮＡＮＤであれ
ばシミュレーションテストパターン１６としてはｎａｎ
ｄ．ｐａｔが選択されて、シミュレーションが行われ
る。

【００２３】例えば表１に示すようにパターンが与えら
れて、表１に示すように第１の結果が得られる。

【表１】 表１に示すように、シミュレーションされるネットリス
トＮＡＮＤが可能な全ての状態を取り得るようなパター
ンを、パターンｎａｎｄ．ｐａｔは有している。他のシ
ミュレーションテストパターン１６においても同様であ
る。

【００２４】もう１つの例として、非同期リセット付き
Ｄフリップフロップのシミュレーションテストパターン
１６であるｄｆｆ．ｐａｔの場合のパターンを下記の表
２に示す。

【表２】 表２に示すようにパターン（ｉｎ，ｃｌｋ，ｒｅｓｅ
ｔ）が与えられて、表２に示すように結果ｏｕｔが得ら
れる。 ｒｅｓｅｔが１の場合においてｉｎが０でｃｌｋがＬ
ｏｗからＨｉｇｈに立ち上がるとｏｕｔは０、ｒｅｓ
ｅｔが１の場合においてｉｎが１でｃｌｋがＬｏｗから
Ｈｉｇｈに立ち上がるとｏｕｔは１、ｒｅｓｅｔが０
の場合はｉｎ、ｃｌｋに係わらずｏｕｔは０である。

【００２５】§５．第２のシミュレーション手段 第２のシミュレーション手段２２により、抽出された単
独ライブラリ１１がマッピングされたＨＤＬ機能記述１
５について、第１のシミュレーション手段で用いられた
と同じシミュレーションテストパターン１６を用いシミ
ュレーションを行い、第２の結果が得られる。

【００２６】§６．結果比較手段及び出力手段 結果比較手段２３により、上記第１の結果と上記第２の
結果が同一パターンの出力どうしの出力値がが同一であ
るか否かが比較され、検証結果が得られる。そして出力
手段２４により、その検証結果が出力される。出力形態
は、表示装置４の表示画面、データファイル、あるいは
プリントアウトされたリストとして出力される。

【００２７】出力される内容としては、被テストライブ
ラリの名称、テストされた論理モデルの名称、基準ライ
ブラリの名称、テストに使用された基準ライブラリの論
理モデルの名称、結果比較手段２３によって判定した結
果の正否の別、判定が否の場合は、否の場合のテストパ
ターン、否と判定された論理モデルの名称等である。

【００２８】そして、以上の処理過程§１．〜§６．を
検証済み以外の論理モジュールについて繰り返すことに
よって、全ての論理モジュールの検証結果を得ることが
できる。出力手段２４による検証結果の出力は、前述の
ように一つの論理モジュールを検証するごとに逐次出力
する方法であっても、また全ての論理モジュールの検証
後に一括して出力する方法であってもよい。

【００２９】

【発明の効果】以上説明したように本発明によれば、人
による判定を必要とせず自動的に、かつ被テストライブ
ラリ中の複数の論理モデルについて検証を行う事ができ
る。またＨＤＬ機能記述群のテンプレートが、全ての論
理モデルの機能を網羅していれば、上述したような逐次
処理により全ての論理モデルの検証をおこなうことがで
きる。従って、検証の信頼性が高く、効率が良い。ま
た、検証作業を行う上で、各論理モデルの機能を知って
理解する必要が無く、検証作業を単に決められた手順に
従って行えばよいから、検証作業者の習熟度による差異
が無い。

【図面の簡単な説明】

【図１】本発明の論理モデル検証装置のハードウエア構
成を示す図である。

【図２】本発明の論理モデル検証装置による処理過程を
示すフロー図である。

【図３】論理合成用の被テストライブラリの中身の一部
を示す図である。

【図４】論理合成用の被テストライブラリから生成され
た単独ライブラリの一例（ＮＡＮＤ）を示す図である。

【図５】論理合成用の被テストライブラリから生成され
た単独ライブラリの一例（ＤＦＦ）を示す図である。

【図６】ＨＤＬ機能記述群抽出手段によって生成された
ピン数が３のＨＤＬ機能記述群を示す図である。

【図７】ＨＤＬ機能記述群抽出手段によって生成された
ピン数が４のＨＤＬ機能記述群を示す図である。

【図８】ＨＤＬ記述による設計データの一例を示す図で
ある。

【図９】論理合成ツールにおいて合成された論理回路の
一例を示す図である。

【符号の説明】

１ 演算処理装置 ２ キーボード ３ マウス ４ 表示装置 ５ ＦＤ装置 ６ 記憶装置 ７ プリンター ８ ＬＡＮ ９ 論理合成用の被テストライブラリ １０ ＨＤＬ機能記述群テンプレート １１ 単独ライブラリ １２ ＨＤＬ機能記述群 １３ シミュレーション用の論理モデル １４ ネットリスト １５ ＨＤＬ機能記述 １６ シミュレーションテストパターン １７ 検証結果 １８ 単独ライブラリ生成手段 １９ ＨＤＬ機能記述群抽出手段 ２０ 論理合成ツール ２１ 第１のシミュレーション手段 ２２ 第２のシミュレーション手段 ２３ 結果比較手段 ２４ 出力手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】論理合成用の被テストライブラリからテス
   トする個々の論理合成用の論理モデルを抽出して単独ラ
   イブラリを生成する単独ライブラリ抽出手段と、 前記単独ライブラリの論理モデルの入出力ピン数を計数
   し、ＨＤＬ機能記述群テンプレートより、ピン数が対応
   するＨＤＬ機能記述群を抽出するＨＤＬ機能記述群抽出
   手段と、 前記単独ライブラリを用い、前記ＨＤＬ機能記述群の論
   理合成を行い、ネットリストを生成する論理合成ツール
   と、 前記ネットリストについて、それに対応するシミュレー
   ションテストパターンと論理シミュレーション用の論理
   モデルを用いシミュレーションを行い、第１の結果を得
   る第１のシミュレーション手段と、 前記論理合成されたＨＤＬ機能記述について、前記シミ
   ュレーションテストパターンを用いシミュレーションを
   行い、第２の結果を得る第２のシミュレーション手段
   と、 前記第１の結果と前記第２の結果を比較して検証結果を
   得る結果比較手段と、 前記検証結果を出力する出力手段と、 から構成されることを特徴とする論理モデル検証装置。