JPH0729607U - Start circuit - Google Patents
Start circuitInfo
- Publication number
- JPH0729607U JPH0729607U JP5987093U JP5987093U JPH0729607U JP H0729607 U JPH0729607 U JP H0729607U JP 5987093 U JP5987093 U JP 5987093U JP 5987093 U JP5987093 U JP 5987093U JP H0729607 U JPH0729607 U JP H0729607U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- transistor
- resistor
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 239000007858 starting material Substances 0.000 claims description 3
- 230000002265 prevention Effects 0.000 description 15
- 230000004913 activation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 突入電流防止用の時定数の変更時、面倒な回
路定数の設定作業を無くすことができるようにする。
【構成】 起動用電源Ｖ０がオン状態に設定されると、
入力コンデンサＣ０の充電が開始される。このとき、ト
ランジスタＱ１がオン状態に設定されるため、ＦＥＴＱ
１がオフ状態に設定される。これにより、コンデンサＣ
０の充電電流Ｉは、抵抗Ｒ１により制限される。コンデ
ンサＣ０の充電が進み、抵抗Ｒ１の両端電圧がトランジ
スタＱ１のベース飽和電圧以下になると、このトランジ
スタＱ１がオフ状態に設定される。これにより、ＦＥＴ
Ｑ０とトランジスタＱ２がオン状態に設定される。その
結果、ＦＥＴＱ０によって抵抗Ｒ１の両端が短絡され
る。また、起動用電源Ｖ０からトランジスタＱ２を介し
て、オン・オフ時間比制御回路２０に電源電圧が供給さ
れる。これにより、この制御回路２０の動作が開始され
る。
(57) [Summary] [Purpose] It is possible to eliminate the troublesome work of setting circuit constants when changing the time constants for preventing inrush current. [Configuration] When the startup power source V0 is set to the ON state,
The charging of the input capacitor C0 is started. At this time, since the transistor Q1 is turned on, the FET Q
1 is set to the off state. As a result, the capacitor C
The charging current I of 0 is limited by the resistor R1. When the charging of the capacitor C0 progresses and the voltage across the resistor R1 becomes equal to or lower than the base saturation voltage of the transistor Q1, the transistor Q1 is set to the off state. This allows the FET
Q0 and transistor Q2 are set to the ON state. As a result, both ends of the resistor R1 are short-circuited by the FET Q0. Further, the power supply voltage is supplied to the on / off time ratio control circuit 20 from the startup power supply V0 through the transistor Q2. As a result, the operation of the control circuit 20 is started.
Description
【０００１】[0001]
この考案は、たとえば、スイッチング電源において、スイッチのオン、オフ時 間の比を制御するオン・オフ時間比制御回路を起動する起動回路に関する。 The present invention relates to, for example, a starting circuit for starting an on / off time ratio control circuit that controls a ratio between on and off times of a switch in a switching power supply.
【０００２】[0002]
一般に、スイッチング電源においては、出力電圧の安定化を図るために、出力 電圧と基準電圧を比較し、両者の差の応じて、スイッチのオン、オフ時間の比を 制御するオン・オフ時間比制御回路が設けられている。 Generally, in switching power supplies, in order to stabilize the output voltage, the output voltage and reference voltage are compared, and the on / off time ratio control that controls the switch on / off time ratio according to the difference between the two. A circuit is provided.
【０００３】 このオン・オフ時間比制御回路を起動するための起動回路を構成する場合は、 この制御回路から出力される制御パルスによって、起動用電源の出力電圧が変動 しないようにする必要がある。When a starting circuit for starting the on / off time ratio control circuit is configured, it is necessary to prevent the output voltage of the starting power supply from changing due to the control pulse output from the control circuit. .
【０００４】 このため、従来は、起動用電源に並列にコンデンサ（以下、「入力コンデンサ 」という。）を接続し、この入力コンデンサにより、制御パルスによる電源電圧 の変動を吸収するようになっている。Therefore, conventionally, a capacitor (hereinafter, referred to as “input capacitor”) is connected in parallel to the power supply for starting, and the input capacitor absorbs the fluctuation of the power supply voltage due to the control pulse. .
【０００５】 しかしながら、このような構成では、起動用電源をオン状態に設定したとき、 この電源から入力コンデンサに急激に大きな電流（突入電流）が流れ、このコン デンサが破壊されてしまうことがある。However, in such a configuration, when the power supply for start-up is set to the ON state, a large current (rush current) may suddenly flow from this power supply to the input capacitor, and this capacitor may be destroyed. .
【０００６】 また、上述したような構成では、起動用電源により入力コンデンサが充電され るまで、電源電圧が安定しないため、オン・オフ時間比制御回路が誤動作してし まうことがある。Further, in the above-described configuration, the power supply voltage is not stable until the input capacitor is charged by the power supply for startup, so the on / off time ratio control circuit may malfunction.
【０００７】 そこで、従来は、入力コンデンサに直列に電流制限用の抵抗を接続することに より、突入電流の発生を防止するようになっている。Therefore, conventionally, a current limiting resistor is connected in series to the input capacitor to prevent generation of an inrush current.
【０００８】 また、従来は、起動用電源がオン状態に設定されてから所定時間後に、オン・ オフ時間比制御回路を起動することにより、この制御回路の誤動作を防止するよ うになっている。Further, conventionally, by activating the on / off time ratio control circuit after a predetermined time has elapsed since the power supply for activation was set to the on state, malfunction of this control circuit is prevented.
【０００９】 図２は、上述したような突入電流防止機能と起動遅延機能を有する従来の起動 回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a conventional start-up circuit having the above-described inrush current prevention function and start-up delay function.
【００１０】 図において、１０は起動回路であり、２０はこの起動回路１０により起動され るオン／オフ時間比制御回路である。In the figure, 10 is a starting circuit, and 20 is an on / off time ratio control circuit which is started by this starting circuit 10.
【００１１】 起動回路１０は、起動用電源Ｖ０と、この電源Ｖ０に並列に接続された入力コ ンデンサＣ０と、このコンデンサＣ０に突入電流が流れるのを防止する突入電流 防止部１１と、起動用電源Ｖ０がオン状態に設定されてから所定時間経過後に、 オン・オフ時間比制御回路２０を起動する起動遅延部１２とからなる。The starting circuit 10 includes a starting power supply V0, an input capacitor C0 connected in parallel with the power supply V0, an inrush current prevention unit 11 for preventing an inrush current from flowing in the capacitor C0, and a starting power supply. The start delay unit 12 starts the ON / OFF time ratio control circuit 20 after a predetermined time has elapsed since the power supply V0 was set to the ON state.
【００１２】 突入電流防止部１１は、抵抗Ｒ０，Ｒ１，Ｒ２と、ツェナーダイオードＤ０と 、電解効果トランジスタ（以下、「ＦＥＴ」という。）Ｑ０と、バイポーラトラ ンジスタ（以下、「トランジスタ」という。）とから構成されている。The inrush current prevention unit 11 includes resistors R0, R1 and R2, a Zener diode D0, a field effect transistor (hereinafter referred to as “FET”) Q0, and a bipolar transistor (hereinafter referred to as “transistor”). It consists of and.
【００１３】 ここで、抵抗Ｒ１は、入力コンデンサＣ０に直列に接続され、このコンデンサ Ｃ０に流れる電流Ｉを制限する電流制限抵抗である。また、ＦＥＴＱ０は、ドレ イン・ソース間電流路が電流制限抵抗Ｒ１に並列に接続され、入力コンデンサＣ ０の充電電圧が所定値に達すると、この抵抗Ｒ１の両端を短絡するスイッチ素子 である。抵抗Ｒ０，Ｒ２と、ツェナーダイオードＤ０と、トランジスタＱ１は、 ＦＥＴＱ１のオン、オフを制御する制御回路を構成する。Here, the resistor R1 is a current limiting resistor that is connected in series to the input capacitor C0 and limits the current I flowing through the capacitor C0. The FET Q0 is a switch element in which the drain-source current path is connected in parallel to the current limiting resistor R1 and short-circuits both ends of the resistor R1 when the charging voltage of the input capacitor C0 reaches a predetermined value. The resistors R0 and R2, the Zener diode D0, and the transistor Q1 form a control circuit that controls the ON / OFF of the FET Q1.
【００１４】 起動遅延部１２は、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７と、ツェナーダイオー ドＤ１と、ダイオードＤ２と、トランジスタＱ２と、コンデンサＣ１と、コンパ レータＩＣとから構成されている。The startup delay unit 12 is composed of resistors R3, R4, R5, R6 and R7, a Zener diode D1, a diode D2, a transistor Q2, a capacitor C1 and a comparator IC.
【００１５】 ここで、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６と、ツェナーダイオードＤ１と、ダイオ ードＤ２と、トランジスタＱ２は、オン・オフ時間比制御回路２０に電源電圧を 供給する電源電圧供給回路を構成する。また、抵抗Ｒ５，Ｒ６，Ｒ７と、コンデ ンサＣ１と、コンパレータＩＣは、オン・オフ時間比制御回路２０のオン、オフ を制御する制御回路を構成する。Here, the resistors R3, R4, R5, R6, the Zener diode D1, the diode D2, and the transistor Q2 form a power supply voltage supply circuit that supplies a power supply voltage to the on / off time ratio control circuit 20. Constitute. Further, the resistors R5, R6, R7, the capacitor C1, and the comparator IC constitute a control circuit for controlling on / off of the on / off time ratio control circuit 20.
【００１６】 上記構成において、図３を参照しながら、動作を説明する。なお、図３は、図 ２の各部の信号波形を示す波形図である。The operation of the above configuration will be described with reference to FIG. Note that FIG. 3 is a waveform diagram showing the signal waveform of each part of FIG.
【００１７】 まず、突入電流防止部１１の突入電流防止動作を説明する。First, the inrush current prevention operation of the inrush current prevention unit 11 will be described.
【００１８】 起動用電源Ｖ０がオン状態に設定されると、この電源Ｖ０から電源電圧Ｖａが 出力される（図３（ａ）参照）。これにより、電源Ｖ０から入力コンデンサＣ０ に電流Ｉが流れる。When the startup power supply V0 is set to the ON state, the power supply voltage Va is output from this power supply V0 (see FIG. 3A). As a result, the current I flows from the power source V0 to the input capacitor C0.
【００１９】 このとき、抵抗Ｒ１の両端には、電源電圧Ｖａが現れる。これにより、トラン ジスタＱ１がオン（導通）状態に設定される。その結果、ツェナーダイオードＤ ０の両端電圧Ｖｃが零に設定される（図３（ｃ）参照）。At this time, the power supply voltage Va appears at both ends of the resistor R1. As a result, the transistor Q1 is turned on (conducting). As a result, the voltage Vc across the Zener diode D 0 is set to zero (see FIG. 3C).
【００２０】 ツェナーダイオードＤ０の両端電圧Ｖｃが零に設定されることにより、ＦＥＴ Ｑ０がオフ（非道通）状態に設定される。これにより、電流Ｉは、抵抗Ｒ１のみ を通り、この抵抗Ｒ１により制限される。By setting the voltage Vc across the Zener diode D0 to zero, the FET Q0 is set to the off (non-communication) state. As a result, the current I passes only through the resistor R1 and is limited by the resistor R1.
【００２１】 この後、入力コンデンサＣ０は電流Ｉにより充電される。これにより、このコ ンデンサＣ０の両端電圧が、その容量値ｃ０と抵抗Ｒ１の抵抗値ｒ１とにより表 される時定数ｒ１ｃ０に従って徐々に増加する。その結果、抵抗Ｒ１の両端電圧 Ｖｂは、この時定数ｒ１ｃ０に従って徐々に減少する（図３（ｂ）参照）。After that, the input capacitor C0 is charged with the current I. As a result, the voltage across the capacitor C0 gradually increases according to the time constant r1c0 represented by the capacitance value c0 and the resistance value r1 of the resistor R1. As a result, the voltage Vb across the resistor R1 gradually decreases according to the time constant r1c0 (see FIG. 3B).
【００２２】 抵抗Ｒ１の両端電圧Ｖｂが減少し、トランジスタＱ１のベース飽和電圧ＶＢＥ （ｓａｔ）以下になると、このトランジスタＱ１がオフ状態に設定される。これ により、ツェナーダイオードＤ０の両端にツェナー電圧が発生する（図３（ｃ） 参照）。When the voltage Vb across the resistor R1 decreases and becomes equal to or lower than the base saturation voltage V BE (sat) of the transistor Q1, the transistor Q1 is set to the off state. As a result, a Zener voltage is generated across the Zener diode D0 (see FIG. 3 (c)).
【００２３】 ツェナーダイオードＤ０の両端にツェナー電圧が発生することにより、ＦＥＴ Ｑ０がオン状態に設定される。これにより、抵抗Ｒ１の両端が短絡され、この抵 抗Ｒ１による電流制限動作が解除される。When a Zener voltage is generated across the Zener diode D0, the FET Q0 is turned on. As a result, both ends of the resistor R1 are short-circuited and the current limiting operation by the resistor R1 is released.
【００２４】 以上が、突入電流防止部１１の突入電流防止動作である。次に、起動遅延部１ ２の起動遅延動作を説明する。The above is the inrush current prevention operation of the inrush current prevention unit 11. Next, the start delay operation of the start delay unit 12 will be described.
【００２５】 起動用電源Ｖ０がオン状態に設定されると、この電源Ｖ０から抵抗Ｒ３を介し てツェナーダイオードＤ１に電流が流れる。これにより、このツェナーダイオー ドＤ１の両端にツェナーダ電圧が発生する。その結果、抵抗Ｒ５とダイオードＤ ２のカソードとの接続点に、このツェナー電圧から、トランジスタＱ２のベース 飽和電圧ＶＢＥ（ｓａｔ）とダイオードＤ２の順電圧Ｖｆとを引いた定電圧Ｖｄ が現れる（図３（ｆ）参照）。When the startup power source V0 is set to the ON state, a current flows from the power source V0 to the Zener diode D1 via the resistor R3. As a result, a Zener voltage is generated across the Zener diode D1. As a result, a constant voltage Vd obtained by subtracting the base saturation voltage V BE (sat) of the transistor Q2 and the forward voltage Vf of the diode D2 from this Zener voltage appears at the connection point between the resistor R5 and the cathode of the diode D2 (( See FIG. 3 (f).
【００２６】 この定電圧Ｖｄは、オン・オフ時間比制御回路２０の電源端子に電源電圧とし て供給される。また、この定電圧Ｖｄは、分圧抵抗Ｒ５，Ｒ６により分割される とともに、抵抗Ｒ７の抵抗値ｒ７とコンデンサＣ１の容量値ｃ１とにより表され る時定数ｒ７ｃ１に従って、コンデンサＣ１に充電される。The constant voltage Vd is supplied to the power supply terminal of the on / off time ratio control circuit 20 as a power supply voltage. The constant voltage Vd is divided by the voltage dividing resistors R5 and R6 and is charged in the capacitor C1 according to the time constant r7c1 represented by the resistance value r7 of the resistor R7 and the capacitance value c1 of the capacitor C1.
【００２７】 抵抗Ｒ５，Ｒ６の分割電圧Ｖｅ（図３（ｄ）参照）は、基準電圧として、コン パレータＩＣ０の負側入力端子に供給される。一方、コンデンサＣ１の充電電圧 Ｖｇ（図３（ｄ）参照）は、比較電圧として、コンパレータＩＣ０の正側入力端 子に供給される。The divided voltage Ve of the resistors R5 and R6 (see FIG. 3D) is supplied to the negative side input terminal of the comparator IC0 as a reference voltage. On the other hand, the charging voltage Vg of the capacitor C1 (see FIG. 3D) is supplied to the positive side input terminal of the comparator IC0 as a comparison voltage.
【００２８】 このコンパレータＩＣ０の出力電圧Ｖｈは、比較電圧Ｖｇが基準電圧Ｖｅより 低い場合は、ロウレベルに設定され、高い場合は、ハイレベルに設定される（図 ３（ｅ）参照）。この出力電圧Ｖｈは、オン・オフ時間比制御回路２０のオン、 オフを制御するための制御電圧として、この制御回路２０の制御端子に供給され る。The output voltage Vh of the comparator IC0 is set to a low level when the comparison voltage Vg is lower than the reference voltage Ve, and is set to a high level when the comparison voltage Vg is high (see FIG. 3 (e)). The output voltage Vh is supplied to the control terminal of the control circuit 20 as a control voltage for controlling on / off of the on / off time ratio control circuit 20.
【００２９】 オン・オフ時間比制御回路２０は、制御電圧Ｖｈがロウレベルの場合は、オフ 状態に設定され、ハイレベルの場合は、オン状態に設定される。これにより、こ の制御回路２０は、起動用電源Ｖ０がオン状態に設定されてから、時定数ｒ７ｃ １によって規定される時間が経過した時点で起動される。The on / off time ratio control circuit 20 is set to the off state when the control voltage Vh is at the low level, and is set to the on state when the control voltage Vh is at the high level. As a result, the control circuit 20 is activated at the time when the time defined by the time constant r7c1 has elapsed since the activation power source V0 was set to the ON state.
【００３０】 オン・オフ時間比制御回路２０がオン状態に設定されると、この制御回路２０ からは、図示しないスイッチのオン、オフを制御する駆動パルスＤＰが出力され る（図３（ｇ）参照）。When the ON / OFF time ratio control circuit 20 is set to the ON state, the control circuit 20 outputs a drive pulse DP for controlling ON / OFF of a switch (not shown) (FIG. 3 (g)). reference).
【００３１】 なお、起動遅延用の時定数ｒ７ｃ１は、ＦＥＴＱ０がオン状態に設定された後 に、オン・オフ時間比制御回路２０が起動されるという条件（条件１）を満たす ように設定される。これは、ＦＥＴＱ０がオン状態に設定される前に、制御回路 ２０が起動されると、これを確実に起動させることができないことがあるからで ある。The startup delay time constant r7c1 is set so as to satisfy the condition (condition 1) that the on / off time ratio control circuit 20 is started after the FET Q0 is set to the on state. . This is because if the control circuit 20 is activated before the FETQ0 is set to the ON state, it may not be possible to activate it reliably.
【００３２】 また、この時定数ｒ７ｃ１は、あまり大きくならないという条件（条件２）を 満たすように設定される。これは、時定数ｒ７ｃ１をあまり大きくすると、スイ ッチング電源の負荷によって不具合が生じることがあるからである。The time constant r7c1 is set so as to satisfy the condition (condition 2) that the time constant r7c1 does not become too large. This is because if the time constant r7c1 is made too large, a problem may occur due to the load of the switching power supply.
【００３３】[0033]
以上述べたように、従来の起動回路１０は、突入電流防止部１１と起動遅延部 １２とを設け、突入電流の防止と、オン・オフ時間比制御回路２０の誤動作防止 を図るようになっている。 As described above, the conventional starting circuit 10 is provided with the inrush current prevention unit 11 and the activation delay unit 12 to prevent the inrush current and prevent the malfunction of the on / off time ratio control circuit 20. There is.
【００３４】 しかしながら、従来の起動回路１０においては、突入電流防止部１１と起動遅 延部１２が独立に動作するようになっているため、突入電流防止用の時定数ｒ１ ｃ０を変更すると、面倒な回路定数の設定作業を行わなければならないことがあ るという問題があった。However, in the conventional startup circuit 10, the inrush current prevention unit 11 and the startup delay unit 12 operate independently, so changing the time constant r1 c0 for inrush current prevention is troublesome. There is a problem that it may be necessary to perform setting work of various circuit constants.
【００３５】 すなわち、従来の起動回路１０においては、オン・オフ時間比制御回路２０の 起動遅延時間は、時定数ｒ７ｃ１により設定される。この起動遅延用の時定数ｒ ７ｃ１は、上述したように、条件１を満たすように設定されなければならない。 したがって、突入電流防止用の時定数ｒ１ｃ０を大きい方に変更すると、起動遅 延用の時定数ｒ７ｃ１も変更しなければならないことがある。That is, in the conventional starting circuit 10, the starting delay time of the on / off time ratio control circuit 20 is set by the time constant r7c1. This startup delay time constant r 7c1 must be set to satisfy the condition 1 as described above. Therefore, if the time constant r1c0 for preventing the inrush current is changed to a larger value, the time constant r7c1 for delaying the startup may also have to be changed.
【００３６】 しかしながら、時定数ｒ７ｃ１を変更するには、電源電圧Ｖａの変動や抵抗Ｒ １、Ｒ７の抵抗値ｒ１，ｒ７、コンデンサＣ０，Ｃ１の容量値ｃ０，ｃ１のばら つきを考慮しなければならないため、容易なことではない。However, in order to change the time constant r7c1, it is necessary to consider variations in the power supply voltage Va, variations in the resistance values r1 and r7 of the resistors R1 and R7, and variations in the capacitance values c0 and c1 of the capacitors C0 and C1. It's not easy because it doesn't happen.
【００３７】 そこで、この考案は、突入電流防止用の時定数の変更時、面倒な回路定数の設 定作業を行わなくてもよい起動回路を提供することを目的とする。Therefore, an object of the present invention is to provide a starting circuit which does not require troublesome setting work of a circuit constant when changing a time constant for preventing an inrush current.
【００３８】[0038]
上記目的を達成するために、この考案は、電流制限抵抗の両端が抵抗短絡手段 により短絡されると、これに連動して、起動対象を起動するような起動遅延手段 を設けるようにしたものである。 In order to achieve the above-mentioned object, the present invention is provided with a start-up delay means for starting an object to be started in conjunction with the short-circuiting of both ends of a current limiting resistor by a resistance short-circuiting means. is there.
【００３９】[0039]
上記構成においては、入力コンデンサの充電電圧が所定電圧に達すると、抵抗 短絡手段により電流制限抵抗の両端が短絡される。そして、これに連動して、起 動遅延手段により起動対象が起動される。 In the above structure, when the charging voltage of the input capacitor reaches a predetermined voltage, the resistor shorting means short-circuits both ends of the current limiting resistor. Then, in conjunction with this, the activation target is activated by the activation delay means.
【００４０】 このような構成によれば、起動遅延用の時定数を用いなくても、上述した条件 １を満たすことができる。これにより、突入電流防止用の時定数の変更時、面倒 な回路定数の設定作業を省略することができる。According to such a configuration, the above-mentioned condition 1 can be satisfied without using the time constant for starting delay. As a result, when changing the time constant for preventing the inrush current, the troublesome work of setting the circuit constant can be omitted.
【００４１】[0041]
以下、図面を参照しながら、この考案の実施例を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【００４２】 図１は、この考案の一実施例の構成を示す回路図である。なお、図１において 、図２と同一部には、同一符号を付して詳細な説明を省略する。FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention. In FIG. 1, the same parts as those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００４３】 図１の起動回路１０においては、起動遅延部１２の構成が図２の起動回路と異 なり、突入電流防止部１１の構成は同じである。In the startup circuit 10 of FIG. 1, the configuration of the startup delay unit 12 is different from that of the startup circuit of FIG. 2, and the configuration of the inrush current prevention unit 11 is the same.
【００４４】 すなわち、図２の起動遅延部１２は、突入電流防止部１１とは独立に動作する ものであったのに対し、図１の起動遅延部１２は、突入電流防止部１１で電流制 限抵抗Ｒ１の両端が短絡されると、この短絡動作に連動して、オン・オフ時間比 制御回路２０を起動するようになっている。That is, while the activation delay unit 12 in FIG. 2 operates independently of the inrush current prevention unit 11, the activation delay unit 12 in FIG. When both ends of the limiting resistor R1 are short-circuited, the on / off time ratio control circuit 20 is activated in conjunction with this short-circuiting operation.
【００４５】 ここで、各部の具体的な接続構成を説明すると次のようになる。Here, a concrete connection configuration of each part will be described as follows.
【００４６】 起動用電源Ｖ０の正側端子は、基準電位端子ＧＮＤに接続されるととともに、 入力コンデンサＣ０の一端に接続されている。この入力コンデンサＣ０の他端は 、電流制限抵抗Ｒ１を介して、起動用電源Ｖ０の負側端子に接続されている。The positive terminal of the power supply V0 for startup is connected to the reference potential terminal GND and is also connected to one end of the input capacitor C0. The other end of the input capacitor C0 is connected to the negative terminal of the starting power source V0 via the current limiting resistor R1.
【００４７】 電流制限抵抗Ｒ１には、ＦＥＴＱ０のドレイン・ソース間電流路が並列に接続 されている。このＦＥＴＱ０のゲートは、バイアス電圧発生用ツェナーダイオー ドＤ０のカソードに接続されている。A drain-source current path of the FET Q0 is connected in parallel to the current limiting resistor R1. The gate of the FET Q0 is connected to the cathode of the bias voltage generating Zener diode D0.
【００４８】 このツェナーダイオードＤ０のカソードは、さらに、抵抗Ｒ０を介して起動用 電源Ｖ０の正側端子に接続されるとともに、バイアス電圧制御用のトランジスタ Ｑ１のコレクタに接続されている。また、アノードは、さらに、起動用電源Ｖ０ の負側端子に接続されるとともに、トランジスタＱ１のエミッタに接続されてい る。The cathode of the Zener diode D0 is further connected to the positive side terminal of the starting power source V0 via the resistor R0 and also connected to the collector of the bias voltage controlling transistor Q1. Further, the anode is further connected to the negative side terminal of the power supply V0 for activation and also to the emitter of the transistor Q1.
【００４９】 このトランジスタＱ１のコレクタは、さらに、起動遅延部１２のトランジスタ Ｑ２のベースに接続され、ベースは、抵抗Ｒ２を介して、入力コンデンサＣ０と 抵抗Ｒ１の接続点に接続されている。The collector of the transistor Q1 is further connected to the base of the transistor Q2 of the startup delay unit 12, and the base is connected to the connection point of the input capacitor C0 and the resistor R1 via the resistor R2.
【００５０】 起動遅延部１２のトランジスタＱ２のコレクタは、抵抗Ｒ３を介して起動用電 源Ｖ０の正側端子に接続され、エミッタはダイオードＤ１を順方向に介して、オ ン・オフ時間比制御回路２０の正側電源端子に接続されている。この制御回路２ ０の負側電源端子は、入力コンデンサＣ０と抵抗Ｒ１との接続点に接続されてい る。The collector of the transistor Q2 of the startup delay unit 12 is connected to the positive terminal of the startup power supply V0 via the resistor R3, and the emitter is connected to the on / off time ratio control via the diode D1 in the forward direction. It is connected to the positive power supply terminal of the circuit 20. The negative power supply terminal of the control circuit 20 is connected to the connection point between the input capacitor C0 and the resistor R1.
【００５１】 上記構成において、図４を参照しながら、動作を説明する。なお、図４は、図 ３の各部の信号波形を示す波形図である。The operation of the above configuration will be described with reference to FIG. 4. FIG. 4 is a waveform diagram showing the signal waveforms of the respective parts of FIG.
【００５２】 起動用電源Ｖ０がオン状態に設定されると、この電源Ｖ０から電源電圧Ｖａが 出力される（図４（ａ）参照）。これにより、起動用電源Ｖ０から入力コンデン サＣ０に電流Ｉが流れる。When the startup power supply V0 is set to the ON state, the power supply voltage Va is output from the power supply V0 (see FIG. 4A). As a result, a current I flows from the startup power source V0 to the input capacitor C0.
【００５３】 このとき、トランジスタＱ１がオン状態に設定されるため、ツェナーダイオー ドＤ０の両端電圧Ｖｃが零に設定される（図４（ｂ）参照）。これにより、ＦＥ ＴＱ０がオフ状態に設定される。その結果、電流Ｉが抵抗Ｒ１により制限される 。At this time, since the transistor Q1 is turned on, the voltage Vc across the Zener diode D0 is set to zero (see FIG. 4B). This sets the FE TQ0 to the off state. As a result, the current I is limited by the resistor R1.
【００５４】 この後、入力コンデンサＣ０は、電流Ｉにより充電される。これにより、この コンデンサＣ０の両端電圧は、時定数ｒ１ｃ０に従って徐々に増加する。これに 対し、抵抗Ｒ１の両端電圧Ｖｂは、この時定数ｒ１ｃ０に従って徐々に減少する （図４（ｂ）参照）。After that, the input capacitor C0 is charged with the current I. As a result, the voltage across the capacitor C0 gradually increases according to the time constant r1c0. On the other hand, the voltage Vb across the resistor R1 gradually decreases according to the time constant r1c0 (see FIG. 4B).
【００５５】 抵抗Ｒ１の両端電圧が、トランジスタＱ１のベース飽和電圧ＶＢＥ（ｓａｔ） 以下になると、このトランジスタＱ１がオフ状態に設定される。これにより、ツ ェナーダイオードＤ０の両端にツェナー電圧が発生する（図４（ｃ）参照）。When the voltage across the resistor R1 becomes equal to or lower than the base saturation voltage V BE (sat) of the transistor Q1, the transistor Q1 is set to the off state. As a result, a Zener voltage is generated across the Zener diode D0 (see FIG. 4 (c)).
【００５６】 ツェナーダイオードＤ０の両端にツェナー電圧が発生することにより、ＦＥＴ Ｑ０がオン状態に設定される。これにより、抵抗Ｒ１の両端が短絡され、この抵 抗Ｒ１による電流Ｉの制限が解除される。When a Zener voltage is generated across the Zener diode D0, the FET Q0 is turned on. As a result, both ends of the resistor R1 are short-circuited, and the restriction of the current I by the resistor R1 is released.
【００５７】 以上が、突入電流防止部１１の突入電流防止動作である。次に、起動遅延部１ ２の起動遅延動作を説明する。The above is the inrush current prevention operation of the inrush current prevention unit 11. Next, the start delay operation of the start delay unit 12 will be described.
【００５８】 トランジスタＱ１がオン状態のときは、トランジスタＱ２のベース電位はロウ レベルに設定される。これにより、この場合は、トランジスタＱ２がオフ状態に 設定され、オン・オフ時間比制御回路２０に対する電源電圧Ｖｉの供給が阻止さ れる（図４（ｄ）参照）。When the transistor Q1 is on, the base potential of the transistor Q2 is set to low level. As a result, in this case, the transistor Q2 is set to the off state, and the supply of the power supply voltage Vi to the on / off time ratio control circuit 20 is blocked (see FIG. 4 (d)).
【００５９】 これに対し、トランジスタＱ１がオフ状態に設定されると、トランジスタＱ２ のベース電位がハイレベルに設定される。これにより、このトランジスタＱ２が オン状態に設定され、起動用電源Ｖ０からオン・オフ時間比制御回路２０に電源 電圧Ｖｉが供給される（図４（ｄ）参照）。その結果、この制御回路２０の動作 が開始される（図４（ｅ）参照）。On the other hand, when the transistor Q1 is turned off, the base potential of the transistor Q2 is set to high level. As a result, the transistor Q2 is set to the ON state, and the power supply voltage Vi is supplied from the startup power supply V0 to the on / off time ratio control circuit 20 (see FIG. 4 (d)). As a result, the operation of the control circuit 20 is started (see FIG. 4 (e)).
【００６０】 以上詳述したこの実施例によれば、次のような効果がある。According to this embodiment described in detail above, there are the following effects.
【００６１】 （１）まず、この実施例によれば、電流制限抵抗Ｒ１の短絡動作に連動して、オ ン・オフ時間比制御回路２０を起動するようにしたので、起動遅延用の時定数が 不要となる。これにより、突入電流防止用の時定数ｒ１ｃ０を変更しても、面倒 な部品定数の設定作業を行う必要がない。(1) First, according to this embodiment, since the on / off time ratio control circuit 20 is activated in association with the short-circuit operation of the current limiting resistor R1, the time constant for activation delay is set. Is unnecessary. As a result, even if the time constant r1c0 for preventing the inrush current is changed, it is not necessary to perform troublesome work of setting the component constants.
【００６２】 （２）また、この実施例によれば、オン・オフ時間比制御回路２０に対する電源 電圧の供給を制御することにより、この制御回路２０のオン、オフを制御するよ うにしたので、起動遅延部１２の部品点数を削減することができる。これにより 、起動回路の製造経費の低減およびパターン設計時間の短縮等を図ることができ る。(2) Further, according to this embodiment, the on / off of the control circuit 20 is controlled by controlling the supply of the power supply voltage to the on / off time ratio control circuit 20. It is possible to reduce the number of parts of the activation delay unit 12. This makes it possible to reduce the manufacturing cost of the startup circuit and the pattern design time.
【００６３】 以上、この考案の一実施例を詳細に説明したが、この考案は、上述したような 実施例に限定されるものではない。Although one embodiment of the present invention has been described in detail above, the present invention is not limited to the above-described embodiment.
【００６４】 （１）たとえば、先の実施例では、オン・オフ時間比制御回路２０に対する電源 電圧の供給を制御することにより、この制御回路のオン、オフを制御する構成を 説明した。しかし、この考案は、従来と同様に、オン・オフ時間比制御回路２０ に制御端子を設け、制御信号によって、この制御回路２０のオン、オフを制御す るようにしてもよい。(1) For example, in the above embodiment, the configuration in which the supply of the power supply voltage to the on / off time ratio control circuit 20 is controlled to control the on / off of the control circuit has been described. However, in the present invention, the control terminal may be provided in the on / off time ratio control circuit 20 and the on / off of the control circuit 20 may be controlled by a control signal as in the conventional case.
【００６５】 （２）また、先の実施例では、この考案を、オン・オフ時間比制御回路２０を起 動するための起動回路に適用する場合を説明した。しかし、この考案は、このよ うな起動回路に限らず、電源電圧の変動を抑えるような入力コンデンサを必要と する起動回路一般に適用することができる。この場合、電源電圧の変動原因が起 動対象側にあるのか、起動用電源側にあるのかは問わない。(2) Further, in the above embodiment, the case where the present invention is applied to the starting circuit for starting the on / off time ratio control circuit 20 has been described. However, the present invention can be applied not only to such a starter circuit but also to a starter circuit that generally requires an input capacitor that suppresses fluctuations in the power supply voltage. In this case, it does not matter whether the cause of the fluctuation of the power supply voltage is on the side to be activated or on the side of the power source for startup.
【００６６】 （３）このほかにも、この考案は、その要旨を逸脱しない範囲で、種々様々変形 実施可能なことは勿論である。(3) In addition to this, it is needless to say that the present invention can be variously modified and implemented without departing from the scope of the invention.
【００６７】[0067]
【考案の効果】 以上詳述したようにこの考案によれば、突入電流防止用の時定数の変更時、面 倒な回路定数の設定作業を無くすことが可能な起動回路を提供することができる 。As described above in detail, according to the present invention, it is possible to provide a starting circuit capable of eliminating the troublesome work of setting the circuit constant when the time constant for preventing the inrush current is changed. .
【図１】 この考案の一実施例の構成を示す回路図であ
る。FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.
【図２】 従来の起動回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a conventional starting circuit.
【図３】 従来の起動回路の動作を説明するための信号
波形図である。FIG. 3 is a signal waveform diagram for explaining the operation of a conventional starting circuit.
【図４】 一実施例の動作を説明するための信号波形図
である。FIG. 4 is a signal waveform diagram for explaining the operation of one embodiment.
１０…起動回路、２０…オン・オフ時間比制御回路、１
１…突入電流防止部、１２…起動遅延部、Ｖ０…起動用
電源、Ｒ０，Ｒ１，Ｒ２，Ｒ３…抵抗、Ｄ０…ツェナー
ダイオード、Ｄ１…ダイオード、Ｑ０…ＦＥＴ、Ｑ１，
Ｑ２…トランジスタ。10 ... Starting circuit, 20 ... ON / OFF time ratio control circuit, 1
DESCRIPTION OF SYMBOLS 1 ... Inrush current prevention unit, 12 ... Start-up delay unit, V0 ... Start-up power supply, R0, R1, R2, R3 ... Resistor, D0 ... Zener diode, D1 ... Diode, Q0 ... FET, Q1,
Q2 ... Transistor.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 3/155 Ｂ 8726−5Ｈ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H02M 3/155 B 8726-5H
Claims (1)
この電源に接続された入力コンデンサと、 この入力コンデンサの充電時、前記起動用電源からこの
入力コンデンサに流れる電流を制限する電流制限抵抗
と、 前記入力コンデンサの充電電圧が所定値に達すると、前
記電流制限抵抗の両端を短絡する抵抗短絡手段と、 この抵抗短絡手段によって前記電流制限抵抗の両端が短
絡されると、起動対象を起動する起動遅延手段とを具備
したことを特徴とする起動回路。1. A charging power source for charging,
An input capacitor connected to the power supply; a current limiting resistor that limits a current flowing from the starting power supply to the input capacitor during charging of the input capacitor; and a charging voltage of the input capacitor reaching a predetermined value, A starter circuit comprising: a resistance short-circuit means for short-circuiting both ends of a current limiting resistance; and a start-up delay means for starting a start-up target when both ends of the current limiting resistance are short-circuited by the resistance short-circuiting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993059870U JP2601724Y2 (en) | 1993-11-08 | 1993-11-08 | Starting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993059870U JP2601724Y2 (en) | 1993-11-08 | 1993-11-08 | Starting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729607U true JPH0729607U (en) | 1995-06-02 |
| JP2601724Y2 JP2601724Y2 (en) | 1999-12-06 |
Family
ID=13125638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993059870U Expired - Fee Related JP2601724Y2 (en) | 1993-11-08 | 1993-11-08 | Starting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601724Y2 (en) |
-
1993
- 1993-11-08 JP JP1993059870U patent/JP2601724Y2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2601724Y2 (en) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807579B2 (en) | Rectifier operable in at least two different AC supply voltage ranges | |
| US4513241A (en) | Foldback current limiting driver | |
| JPH0464209B2 (en) | ||
| JPH07255168A (en) | DC / DC converter for generating a plurality of signals | |
| JP2601724Y2 (en) | Starting circuit | |
| JPS6024669B2 (en) | Intermittent transistor DC converter | |
| JPH09149631A (en) | Power supply apparatus | |
| JP2001095240A (en) | Rush-current preventing circuit having input over- voltage limiting function | |
| JP2591311B2 (en) | Inductance load drive circuit | |
| JP2600103Y2 (en) | Power circuit | |
| JPS62144569A (en) | Dc-dc converter control circuit | |
| US6124703A (en) | Voltage stabilizer configuration | |
| JPS625687Y2 (en) | ||
| JP2584089B2 (en) | Reset circuit | |
| JPS641797Y2 (en) | ||
| JPH0556633A (en) | Constant voltage device | |
| JP3559051B2 (en) | Relay drive circuit | |
| JP2709145B2 (en) | Engine stop device | |
| JPS6344625Y2 (en) | ||
| JP2024154016A (en) | Gate drive circuit and power conversion device | |
| JPS605375Y2 (en) | Luminescent memory power supply | |
| SU1198499A1 (en) | Switch d.c.voltage stabilizer | |
| SU1513579A1 (en) | Stabilized power source | |
| JPS5838415Y2 (en) | switching regulator | |
| JP2587527B2 (en) | Switch / receiver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |