JPH0729607U - 起動回路 - Google Patents

Abstract

(57)【要約】 【目的】 突入電流防止用の時定数の変更時、面倒な回
路定数の設定作業を無くすことができるようにする。 【構成】 起動用電源Ｖ０がオン状態に設定されると、
入力コンデンサＣ０の充電が開始される。このとき、ト
ランジスタＱ１がオン状態に設定されるため、ＦＥＴＱ
１がオフ状態に設定される。これにより、コンデンサＣ
０の充電電流Ｉは、抵抗Ｒ１により制限される。コンデ
ンサＣ０の充電が進み、抵抗Ｒ１の両端電圧がトランジ
スタＱ１のベース飽和電圧以下になると、このトランジ
スタＱ１がオフ状態に設定される。これにより、ＦＥＴ
Ｑ０とトランジスタＱ２がオン状態に設定される。その
結果、ＦＥＴＱ０によって抵抗Ｒ１の両端が短絡され
る。また、起動用電源Ｖ０からトランジスタＱ２を介し
て、オン・オフ時間比制御回路２０に電源電圧が供給さ
れる。これにより、この制御回路２０の動作が開始され
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、たとえば、スイッチング電源において、スイッチのオン、オフ時 間の比を制御するオン・オフ時間比制御回路を起動する起動回路に関する。

【０００２】

【従来の技術】

一般に、スイッチング電源においては、出力電圧の安定化を図るために、出力 電圧と基準電圧を比較し、両者の差の応じて、スイッチのオン、オフ時間の比を 制御するオン・オフ時間比制御回路が設けられている。

【０００３】 このオン・オフ時間比制御回路を起動するための起動回路を構成する場合は、 この制御回路から出力される制御パルスによって、起動用電源の出力電圧が変動 しないようにする必要がある。

【０００４】 このため、従来は、起動用電源に並列にコンデンサ（以下、「入力コンデンサ 」という。）を接続し、この入力コンデンサにより、制御パルスによる電源電圧 の変動を吸収するようになっている。

【０００５】 しかしながら、このような構成では、起動用電源をオン状態に設定したとき、 この電源から入力コンデンサに急激に大きな電流（突入電流）が流れ、このコン デンサが破壊されてしまうことがある。

【０００６】 また、上述したような構成では、起動用電源により入力コンデンサが充電され るまで、電源電圧が安定しないため、オン・オフ時間比制御回路が誤動作してし まうことがある。

【０００７】 そこで、従来は、入力コンデンサに直列に電流制限用の抵抗を接続することに より、突入電流の発生を防止するようになっている。

【０００８】 また、従来は、起動用電源がオン状態に設定されてから所定時間後に、オン・ オフ時間比制御回路を起動することにより、この制御回路の誤動作を防止するよ うになっている。

【０００９】 図２は、上述したような突入電流防止機能と起動遅延機能を有する従来の起動 回路の構成を示す回路図である。

【００１０】 図において、１０は起動回路であり、２０はこの起動回路１０により起動され るオン／オフ時間比制御回路である。

【００１１】 起動回路１０は、起動用電源Ｖ０と、この電源Ｖ０に並列に接続された入力コ ンデンサＣ０と、このコンデンサＣ０に突入電流が流れるのを防止する突入電流 防止部１１と、起動用電源Ｖ０がオン状態に設定されてから所定時間経過後に、 オン・オフ時間比制御回路２０を起動する起動遅延部１２とからなる。

【００１２】 突入電流防止部１１は、抵抗Ｒ０，Ｒ１，Ｒ２と、ツェナーダイオードＤ０と 、電解効果トランジスタ（以下、「ＦＥＴ」という。）Ｑ０と、バイポーラトラ ンジスタ（以下、「トランジスタ」という。）とから構成されている。

【００１３】 ここで、抵抗Ｒ１は、入力コンデンサＣ０に直列に接続され、このコンデンサ Ｃ０に流れる電流Ｉを制限する電流制限抵抗である。また、ＦＥＴＱ０は、ドレ イン・ソース間電流路が電流制限抵抗Ｒ１に並列に接続され、入力コンデンサＣ ０の充電電圧が所定値に達すると、この抵抗Ｒ１の両端を短絡するスイッチ素子 である。抵抗Ｒ０，Ｒ２と、ツェナーダイオードＤ０と、トランジスタＱ１は、 ＦＥＴＱ１のオン、オフを制御する制御回路を構成する。

【００１４】 起動遅延部１２は、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７と、ツェナーダイオー ドＤ１と、ダイオードＤ２と、トランジスタＱ２と、コンデンサＣ１と、コンパ レータＩＣとから構成されている。

【００１５】 ここで、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６と、ツェナーダイオードＤ１と、ダイオ ードＤ２と、トランジスタＱ２は、オン・オフ時間比制御回路２０に電源電圧を 供給する電源電圧供給回路を構成する。また、抵抗Ｒ５，Ｒ６，Ｒ７と、コンデ ンサＣ１と、コンパレータＩＣは、オン・オフ時間比制御回路２０のオン、オフ を制御する制御回路を構成する。

【００１６】 上記構成において、図３を参照しながら、動作を説明する。なお、図３は、図 ２の各部の信号波形を示す波形図である。

【００１７】 まず、突入電流防止部１１の突入電流防止動作を説明する。

【００１８】 起動用電源Ｖ０がオン状態に設定されると、この電源Ｖ０から電源電圧Ｖａが 出力される（図３（ａ）参照）。これにより、電源Ｖ０から入力コンデンサＣ０ に電流Ｉが流れる。

【００１９】 このとき、抵抗Ｒ１の両端には、電源電圧Ｖａが現れる。これにより、トラン ジスタＱ１がオン（導通）状態に設定される。その結果、ツェナーダイオードＤ ０の両端電圧Ｖｃが零に設定される（図３（ｃ）参照）。

【００２０】 ツェナーダイオードＤ０の両端電圧Ｖｃが零に設定されることにより、ＦＥＴ Ｑ０がオフ（非道通）状態に設定される。これにより、電流Ｉは、抵抗Ｒ１のみ を通り、この抵抗Ｒ１により制限される。

【００２１】 この後、入力コンデンサＣ０は電流Ｉにより充電される。これにより、このコ ンデンサＣ０の両端電圧が、その容量値ｃ０と抵抗Ｒ１の抵抗値ｒ１とにより表 される時定数ｒ１ｃ０に従って徐々に増加する。その結果、抵抗Ｒ１の両端電圧 Ｖｂは、この時定数ｒ１ｃ０に従って徐々に減少する（図３（ｂ）参照）。

【００２２】 抵抗Ｒ１の両端電圧Ｖｂが減少し、トランジスタＱ１のベース飽和電圧Ｖ_ＢＥ （ｓａｔ）以下になると、このトランジスタＱ１がオフ状態に設定される。これ により、ツェナーダイオードＤ０の両端にツェナー電圧が発生する（図３（ｃ） 参照）。

【００２３】 ツェナーダイオードＤ０の両端にツェナー電圧が発生することにより、ＦＥＴ Ｑ０がオン状態に設定される。これにより、抵抗Ｒ１の両端が短絡され、この抵 抗Ｒ１による電流制限動作が解除される。

【００２４】 以上が、突入電流防止部１１の突入電流防止動作である。次に、起動遅延部１ ２の起動遅延動作を説明する。

【００２５】 起動用電源Ｖ０がオン状態に設定されると、この電源Ｖ０から抵抗Ｒ３を介し てツェナーダイオードＤ１に電流が流れる。これにより、このツェナーダイオー ドＤ１の両端にツェナーダ電圧が発生する。その結果、抵抗Ｒ５とダイオードＤ ２のカソードとの接続点に、このツェナー電圧から、トランジスタＱ２のベース 飽和電圧Ｖ_ＢＥ（ｓａｔ）とダイオードＤ２の順電圧Ｖｆとを引いた定電圧Ｖｄ が現れる（図３（ｆ）参照）。

【００２６】 この定電圧Ｖｄは、オン・オフ時間比制御回路２０の電源端子に電源電圧とし て供給される。また、この定電圧Ｖｄは、分圧抵抗Ｒ５，Ｒ６により分割される とともに、抵抗Ｒ７の抵抗値ｒ７とコンデンサＣ１の容量値ｃ１とにより表され る時定数ｒ７ｃ１に従って、コンデンサＣ１に充電される。

【００２７】 抵抗Ｒ５，Ｒ６の分割電圧Ｖｅ（図３（ｄ）参照）は、基準電圧として、コン パレータＩＣ０の負側入力端子に供給される。一方、コンデンサＣ１の充電電圧 Ｖｇ（図３（ｄ）参照）は、比較電圧として、コンパレータＩＣ０の正側入力端 子に供給される。

【００２８】 このコンパレータＩＣ０の出力電圧Ｖｈは、比較電圧Ｖｇが基準電圧Ｖｅより 低い場合は、ロウレベルに設定され、高い場合は、ハイレベルに設定される（図 ３（ｅ）参照）。この出力電圧Ｖｈは、オン・オフ時間比制御回路２０のオン、 オフを制御するための制御電圧として、この制御回路２０の制御端子に供給され る。

【００２９】 オン・オフ時間比制御回路２０は、制御電圧Ｖｈがロウレベルの場合は、オフ 状態に設定され、ハイレベルの場合は、オン状態に設定される。これにより、こ の制御回路２０は、起動用電源Ｖ０がオン状態に設定されてから、時定数ｒ７ｃ １によって規定される時間が経過した時点で起動される。

【００３０】 オン・オフ時間比制御回路２０がオン状態に設定されると、この制御回路２０ からは、図示しないスイッチのオン、オフを制御する駆動パルスＤＰが出力され る（図３（ｇ）参照）。

【００３１】 なお、起動遅延用の時定数ｒ７ｃ１は、ＦＥＴＱ０がオン状態に設定された後 に、オン・オフ時間比制御回路２０が起動されるという条件（条件１）を満たす ように設定される。これは、ＦＥＴＱ０がオン状態に設定される前に、制御回路 ２０が起動されると、これを確実に起動させることができないことがあるからで ある。

【００３２】 また、この時定数ｒ７ｃ１は、あまり大きくならないという条件（条件２）を 満たすように設定される。これは、時定数ｒ７ｃ１をあまり大きくすると、スイ ッチング電源の負荷によって不具合が生じることがあるからである。

【００３３】

【考案が解決しようとする課題】

以上述べたように、従来の起動回路１０は、突入電流防止部１１と起動遅延部 １２とを設け、突入電流の防止と、オン・オフ時間比制御回路２０の誤動作防止 を図るようになっている。

【００３４】 しかしながら、従来の起動回路１０においては、突入電流防止部１１と起動遅 延部１２が独立に動作するようになっているため、突入電流防止用の時定数ｒ１ ｃ０を変更すると、面倒な回路定数の設定作業を行わなければならないことがあ るという問題があった。

【００３５】 すなわち、従来の起動回路１０においては、オン・オフ時間比制御回路２０の 起動遅延時間は、時定数ｒ７ｃ１により設定される。この起動遅延用の時定数ｒ ７ｃ１は、上述したように、条件１を満たすように設定されなければならない。 したがって、突入電流防止用の時定数ｒ１ｃ０を大きい方に変更すると、起動遅 延用の時定数ｒ７ｃ１も変更しなければならないことがある。

【００３６】 しかしながら、時定数ｒ７ｃ１を変更するには、電源電圧Ｖａの変動や抵抗Ｒ １、Ｒ７の抵抗値ｒ１，ｒ７、コンデンサＣ０，Ｃ１の容量値ｃ０，ｃ１のばら つきを考慮しなければならないため、容易なことではない。

【００３７】 そこで、この考案は、突入電流防止用の時定数の変更時、面倒な回路定数の設 定作業を行わなくてもよい起動回路を提供することを目的とする。

【００３８】

【課題を解決するための手段】

上記目的を達成するために、この考案は、電流制限抵抗の両端が抵抗短絡手段 により短絡されると、これに連動して、起動対象を起動するような起動遅延手段 を設けるようにしたものである。

【００３９】

【作用】

上記構成においては、入力コンデンサの充電電圧が所定電圧に達すると、抵抗 短絡手段により電流制限抵抗の両端が短絡される。そして、これに連動して、起 動遅延手段により起動対象が起動される。

【００４０】 このような構成によれば、起動遅延用の時定数を用いなくても、上述した条件 １を満たすことができる。これにより、突入電流防止用の時定数の変更時、面倒 な回路定数の設定作業を省略することができる。

【００４１】

【実施例】

以下、図面を参照しながら、この考案の実施例を詳細に説明する。

【００４２】 図１は、この考案の一実施例の構成を示す回路図である。なお、図１において 、図２と同一部には、同一符号を付して詳細な説明を省略する。

【００４３】 図１の起動回路１０においては、起動遅延部１２の構成が図２の起動回路と異 なり、突入電流防止部１１の構成は同じである。

【００４４】 すなわち、図２の起動遅延部１２は、突入電流防止部１１とは独立に動作する ものであったのに対し、図１の起動遅延部１２は、突入電流防止部１１で電流制 限抵抗Ｒ１の両端が短絡されると、この短絡動作に連動して、オン・オフ時間比 制御回路２０を起動するようになっている。

【００４５】 ここで、各部の具体的な接続構成を説明すると次のようになる。

【００４６】 起動用電源Ｖ０の正側端子は、基準電位端子ＧＮＤに接続されるととともに、 入力コンデンサＣ０の一端に接続されている。この入力コンデンサＣ０の他端は 、電流制限抵抗Ｒ１を介して、起動用電源Ｖ０の負側端子に接続されている。

【００４７】 電流制限抵抗Ｒ１には、ＦＥＴＱ０のドレイン・ソース間電流路が並列に接続 されている。このＦＥＴＱ０のゲートは、バイアス電圧発生用ツェナーダイオー ドＤ０のカソードに接続されている。

【００４８】 このツェナーダイオードＤ０のカソードは、さらに、抵抗Ｒ０を介して起動用 電源Ｖ０の正側端子に接続されるとともに、バイアス電圧制御用のトランジスタ Ｑ１のコレクタに接続されている。また、アノードは、さらに、起動用電源Ｖ０ の負側端子に接続されるとともに、トランジスタＱ１のエミッタに接続されてい る。

【００４９】 このトランジスタＱ１のコレクタは、さらに、起動遅延部１２のトランジスタ Ｑ２のベースに接続され、ベースは、抵抗Ｒ２を介して、入力コンデンサＣ０と 抵抗Ｒ１の接続点に接続されている。

【００５０】 起動遅延部１２のトランジスタＱ２のコレクタは、抵抗Ｒ３を介して起動用電 源Ｖ０の正側端子に接続され、エミッタはダイオードＤ１を順方向に介して、オ ン・オフ時間比制御回路２０の正側電源端子に接続されている。この制御回路２ ０の負側電源端子は、入力コンデンサＣ０と抵抗Ｒ１との接続点に接続されてい る。

【００５１】 上記構成において、図４を参照しながら、動作を説明する。なお、図４は、図 ３の各部の信号波形を示す波形図である。

【００５２】 起動用電源Ｖ０がオン状態に設定されると、この電源Ｖ０から電源電圧Ｖａが 出力される（図４（ａ）参照）。これにより、起動用電源Ｖ０から入力コンデン サＣ０に電流Ｉが流れる。

【００５３】 このとき、トランジスタＱ１がオン状態に設定されるため、ツェナーダイオー ドＤ０の両端電圧Ｖｃが零に設定される（図４（ｂ）参照）。これにより、ＦＥ ＴＱ０がオフ状態に設定される。その結果、電流Ｉが抵抗Ｒ１により制限される 。

【００５４】 この後、入力コンデンサＣ０は、電流Ｉにより充電される。これにより、この コンデンサＣ０の両端電圧は、時定数ｒ１ｃ０に従って徐々に増加する。これに 対し、抵抗Ｒ１の両端電圧Ｖｂは、この時定数ｒ１ｃ０に従って徐々に減少する （図４（ｂ）参照）。

【００５５】 抵抗Ｒ１の両端電圧が、トランジスタＱ１のベース飽和電圧Ｖ_ＢＥ（ｓａｔ） 以下になると、このトランジスタＱ１がオフ状態に設定される。これにより、ツ ェナーダイオードＤ０の両端にツェナー電圧が発生する（図４（ｃ）参照）。

【００５６】 ツェナーダイオードＤ０の両端にツェナー電圧が発生することにより、ＦＥＴ Ｑ０がオン状態に設定される。これにより、抵抗Ｒ１の両端が短絡され、この抵 抗Ｒ１による電流Ｉの制限が解除される。

【００５７】 以上が、突入電流防止部１１の突入電流防止動作である。次に、起動遅延部１ ２の起動遅延動作を説明する。

【００５８】 トランジスタＱ１がオン状態のときは、トランジスタＱ２のベース電位はロウ レベルに設定される。これにより、この場合は、トランジスタＱ２がオフ状態に 設定され、オン・オフ時間比制御回路２０に対する電源電圧Ｖｉの供給が阻止さ れる（図４（ｄ）参照）。

【００５９】 これに対し、トランジスタＱ１がオフ状態に設定されると、トランジスタＱ２ のベース電位がハイレベルに設定される。これにより、このトランジスタＱ２が オン状態に設定され、起動用電源Ｖ０からオン・オフ時間比制御回路２０に電源 電圧Ｖｉが供給される（図４（ｄ）参照）。その結果、この制御回路２０の動作 が開始される（図４（ｅ）参照）。

【００６０】 以上詳述したこの実施例によれば、次のような効果がある。

【００６１】 （１）まず、この実施例によれば、電流制限抵抗Ｒ１の短絡動作に連動して、オ ン・オフ時間比制御回路２０を起動するようにしたので、起動遅延用の時定数が 不要となる。これにより、突入電流防止用の時定数ｒ１ｃ０を変更しても、面倒 な部品定数の設定作業を行う必要がない。

【００６２】 （２）また、この実施例によれば、オン・オフ時間比制御回路２０に対する電源 電圧の供給を制御することにより、この制御回路２０のオン、オフを制御するよ うにしたので、起動遅延部１２の部品点数を削減することができる。これにより 、起動回路の製造経費の低減およびパターン設計時間の短縮等を図ることができ る。

【００６３】 以上、この考案の一実施例を詳細に説明したが、この考案は、上述したような 実施例に限定されるものではない。

【００６４】 （１）たとえば、先の実施例では、オン・オフ時間比制御回路２０に対する電源 電圧の供給を制御することにより、この制御回路のオン、オフを制御する構成を 説明した。しかし、この考案は、従来と同様に、オン・オフ時間比制御回路２０ に制御端子を設け、制御信号によって、この制御回路２０のオン、オフを制御す るようにしてもよい。

【００６５】 （２）また、先の実施例では、この考案を、オン・オフ時間比制御回路２０を起 動するための起動回路に適用する場合を説明した。しかし、この考案は、このよ うな起動回路に限らず、電源電圧の変動を抑えるような入力コンデンサを必要と する起動回路一般に適用することができる。この場合、電源電圧の変動原因が起 動対象側にあるのか、起動用電源側にあるのかは問わない。

【００６６】 （３）このほかにも、この考案は、その要旨を逸脱しない範囲で、種々様々変形 実施可能なことは勿論である。

【００６７】

【考案の効果】 以上詳述したようにこの考案によれば、突入電流防止用の時定数の変更時、面 倒な回路定数の設定作業を無くすことが可能な起動回路を提供することができる 。

【図面の簡単な説明】

【図１】 この考案の一実施例の構成を示す回路図であ
る。

【図２】 従来の起動回路の構成を示す回路図である。

【図３】 従来の起動回路の動作を説明するための信号
波形図である。

【図４】 一実施例の動作を説明するための信号波形図
である。

【符号の説明】

１０…起動回路、２０…オン・オフ時間比制御回路、１
１…突入電流防止部、１２…起動遅延部、Ｖ０…起動用
電源、Ｒ０，Ｒ１，Ｒ２，Ｒ３…抵抗、Ｄ０…ツェナー
ダイオード、Ｄ１…ダイオード、Ｑ０…ＦＥＴ、Ｑ１，
Ｑ２…トランジスタ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 3/155 Ｂ 8726−5Ｈ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 起動用電源によって充電されるように、
   この電源に接続された入力コンデンサと、 この入力コンデンサの充電時、前記起動用電源からこの
   入力コンデンサに流れる電流を制限する電流制限抵抗
   と、 前記入力コンデンサの充電電圧が所定値に達すると、前
   記電流制限抵抗の両端を短絡する抵抗短絡手段と、 この抵抗短絡手段によって前記電流制限抵抗の両端が短
   絡されると、起動対象を起動する起動遅延手段とを具備
   したことを特徴とする起動回路。