JPH07296582A - メモリセルアレイのセルフリフレッシュ制御回路 - Google Patents
メモリセルアレイのセルフリフレッシュ制御回路Info
- Publication number
- JPH07296582A JPH07296582A JP7019414A JP1941495A JPH07296582A JP H07296582 A JPH07296582 A JP H07296582A JP 7019414 A JP7019414 A JP 7019414A JP 1941495 A JP1941495 A JP 1941495A JP H07296582 A JPH07296582 A JP H07296582A
- Authority
- JP
- Japan
- Prior art keywords
- self
- memory cell
- refresh
- cell array
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 102100034459 Hepatitis A virus cellular receptor 1 Human genes 0.000 description 7
- 101001068136 Homo sapiens Hepatitis A virus cellular receptor 1 Proteins 0.000 description 2
- 101000831286 Homo sapiens Protein timeless homolog Proteins 0.000 description 2
- 101000752245 Homo sapiens Rho guanine nucleotide exchange factor 5 Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241001212789 Dynamis Species 0.000 description 1
- 101000669511 Homo sapiens T-cell immunoglobulin and mucin domain-containing protein 4 Proteins 0.000 description 1
- 102100039367 T-cell immunoglobulin and mucin domain-containing protein 4 Human genes 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 温度感知装置をメモリ素子内部に設置し、感
知される温度の領域を複数に区分することにより、メモ
リセルアレイの温度変化をより正確に感知してセルフリ
フレッシュ動作の周期を調節し得るようにし、１つのタ
イマが複数のセルフリフレッシュ動作周期を生成するよ
うにして、チップの面積を減らすようにしたメモリセル
アレイのセルフリフレッシュ制御回路を提供することで
ある。 【構成】 複数のメモリセルとそのアドレスバッファお
よびデコーダで構成されるメモリセルアレイの制御回路
において、温度の変化にかかわらず抵抗値がほとんど一
定な物質で作られた抵抗を用いて基準電圧を生成し、温
度変化による抵抗値の変化が大きい物質で作られた抵抗
を用いて可変電圧を生成する。次いで、前記基準電圧と
可変電圧を比較してメモリセル内部の温度を感知し、前
記感知された温度によってセルフリフレッシュ周期を適
切に設定するようにしたものである。
知される温度の領域を複数に区分することにより、メモ
リセルアレイの温度変化をより正確に感知してセルフリ
フレッシュ動作の周期を調節し得るようにし、１つのタ
イマが複数のセルフリフレッシュ動作周期を生成するよ
うにして、チップの面積を減らすようにしたメモリセル
アレイのセルフリフレッシュ制御回路を提供することで
ある。 【構成】 複数のメモリセルとそのアドレスバッファお
よびデコーダで構成されるメモリセルアレイの制御回路
において、温度の変化にかかわらず抵抗値がほとんど一
定な物質で作られた抵抗を用いて基準電圧を生成し、温
度変化による抵抗値の変化が大きい物質で作られた抵抗
を用いて可変電圧を生成する。次いで、前記基準電圧と
可変電圧を比較してメモリセル内部の温度を感知し、前
記感知された温度によってセルフリフレッシュ周期を適
切に設定するようにしたものである。
Description
【０００１】
【産業上の利用分野】本発明はメモリセルアレイのセル
フリフレッシュ（self refresh）制御回路に関するもの
で、詳しくはメモリセルアレイに貯蔵されたデータを保
存するのに必要な電流を節減するためにセルフリフレッ
シュ動作の周期がチップの温度の変化に応じて可変的に
調整されるようにしたメモリセルアレイのセルフリフレ
ッシュ制御回路に関するものである。
フリフレッシュ（self refresh）制御回路に関するもの
で、詳しくはメモリセルアレイに貯蔵されたデータを保
存するのに必要な電流を節減するためにセルフリフレッ
シュ動作の周期がチップの温度の変化に応じて可変的に
調整されるようにしたメモリセルアレイのセルフリフレ
ッシュ制御回路に関するものである。
【０００２】
【従来の技術】一般的に、ダイナミックメモリ（dynami
c memory) 素子では、メモリセルのキャパシタに蓄電さ
れた電荷量が漏洩されて減少されるので、キャパシタの
電荷量が周期的にリフレッシュ動作を通じて復元されな
ければならない。
c memory) 素子では、メモリセルのキャパシタに蓄電さ
れた電荷量が漏洩されて減少されるので、キャパシタの
電荷量が周期的にリフレッシュ動作を通じて復元されな
ければならない。
【０００３】仮に、リフレッシュ動作の周期があまり長
ければ電荷の漏洩量が増加するので、メモリセルに貯蔵
された情報が“１”であるかまたは“０”であるかを見
当をつけることが不可能になり、前記リフレッシュ動作
インターバル（interval) のうち、データ保存のための
臨界時間（critical time)をデータホールドタイム（da
ta-hold time）という。
ければ電荷の漏洩量が増加するので、メモリセルに貯蔵
された情報が“１”であるかまたは“０”であるかを見
当をつけることが不可能になり、前記リフレッシュ動作
インターバル（interval) のうち、データ保存のための
臨界時間（critical time)をデータホールドタイム（da
ta-hold time）という。
【０００４】したがって、セルに貯蔵されたデータの保
存のためリフレッシュ動作が所定の周期に遂行され、こ
れをセルフリフレッシュ（self refresh：SR）といい、
このセルフリフレッシュが遂行される状態をセルフリフ
レッシュモードという。ここで、セルフリフレッシュ動
作の周期はセルフリフレッシュデータホールドタイム内
にすべてのメモリセルが少なくとも１回以上リフレッシ
ュされるように設定されなければならない。
存のためリフレッシュ動作が所定の周期に遂行され、こ
れをセルフリフレッシュ（self refresh：SR）といい、
このセルフリフレッシュが遂行される状態をセルフリフ
レッシュモードという。ここで、セルフリフレッシュ動
作の周期はセルフリフレッシュデータホールドタイム内
にすべてのメモリセルが少なくとも１回以上リフレッシ
ュされるように設定されなければならない。
【０００５】一方、周囲の温度が高くなるほどに電荷漏
洩量が多くなってセルフリフレッシュデータホールドタ
イムが短くなる。すなわち、図１０に示すように、セル
フリフレッシュ動作の周期が温度変化に対して一定であ
る反面、データホールドタイムは温度が高くなるほどに
だんだん短くなる。メモリセルアレイは最悪条件、つま
り非常に高い高温でも動作されなければならないので、
この条件を仮定してセルフリフレッシュ動作の周期が決
定される。
洩量が多くなってセルフリフレッシュデータホールドタ
イムが短くなる。すなわち、図１０に示すように、セル
フリフレッシュ動作の周期が温度変化に対して一定であ
る反面、データホールドタイムは温度が高くなるほどに
だんだん短くなる。メモリセルアレイは最悪条件、つま
り非常に高い高温でも動作されなければならないので、
この条件を仮定してセルフリフレッシュ動作の周期が決
定される。
【０００６】しかし、セルフリフレッシュ最悪の条件を
仮定して設定されたセルフリフレッシュ動作周期は周囲
温度が正常的な場合、必要以上の頻繁なセルフリフレッ
シュ動作が遂行されるので、電流の不必要な損失を招来
する。したがって、セルフリフレッシュ動作による電流
の不必要な損失を防止するためには温度変化に対するデ
ータホールドタイムの変化に応じてセルフリフレッシュ
動作周期の調整が必要になる。
仮定して設定されたセルフリフレッシュ動作周期は周囲
温度が正常的な場合、必要以上の頻繁なセルフリフレッ
シュ動作が遂行されるので、電流の不必要な損失を招来
する。したがって、セルフリフレッシュ動作による電流
の不必要な損失を防止するためには温度変化に対するデ
ータホールドタイムの変化に応じてセルフリフレッシュ
動作周期の調整が必要になる。
【０００７】図１１は温度変化に対するメモリセルアレ
イのデータホールドタイムとセルフリフレッシュ動作周
期間の理想的な関係を示すもので、低温でデータホール
ドタイムが長いときはセルフリフレッシュ動作の周期を
長くし、高温でデータホールドタイムが短くなるとセル
フリフレッシュ動作の周期も短く調整すべきであること
を示す。
イのデータホールドタイムとセルフリフレッシュ動作周
期間の理想的な関係を示すもので、低温でデータホール
ドタイムが長いときはセルフリフレッシュ動作の周期を
長くし、高温でデータホールドタイムが短くなるとセル
フリフレッシュ動作の周期も短く調整すべきであること
を示す。
【０００８】図１１において、（Ｍ、Ｍ′）はデータホ
ールドタイムと理想的なセルフリフレッシュ動作周期と
の差であるマージンを示すもので、低温でのマージン
（Ｍ′）と高温でのマージン（Ｍ）とがほぼ等しくなっ
ている（Ｍ≒Ｍ′）。
ールドタイムと理想的なセルフリフレッシュ動作周期と
の差であるマージンを示すもので、低温でのマージン
（Ｍ′）と高温でのマージン（Ｍ）とがほぼ等しくなっ
ている（Ｍ≒Ｍ′）。
【０００９】これを解決するための一般的な技術におい
ては、温度補償用回路が既存のセルフリフレッシュ動作
部に付加されて、高温ではより短い周期のセルフリフレ
ッシュ要求信号（refresh request signal) を生成し、
低温ではより長い周期のセルフリフレッシュ要求信号を
生成することにより、セルフリフレッシュモードでのパ
ワー消費が減るようにした。
ては、温度補償用回路が既存のセルフリフレッシュ動作
部に付加されて、高温ではより短い周期のセルフリフレ
ッシュ要求信号（refresh request signal) を生成し、
低温ではより長い周期のセルフリフレッシュ要求信号を
生成することにより、セルフリフレッシュモードでのパ
ワー消費が減るようにした。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のセルフリフレッシュ装置においては、温度感
知装置がメモリセル素子の外部に設置されるため、素子
内部のメモリセルアレイの温度変化が正確に保証されな
い問題点があった。そして、セルフリフレッシュ温度感
知装置で感知される温度が高温と低温の２つの領域に分
けられているため、メモリセルアレイの温度変化が正確
に補償されない問題点があった。また、温度領域によっ
て周期が相違するタイマが使用されるので電力消費が多
くなり、レイアウトの面積が大きくなる問題点があっ
た。
うな従来のセルフリフレッシュ装置においては、温度感
知装置がメモリセル素子の外部に設置されるため、素子
内部のメモリセルアレイの温度変化が正確に保証されな
い問題点があった。そして、セルフリフレッシュ温度感
知装置で感知される温度が高温と低温の２つの領域に分
けられているため、メモリセルアレイの温度変化が正確
に補償されない問題点があった。また、温度領域によっ
て周期が相違するタイマが使用されるので電力消費が多
くなり、レイアウトの面積が大きくなる問題点があっ
た。
【００１１】したがって、本発明の目的は、温度感知装
置をメモリ素子内部に設置し、感知される温度の領域を
複数に区分することにより、メモリセルアレイの温度変
化をより正確に感知してセルフリフレッシュ動作の周期
を調節し得るようにし、１つのタイマが複数のセルフリ
フレッシュ動作周期を生成するようにして、チップの面
積を減らすようにしたメモリセルアレイのセルフリフレ
ッシュ制御回路を提供することにある。
置をメモリ素子内部に設置し、感知される温度の領域を
複数に区分することにより、メモリセルアレイの温度変
化をより正確に感知してセルフリフレッシュ動作の周期
を調節し得るようにし、１つのタイマが複数のセルフリ
フレッシュ動作周期を生成するようにして、チップの面
積を減らすようにしたメモリセルアレイのセルフリフレ
ッシュ制御回路を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、複数のメモリセルとそのアドレスを入力
する複数のアドレスバッファおよびデコーダで構成され
るメモリセルアレイの制御回路において、ローアドレス
ストローブ信号とコラムアドレスストローブ信号の状態
に応じてセルフリフレッシュ動作を制御するセルフリフ
レッシュモード制御部と、チップ内部の温度変化にかか
わらずほとんど一定な電圧を維持する複数の基準電圧を
生成する基準電圧発生手段と、チップ内部の温度変化に
よる可変電圧を生成しその生成された可変電圧と前記基
準電圧とが比較された値に応じて適切なセルフリフレッ
シュ動作周期を選択する温度追跡手段とを含んで構成さ
れる。
に、本発明は、複数のメモリセルとそのアドレスを入力
する複数のアドレスバッファおよびデコーダで構成され
るメモリセルアレイの制御回路において、ローアドレス
ストローブ信号とコラムアドレスストローブ信号の状態
に応じてセルフリフレッシュ動作を制御するセルフリフ
レッシュモード制御部と、チップ内部の温度変化にかか
わらずほとんど一定な電圧を維持する複数の基準電圧を
生成する基準電圧発生手段と、チップ内部の温度変化に
よる可変電圧を生成しその生成された可変電圧と前記基
準電圧とが比較された値に応じて適切なセルフリフレッ
シュ動作周期を選択する温度追跡手段とを含んで構成さ
れる。
【００１３】
【実施例】図２は本発明によるメモリセルアレイのセル
フリフレッシュ動作を説明するための図面で、データが
貯蔵されているメモリセルアレイ１０と、ローアドレス
ストローブ信号（ＲＡＳ）の制御によりローアドレスを
受取るＸアドレスバッファ１と、コラム（column）アド
レスストローブ信号（ＣＡＳ）の制御によりコラムアド
レスを受取るＹアドレスバッファ２と、ローアドレスス
トローブ信号およびコラムアドレスストローブ信号の入
力を受けて所定の制御信号を出力するＣＢＲデコーダ３
と、前記メモリセルアレイ１０に貯蔵されたデータを保
存するために所定周期のセルフリフレッシュ動作信号を
出力するリフレッシュカウンタ４と、前記ＣＢＲデコー
ダ３の制御を受け、ノーマルモードでは前記Ｘアドレス
バッファ１から出力されるローアドレスを選択して出力
し、セルフリフレッシュモードでは前記リフレッシュカ
ウンタ４の出力選択信号を選択して出力するマルチプレ
クサ５と、前記マルチプレクサ５から出力される信号を
デコーディングするＸアドレスデコーダ６と、前記Ｘア
ドレスデコーダ６から入力される信号に応じて前記メモ
リセルアレイ１０のワードラインを選択するローデコー
ダ７と、前記ＣＢＲデコーダ３の制御を受け、前記Ｙア
ドレスバッファ２から入力される信号をデコーディング
して出力するコラム制御部８と、前記コラム制御部８か
ら入力される信号に応じてメモリセルアレイ１０のデー
タ入出力経路を選択するコラムデコーダ９と、前記ＣＢ
Ｒデコーダ３の制御によって、温度変化により可変する
セルフリフレッシュ動作の周期を出力するＳＲモード制
御部２０と、前記ＳＲモード制御部２０から入力される
信号に応じて基準電圧を生成する基準電圧発生器４０
と、前記ＳＲモード制御部２０と基準電圧発生器４０か
ら入力される信号に応じて、温度の変化により適切なセ
ルフリフレッシュ動作周期を選択しこれを前記ＳＲモー
ド制御部２０に出力する温度追跡部３０とから構成され
ている。
フリフレッシュ動作を説明するための図面で、データが
貯蔵されているメモリセルアレイ１０と、ローアドレス
ストローブ信号（ＲＡＳ）の制御によりローアドレスを
受取るＸアドレスバッファ１と、コラム（column）アド
レスストローブ信号（ＣＡＳ）の制御によりコラムアド
レスを受取るＹアドレスバッファ２と、ローアドレスス
トローブ信号およびコラムアドレスストローブ信号の入
力を受けて所定の制御信号を出力するＣＢＲデコーダ３
と、前記メモリセルアレイ１０に貯蔵されたデータを保
存するために所定周期のセルフリフレッシュ動作信号を
出力するリフレッシュカウンタ４と、前記ＣＢＲデコー
ダ３の制御を受け、ノーマルモードでは前記Ｘアドレス
バッファ１から出力されるローアドレスを選択して出力
し、セルフリフレッシュモードでは前記リフレッシュカ
ウンタ４の出力選択信号を選択して出力するマルチプレ
クサ５と、前記マルチプレクサ５から出力される信号を
デコーディングするＸアドレスデコーダ６と、前記Ｘア
ドレスデコーダ６から入力される信号に応じて前記メモ
リセルアレイ１０のワードラインを選択するローデコー
ダ７と、前記ＣＢＲデコーダ３の制御を受け、前記Ｙア
ドレスバッファ２から入力される信号をデコーディング
して出力するコラム制御部８と、前記コラム制御部８か
ら入力される信号に応じてメモリセルアレイ１０のデー
タ入出力経路を選択するコラムデコーダ９と、前記ＣＢ
Ｒデコーダ３の制御によって、温度変化により可変する
セルフリフレッシュ動作の周期を出力するＳＲモード制
御部２０と、前記ＳＲモード制御部２０から入力される
信号に応じて基準電圧を生成する基準電圧発生器４０
と、前記ＳＲモード制御部２０と基準電圧発生器４０か
ら入力される信号に応じて、温度の変化により適切なセ
ルフリフレッシュ動作周期を選択しこれを前記ＳＲモー
ド制御部２０に出力する温度追跡部３０とから構成され
ている。
【００１４】前記のように構成された本発明の作用およ
び効果を添付図面に基づいて説明すると次のようであ
る。
び効果を添付図面に基づいて説明すると次のようであ
る。
【００１５】まず、ノーマルモードでは、ローアドレス
ストローブ信号（ＲＡＳ）とコラムアドレスストローブ
信号（ＣＡＳ）がＸアドレスバッファ１０およびＹアド
レスバッファ２にそれぞれ入力されるとともにＣＢＲデ
コーダ３に入力される。そして、アドレス信号が前記
Ｘ、Ｙアドレスバッファ１、２にそれぞれ入力される。
ストローブ信号（ＲＡＳ）とコラムアドレスストローブ
信号（ＣＡＳ）がＸアドレスバッファ１０およびＹアド
レスバッファ２にそれぞれ入力されるとともにＣＢＲデ
コーダ３に入力される。そして、アドレス信号が前記
Ｘ、Ｙアドレスバッファ１、２にそれぞれ入力される。
【００１６】前記ＣＢＲデコーダ３はローアドレススト
ローブ信号およびコラムアドレスストローブ信号が入力
されるにつれてマルチプレクサ５とコラム制御部８をそ
れぞれ制御して、前記Ｘ、Ｙアドレスバッファ１、２の
出力信号がＸアドレスデコーダ６およびコラムデコーダ
９に出力されるようにする。次いで、前記Ｘアドレスデ
コーダ６がＸアドレスをデコーディングしてローデコー
ダ７に出力する。
ローブ信号およびコラムアドレスストローブ信号が入力
されるにつれてマルチプレクサ５とコラム制御部８をそ
れぞれ制御して、前記Ｘ、Ｙアドレスバッファ１、２の
出力信号がＸアドレスデコーダ６およびコラムデコーダ
９に出力されるようにする。次いで、前記Ｘアドレスデ
コーダ６がＸアドレスをデコーディングしてローデコー
ダ７に出力する。
【００１７】そして、前記ローデコーダ７が入力された
信号をデコーディングして前記メモリセルアレイ１０の
ローアドレスを指定する。また、前記コラムデコーダ９
が入力された信号をデコーディングして前記メモリセル
アレイ１０のコラムアドレスを指定する。したがって、
メモリセルアレイ１０が前記ローデコーダ７およびコラ
ムデコーダ９の出力信号に応じて該当アドレスにデータ
をライトするか該当アドレスからデータをリードするこ
とになる。
信号をデコーディングして前記メモリセルアレイ１０の
ローアドレスを指定する。また、前記コラムデコーダ９
が入力された信号をデコーディングして前記メモリセル
アレイ１０のコラムアドレスを指定する。したがって、
メモリセルアレイ１０が前記ローデコーダ７およびコラ
ムデコーダ９の出力信号に応じて該当アドレスにデータ
をライトするか該当アドレスからデータをリードするこ
とになる。
【００１８】一方、前記ＣＢＲデコーダ３は前記ローア
ドレスストローブ信号（ＲＡＳ）およびコラムアドレス
ストローブ信号（ＣＡＳ）が入力されたあと、一定時間
内にアドレスが前記Ｘ、Ｙアドレスバッファ１、２に入
力されなければ、セルフリフレッシュ動作モードとなっ
たことを認知してＳＲモード制御部２０がセルフリフレ
ッシュ動作を開始するようにする。
ドレスストローブ信号（ＲＡＳ）およびコラムアドレス
ストローブ信号（ＣＡＳ）が入力されたあと、一定時間
内にアドレスが前記Ｘ、Ｙアドレスバッファ１、２に入
力されなければ、セルフリフレッシュ動作モードとなっ
たことを認知してＳＲモード制御部２０がセルフリフレ
ッシュ動作を開始するようにする。
【００１９】また、前記ＣＢＲデコーダ３はマルチプレ
クサ５を制御して、前記Ｘアドレスバッファ１から入力
される信号を遮断し、リフレッシュカウンタ４から入力
される信号を選択して出力するようにするとともにコラ
ム制御部８を制御して前記Ｙアドレスバッファ２の信号
がコラムデコーダ９に伝達されないように遮断させる。
クサ５を制御して、前記Ｘアドレスバッファ１から入力
される信号を遮断し、リフレッシュカウンタ４から入力
される信号を選択して出力するようにするとともにコラ
ム制御部８を制御して前記Ｙアドレスバッファ２の信号
がコラムデコーダ９に伝達されないように遮断させる。
【００２０】ＳＲモード制御部２０では、ＣＢＲデコー
ダ３の制御信号の入力を受けたＳＲモード開始信号出力
部２１がセルフリフレッシュ制御部２２およびタイマ２
３を作動させる。そうすると、前記リフレッシュ制御部
２２がセルフリフレッシュ要求（self refresh reques
t：SREQ）信号を基準電圧発生器４０および温度追跡部
３０に出力することになる。基準電圧発生器４０は前記
ＳＲＥＱ信号がハイとなる区間だけで基準電圧を発生す
る。次いで、前記ＳＲＥＱ信号と基準電圧が温度追跡部
３０の温度感知器３１に入力される。
ダ３の制御信号の入力を受けたＳＲモード開始信号出力
部２１がセルフリフレッシュ制御部２２およびタイマ２
３を作動させる。そうすると、前記リフレッシュ制御部
２２がセルフリフレッシュ要求（self refresh reques
t：SREQ）信号を基準電圧発生器４０および温度追跡部
３０に出力することになる。基準電圧発生器４０は前記
ＳＲＥＱ信号がハイとなる区間だけで基準電圧を発生す
る。次いで、前記ＳＲＥＱ信号と基準電圧が温度追跡部
３０の温度感知器３１に入力される。
【００２１】図３は前記基準電圧発生器４０と温度感知
器３１が互いに連結された状態を示す図面で、基準電圧
（Ｖｒｅｆ１〜Ｖｒｅｆ３）を出力する部分が基準電圧
発生器であり、残りの部分が温度感知器３１である。
器３１が互いに連結された状態を示す図面で、基準電圧
（Ｖｒｅｆ１〜Ｖｒｅｆ３）を出力する部分が基準電圧
発生器であり、残りの部分が温度感知器３１である。
【００２２】基準電圧発生器４０は図１に示す特性のよ
うに温度の変化にかかわらずほとんど一定な抵抗値を維
持する物質（temperature-invariant material：TIM)で
作られた複数の抵抗（ＴＩＭ１〜ＴＩＭ４）が所定の電
圧端子Ｖｃ、Ｖｄ間に直列連結され、前記抵抗と抵抗の
接点から前記Ｖｃ、Ｖｄ間の電位差を分周した基準電圧
（Ｖｒｅｆ１〜Ｖｒｅｆ３）をそれぞれ出力する。
うに温度の変化にかかわらずほとんど一定な抵抗値を維
持する物質（temperature-invariant material：TIM)で
作られた複数の抵抗（ＴＩＭ１〜ＴＩＭ４）が所定の電
圧端子Ｖｃ、Ｖｄ間に直列連結され、前記抵抗と抵抗の
接点から前記Ｖｃ、Ｖｄ間の電位差を分周した基準電圧
（Ｖｒｅｆ１〜Ｖｒｅｆ３）をそれぞれ出力する。
【００２３】温度感知器３１は、図１に示す特性のよう
に温度変化によって抵抗値の変化が大きく変わる物質
（temperature-varying material：TVM)で作られた抵抗
とＴＩＭ抵抗が所定の電圧端子Ｖａ、Ｖｂ間に直列連結
されて、前記２つの抵抗の接続点から温度によって変わ
る可変電圧（Ｖｔｖ）が出力される。次いで、前記基準
電圧発生器４０の出力信号である基準電圧（Ｖｒｅｆ１
〜Ｖｒｅｆ３）が温度感知器３１の比較器ＣＰ１〜ＣＰ
３の一側端子にそれぞれ入力されるとともに前記可変電
圧（Ｖｔｖ）が前記比較器ＣＰ１〜ＣＰ３の他側端子に
共通入力される。これにより、比較器ＣＰ１〜ＣＰ３が
入力された基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ３）と可変
電圧（Ｖｔｖ）を比較し、その結果値（ＴＣ１〜ＴＣ
３）を温度制御部３２に出力する。
に温度変化によって抵抗値の変化が大きく変わる物質
（temperature-varying material：TVM)で作られた抵抗
とＴＩＭ抵抗が所定の電圧端子Ｖａ、Ｖｂ間に直列連結
されて、前記２つの抵抗の接続点から温度によって変わ
る可変電圧（Ｖｔｖ）が出力される。次いで、前記基準
電圧発生器４０の出力信号である基準電圧（Ｖｒｅｆ１
〜Ｖｒｅｆ３）が温度感知器３１の比較器ＣＰ１〜ＣＰ
３の一側端子にそれぞれ入力されるとともに前記可変電
圧（Ｖｔｖ）が前記比較器ＣＰ１〜ＣＰ３の他側端子に
共通入力される。これにより、比較器ＣＰ１〜ＣＰ３が
入力された基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ３）と可変
電圧（Ｖｔｖ）を比較し、その結果値（ＴＣ１〜ＴＣ
３）を温度制御部３２に出力する。
【００２４】図４は図３の基準電圧発生器４０および温
度感知器３１のうち、可変電圧（Ｖｔｖ）発生部の一実
施例を示すもので、基準電圧発生器４０はポリシリコン
（poly-silicon）抵抗Ｒ１〜Ｒ４がＴＩＭ抵抗として使
用されて直列の抵抗列を構成する。
度感知器３１のうち、可変電圧（Ｖｔｖ）発生部の一実
施例を示すもので、基準電圧発生器４０はポリシリコン
（poly-silicon）抵抗Ｒ１〜Ｒ４がＴＩＭ抵抗として使
用されて直列の抵抗列を構成する。
【００２５】そして、前記抵抗列の一側がＰＭＯＳトラ
ンジスタＰＭ１を通じて電源端子Ｖｃｃに連結され、前
記抵抗列の他側はやはり直列連結されたＮＭＯＳトラン
ジスタＮＭ１、ＮＭ２を介して接地されている。ここ
で、前記ＰＭＯＳトランジスタＰＭ１のソースは電源端
子Ｖｃｃに連結され、ドレインとゲートが共通接続され
抵抗列の一側に連結される。
ンジスタＰＭ１を通じて電源端子Ｖｃｃに連結され、前
記抵抗列の他側はやはり直列連結されたＮＭＯＳトラン
ジスタＮＭ１、ＮＭ２を介して接地されている。ここ
で、前記ＰＭＯＳトランジスタＰＭ１のソースは電源端
子Ｖｃｃに連結され、ドレインとゲートが共通接続され
抵抗列の一側に連結される。
【００２６】そして、ＮＭＯＳトランジスタＮＭ１のド
レインがゲートと共通接続されて前記抵抗列の他側に連
結され、ソースはＮＭＯＳトランジスタＮＭ２のドレイ
ンに連結される。また、ＮＭＯＳトランジスタＮＭ２の
ソースは接地され、ゲートにはリフレッシュ制御部２２
からのＳＲＥＱ信号が印加される。
レインがゲートと共通接続されて前記抵抗列の他側に連
結され、ソースはＮＭＯＳトランジスタＮＭ２のドレイ
ンに連結される。また、ＮＭＯＳトランジスタＮＭ２の
ソースは接地され、ゲートにはリフレッシュ制御部２２
からのＳＲＥＱ信号が印加される。
【００２７】次いで、可変電圧（Ｖｔｖ）発生部では、
ＴＶＭ抵抗としてエヌウェル（n-well) 抵抗Ｒｎｗが使
用され、ＴＩＭ抵抗としてポリシリコン抵抗ＲＰが使用
され、前記２つの抵抗が所定の電圧端子Ｖａ、Ｖｂ間に
直列連結される。
ＴＶＭ抵抗としてエヌウェル（n-well) 抵抗Ｒｎｗが使
用され、ＴＩＭ抵抗としてポリシリコン抵抗ＲＰが使用
され、前記２つの抵抗が所定の電圧端子Ｖａ、Ｖｂ間に
直列連結される。
【００２８】そして、電圧端子ＶｂがＮＭＯＳトランジ
スタＮＭ３に連結され、前記ＮＭＯＳトランジスタＮＭ
３のゲートにはＳＲＥＱ信号が印加され、ソースは接地
される。また、ポリシリコン抵抗ＲＰとＮＭＯＳトラン
ジスタＮＭ３の接続点が前記ＮＭＯＳトランジスタＮＭ
１のゲート−ドレイン接続点に連結されている。
スタＮＭ３に連結され、前記ＮＭＯＳトランジスタＮＭ
３のゲートにはＳＲＥＱ信号が印加され、ソースは接地
される。また、ポリシリコン抵抗ＲＰとＮＭＯＳトラン
ジスタＮＭ３の接続点が前記ＮＭＯＳトランジスタＮＭ
１のゲート−ドレイン接続点に連結されている。
【００２９】前記のような構成において、基準電圧（Ｖ
ｒｅｆ１〜Ｖｒｅｆ３）がポリシリコン抵抗Ｒ１〜Ｒ４
の各接続点からそれぞれ出力され、可変電圧（Ｖｔｖ）
が前記エヌウェル抵抗Ｒｎｗとポリシリコン抵抗ＲＰの
接続点から出力される。ここで、前記ＭＯＳトランジス
タＰＭ１、ＮＭ１、ＮＭ２は基準電圧発生器４０の抵抗
列両端にかかる電圧を安定にするためのものであり、前
記ＳＲＥＱ信号はＳＲＥＱ信号がハイとなるときだけ前
記抵抗列に電流が流れるようにすることにより、不必要
な電流の消耗を抑制するためのものである。
ｒｅｆ１〜Ｖｒｅｆ３）がポリシリコン抵抗Ｒ１〜Ｒ４
の各接続点からそれぞれ出力され、可変電圧（Ｖｔｖ）
が前記エヌウェル抵抗Ｒｎｗとポリシリコン抵抗ＲＰの
接続点から出力される。ここで、前記ＭＯＳトランジス
タＰＭ１、ＮＭ１、ＮＭ２は基準電圧発生器４０の抵抗
列両端にかかる電圧を安定にするためのものであり、前
記ＳＲＥＱ信号はＳＲＥＱ信号がハイとなるときだけ前
記抵抗列に電流が流れるようにすることにより、不必要
な電流の消耗を抑制するためのものである。
【００３０】そして、前記基準電圧発生器４０および温
度感知器３１の設計にあって使用される抵抗の数は次の
事項を勘案すべきである。すなわち、図４で可変電圧
（Ｖｔｖ）は次の式で表現される。
度感知器３１の設計にあって使用される抵抗の数は次の
事項を勘案すべきである。すなわち、図４で可変電圧
（Ｖｔｖ）は次の式で表現される。
【００３１】 Ｖｔｖ＝（Ｖａ−Ｖｂ）＊Ｒｐ／（Ｒｐ＋Ｒｎｗ） 前記式で、エヌウェルの抵抗値は温度によって可変する
ので、Ｒｎｗ′＝Ｒｎｗ＋Ｄ（Ｒｎｗ）で表示され、こ
こでＤ（Ｒｎｗ）は温度によって変わるエヌウェル抵抗
の変化値である。
ので、Ｒｎｗ′＝Ｒｎｗ＋Ｄ（Ｒｎｗ）で表示され、こ
こでＤ（Ｒｎｗ）は温度によって変わるエヌウェル抵抗
の変化値である。
【００３２】したがって、前記温度変化による可変電圧
（Ｖｔｖ′）は、 Ｖｔｖ′＝（Ｖａ−Ｖｂ）＊Ｒｐ／（Ｒｐ＋Ｒｎ
ｗ′）、Ｒｎｗ′＝Ｒｎｗ＋Ｄ（Ｒｎｗ） Ｖｔｖ′＝Ｖｔｖ＊（Ｒｐ＋Ｒｎｗ）／（Ｒｐ＋Ｒｎｗ
＋Ｄ（Ｒｎｗ））となる。
（Ｖｔｖ′）は、 Ｖｔｖ′＝（Ｖａ−Ｖｂ）＊Ｒｐ／（Ｒｐ＋Ｒｎ
ｗ′）、Ｒｎｗ′＝Ｒｎｗ＋Ｄ（Ｒｎｗ） Ｖｔｖ′＝Ｖｔｖ＊（Ｒｐ＋Ｒｎｗ）／（Ｒｐ＋Ｒｎｗ
＋Ｄ（Ｒｎｗ））となる。
【００３３】したがって、可変電圧の変化量は、Ｄ（Ｖ
ｔｖ）＝Ｖｔｖ−Ｖｔｖ′＝Ｖｔｖ＊Ｄ（Ｒｎｗ）／
（Ｒｐ＋Ｒｎｗ＋Ｄ（Ｒｎｗ））となり、基準電圧（Ｖ
ｒｅｆ）の変化量Ｄ（Ｖｒｅｆ）と可変電圧（Ｖｔｖ）
の変化量Ｄ（Ｖｔｖ）間の関係は次の式で表現される。
ｔｖ）＝Ｖｔｖ−Ｖｔｖ′＝Ｖｔｖ＊Ｄ（Ｒｎｗ）／
（Ｒｐ＋Ｒｎｗ＋Ｄ（Ｒｎｗ））となり、基準電圧（Ｖ
ｒｅｆ）の変化量Ｄ（Ｖｒｅｆ）と可変電圧（Ｖｔｖ）
の変化量Ｄ（Ｖｔｖ）間の関係は次の式で表現される。
【００３４】 Ｄ（Ｖｒｅｆ）＝Ｄ（Ｖｔｖ）／ｎ、ｎ＝２、３等 したがって、前記式でｎは基準電圧発生器４０の抵抗列
に使用される抵抗の数で、前記基準電圧（Ｖｒｅｆ）の
変化量Ｄ（Ｖｒｅｆ）がデバイス的に具現可能な範囲内
で前記ｎ、つまり抵抗の数を決定すべきである。
に使用される抵抗の数で、前記基準電圧（Ｖｒｅｆ）の
変化量Ｄ（Ｖｒｅｆ）がデバイス的に具現可能な範囲内
で前記ｎ、つまり抵抗の数を決定すべきである。
【００３５】図５は温度変化による基準電圧（Ｖｒｅｆ
１〜Ｖｒｅｆ３）と可変電圧（Ｖｔｖ）の関係を示すグ
ラフである。温度が上昇するにつれて可変電圧（Ｖｔ
ｖ）が基準電圧（Ｖｒｅｆ１）と交差する点までの温度
領域をＡＡ、可変電圧（Ｖｔｖ）が基準電圧（Ｖｒｅｆ
１、Ｖｒｅｆ２）と交差する点間の温度領域をＢＢ、可
変電圧（Ｖｔｖ）が基準電圧（Ｖｒｅｆ２、Ｖｒｅｆ
３）と交差する点間の温度領域をＣＣ、そして、可変電
圧（Ｖｔｖ）が基準電圧（Ｖｒｅｆ３）と交差する点以
後の領域をＤＤに区分できる。
１〜Ｖｒｅｆ３）と可変電圧（Ｖｔｖ）の関係を示すグ
ラフである。温度が上昇するにつれて可変電圧（Ｖｔ
ｖ）が基準電圧（Ｖｒｅｆ１）と交差する点までの温度
領域をＡＡ、可変電圧（Ｖｔｖ）が基準電圧（Ｖｒｅｆ
１、Ｖｒｅｆ２）と交差する点間の温度領域をＢＢ、可
変電圧（Ｖｔｖ）が基準電圧（Ｖｒｅｆ２、Ｖｒｅｆ
３）と交差する点間の温度領域をＣＣ、そして、可変電
圧（Ｖｔｖ）が基準電圧（Ｖｒｅｆ３）と交差する点以
後の領域をＤＤに区分できる。
【００３６】ここで、前記温度領域を４つに区分したこ
とは一実施例であり、基準電圧発生器４０で基準電圧が
より多く発生されると温度領域がさらに細分化されるこ
ともできる。
とは一実施例であり、基準電圧発生器４０で基準電圧が
より多く発生されると温度領域がさらに細分化されるこ
ともできる。
【００３７】前記のような温度領域の区分を、図３、図
５および図６に基づいてより詳細に説明すると次のよう
である。
５および図６に基づいてより詳細に説明すると次のよう
である。
【００３８】まず、比較器ＣＰ１〜ＣＰ３の出力信号Ｔ
Ｃ１〜ＴＣ３は基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ３）と
可変電圧（Ｖｔｖ）との比較結果を示すもので、可変電
圧（Ｖｔｖ）が基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ３）よ
り高ければハイ（Ｈ）、それでなければロー（Ｌ）とな
る。
Ｃ１〜ＴＣ３は基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ３）と
可変電圧（Ｖｔｖ）との比較結果を示すもので、可変電
圧（Ｖｔｖ）が基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ３）よ
り高ければハイ（Ｈ）、それでなければロー（Ｌ）とな
る。
【００３９】図５に示すように、前記温度領域ＡＡは可
変電圧（Ｖｔｖ）が３つの基準電圧（Ｖｒｅｆ１〜Ｖｒ
ｅｆ３）より高い区間であるので、比較器ＣＰ１〜ＣＰ
３の出力信号（ＴＣ１〜ＴＣ３）は図６のようにすべて
ハイとなる。
変電圧（Ｖｔｖ）が３つの基準電圧（Ｖｒｅｆ１〜Ｖｒ
ｅｆ３）より高い区間であるので、比較器ＣＰ１〜ＣＰ
３の出力信号（ＴＣ１〜ＴＣ３）は図６のようにすべて
ハイとなる。
【００４０】そして、温度領域ＢＢは可変電圧（Ｖｔ
ｖ）が基準電圧（Ｖｒｅｆ１）よりは低く基準電圧（Ｖ
ｒｅｆ２〜Ｖｒｅｆ３）よりは高い区間であるので、比
較器ＣＰ１の出力信号ＴＣ１はロー（Ｌ）、比較器ＣＰ
２〜ＣＰ３の出力信号（ＴＣ２〜ＴＣ３）はハイ（Ｈ）
となる。
ｖ）が基準電圧（Ｖｒｅｆ１）よりは低く基準電圧（Ｖ
ｒｅｆ２〜Ｖｒｅｆ３）よりは高い区間であるので、比
較器ＣＰ１の出力信号ＴＣ１はロー（Ｌ）、比較器ＣＰ
２〜ＣＰ３の出力信号（ＴＣ２〜ＴＣ３）はハイ（Ｈ）
となる。
【００４１】次いで、前記温度感知器３１の出力信号
（ＴＣ１〜ＴＣ３）が温度制御部３２に入力されると、
図７のように温度制御部３２のアンドゲートＡＤ１がＴ
Ｃ１〜ＴＣ３の信号をアンディングしてＳＷ１の信号を
出力し、アンドゲートＡＤ２はＴＣ１がインバータＩ１
で反転された信号とＴＣ２およびＴＣ３をアンディング
してＳＷ２の信号を出力し、アンドゲートＡＤ３は前記
ＴＣ１、ＴＣ２がインバータＩ１、Ｉ２で反転された信
号とＴＣ３をアンディングしてＳＷ３の信号を出力し、
アンドゲートＡＤ４はＴＣ１〜ＴＣ３がインバータＩ
１、Ｉ２、Ｉ３でそれぞれ反転された信号をアンディン
グしてＳＷ４の信号を出力する。
（ＴＣ１〜ＴＣ３）が温度制御部３２に入力されると、
図７のように温度制御部３２のアンドゲートＡＤ１がＴ
Ｃ１〜ＴＣ３の信号をアンディングしてＳＷ１の信号を
出力し、アンドゲートＡＤ２はＴＣ１がインバータＩ１
で反転された信号とＴＣ２およびＴＣ３をアンディング
してＳＷ２の信号を出力し、アンドゲートＡＤ３は前記
ＴＣ１、ＴＣ２がインバータＩ１、Ｉ２で反転された信
号とＴＣ３をアンディングしてＳＷ３の信号を出力し、
アンドゲートＡＤ４はＴＣ１〜ＴＣ３がインバータＩ
１、Ｉ２、Ｉ３でそれぞれ反転された信号をアンディン
グしてＳＷ４の信号を出力する。
【００４２】次いで、前記アンディングされた信号（Ｓ
Ｗ１〜ＳＷ４）が伝送ゲートＴＲ１〜ＴＲ４の一側に直
接入力され、伝送ゲートＴＲ１〜ＴＲ４の他側にはイン
バータＩ４〜Ｉ７で反転された信号がそれぞれ入力され
て、前記伝送ゲートＴＲ１〜ＴＲ４のスイッチング制御
をする。
Ｗ１〜ＳＷ４）が伝送ゲートＴＲ１〜ＴＲ４の一側に直
接入力され、伝送ゲートＴＲ１〜ＴＲ４の他側にはイン
バータＩ４〜Ｉ７で反転された信号がそれぞれ入力され
て、前記伝送ゲートＴＲ１〜ＴＲ４のスイッチング制御
をする。
【００４３】一方、ＳＲモード制御部２０のタイマ２３
は、図７に示すように、基本周期を発生する基本周期発
生部２５と前記基本周期をカウントするカウンタ部２６
とから構成されている。
は、図７に示すように、基本周期を発生する基本周期発
生部２５と前記基本周期をカウントするカウンタ部２６
とから構成されている。
【００４４】基本周期発生部２５が基本周期を生成して
カウンタ部２６に出力すると、カウンタ部２６の複数の
カウンタＴＤ１〜ＴＤ３が入力された信号をそれぞれカ
ウントして出力する。カウンタ２６が出力する信号のう
ち、出力信号（Ｔ１）は基本周期発生部２５の基本周期
がそのまま出力されるものであり、出力信号（Ｔ２）は
前記基本周期発生部２５の基本周期がカウンタＴＤ１で
カウントされた値（Ｔ２＝Ｔ１＊２1 ）であり、出力信
号（Ｔ３）は前記基本周期発生部２５の基本周期がカウ
ンタＴＤ２でカウントされた値（Ｔ３＝Ｔ２＊２1 ＝Ｔ
１＊２2 ）である。
カウンタ部２６に出力すると、カウンタ部２６の複数の
カウンタＴＤ１〜ＴＤ３が入力された信号をそれぞれカ
ウントして出力する。カウンタ２６が出力する信号のう
ち、出力信号（Ｔ１）は基本周期発生部２５の基本周期
がそのまま出力されるものであり、出力信号（Ｔ２）は
前記基本周期発生部２５の基本周期がカウンタＴＤ１で
カウントされた値（Ｔ２＝Ｔ１＊２1 ）であり、出力信
号（Ｔ３）は前記基本周期発生部２５の基本周期がカウ
ンタＴＤ２でカウントされた値（Ｔ３＝Ｔ２＊２1 ＝Ｔ
１＊２2 ）である。
【００４５】これにより、前記カウンタ部２６のカウン
タＴＤ１〜ＴＤ３は先端から入力される信号を２の乗数
倍にそれぞれ分周して出力する。このように出力された
カウンタ部２６の出力信号が前記伝送ゲートＴＲ１〜Ｔ
Ｒ４に供給され、伝送ゲートＴＲ１〜ＴＲ４では前記カ
ウンタ部２６の出力信号（Ｔ１〜Ｔ４）のうち、前記ア
ンドゲートＡＤ１〜ＡＤ４のスイッチング制御信号ＳＷ
１〜ＳＷ４の制御により適切な信号が選択されて分周器
２４に出力される。
タＴＤ１〜ＴＤ３は先端から入力される信号を２の乗数
倍にそれぞれ分周して出力する。このように出力された
カウンタ部２６の出力信号が前記伝送ゲートＴＲ１〜Ｔ
Ｒ４に供給され、伝送ゲートＴＲ１〜ＴＲ４では前記カ
ウンタ部２６の出力信号（Ｔ１〜Ｔ４）のうち、前記ア
ンドゲートＡＤ１〜ＡＤ４のスイッチング制御信号ＳＷ
１〜ＳＷ４の制御により適切な信号が選択されて分周器
２４に出力される。
【００４６】仮に、温度領域がＡＡである場合は、比較
器ＣＰ１〜ＣＰ３の出力信号（ＴＣ１〜ＴＣ３）がすべ
てハイ（Ｈ）であるので、温度制御部３２のアンドゲー
トＡＤ１の出力信号であるＳＷ１のみがハイとなり残り
はすべてローとなって、伝送ゲートＴＲ４がオンとな
る。
器ＣＰ１〜ＣＰ３の出力信号（ＴＣ１〜ＴＣ３）がすべ
てハイ（Ｈ）であるので、温度制御部３２のアンドゲー
トＡＤ１の出力信号であるＳＷ１のみがハイとなり残り
はすべてローとなって、伝送ゲートＴＲ４がオンとな
る。
【００４７】これにより、伝送ゲートＴＲ４がカウンタ
部２６のカウンタＴＤ３の出力信号（Ｔ４）を通過させ
ることになる。したがって、温度領域がＡＡである場合
は、図８のＴａ区間のようなレベルに分周された信号が
出力される。
部２６のカウンタＴＤ３の出力信号（Ｔ４）を通過させ
ることになる。したがって、温度領域がＡＡである場合
は、図８のＴａ区間のようなレベルに分周された信号が
出力される。
【００４８】そして、温度領域がＤＤである場合は、比
較器ＣＰ１〜ＣＰ３の出力信号（ＴＣ１〜ＴＣ３）がす
べてロー（Ｌ）であるので、温度制御部３２のアンドゲ
ートＡＤ４の出力信号（ＳＷ４）のみがハイとなり、残
りはすべてローとなって、伝送ゲートＴＲ１がオンとな
る。これにより、伝送ゲートＴＲ１がカウンタ部２６の
出力信号Ｔ１を通過させることになる。
較器ＣＰ１〜ＣＰ３の出力信号（ＴＣ１〜ＴＣ３）がす
べてロー（Ｌ）であるので、温度制御部３２のアンドゲ
ートＡＤ４の出力信号（ＳＷ４）のみがハイとなり、残
りはすべてローとなって、伝送ゲートＴＲ１がオンとな
る。これにより、伝送ゲートＴＲ１がカウンタ部２６の
出力信号Ｔ１を通過させることになる。
【００４９】したがって、温度領域がＤＤである場合
は、図１１のＴｄ区間のようなレベルに分周された信号
が出力される。
は、図１１のＴｄ区間のようなレベルに分周された信号
が出力される。
【００５０】続けて、分周器２４が前記温度制御部３２
の伝送ゲートＴＲ１〜ＴＲ４から入力される信号を受
け、適切な時、分周タイミング信号（θT ）を生成して
リフレッシュカウンタ４に出力する。これにより、リフ
レッシュカウンタ４が前記時分周タイミング信号
（θT ）をカウントして出力することにより、メモリセ
ルアレイ１０でセルフリフレッシュ動作が遂行される。
の伝送ゲートＴＲ１〜ＴＲ４から入力される信号を受
け、適切な時、分周タイミング信号（θT ）を生成して
リフレッシュカウンタ４に出力する。これにより、リフ
レッシュカウンタ４が前記時分周タイミング信号
（θT ）をカウントして出力することにより、メモリセ
ルアレイ１０でセルフリフレッシュ動作が遂行される。
【００５１】図９は図７のタイマ２３のさらに他の実施
例で、図７のカウンタ部２６で分周されて出力される信
号（Ｔ１〜Ｔ４）は既に説明したように２の乗数倍に分
周された。しかし、図９のタイマ２３では、変換部２７
がカウンタ部２６に追加連結されることにより、タイマ
２３の出力信号が２の乗数倍でない２のｎ倍となる。
例で、図７のカウンタ部２６で分周されて出力される信
号（Ｔ１〜Ｔ４）は既に説明したように２の乗数倍に分
周された。しかし、図９のタイマ２３では、変換部２７
がカウンタ部２６に追加連結されることにより、タイマ
２３の出力信号が２の乗数倍でない２のｎ倍となる。
【００５２】前記カウンタ部２６の出力信号（Ｔ１〜Ｔ
４）が変換部２７に入力されると、変換部２７が前記２
の乗数倍にそれぞれ分周されて入力された信号（Ｔ１〜
Ｔ４）を２のｎ倍、つまり比例倍数にそれぞれ変換し、
その変換された信号（Ｔ１′〜Ｔ４′）を出力すること
になる。
４）が変換部２７に入力されると、変換部２７が前記２
の乗数倍にそれぞれ分周されて入力された信号（Ｔ１〜
Ｔ４）を２のｎ倍、つまり比例倍数にそれぞれ変換し、
その変換された信号（Ｔ１′〜Ｔ４′）を出力すること
になる。
【００５３】したがって、温度変化によって分周されて
出力される信号は温度領域によるセルフリフレッシュ動
作周期の変化幅が図８に示すセルフリフレッシュ動作周
期の変化幅より一層一定になる。
出力される信号は温度領域によるセルフリフレッシュ動
作周期の変化幅が図８に示すセルフリフレッシュ動作周
期の変化幅より一層一定になる。
【００５４】
【発明の効果】以上詳細に説明したように、本発明は、
温度感知装置をメモリ素子の内部に接地し、感知される
温度の領域を複数に区分することにより、メモリセルア
レイの温度変化をより正確に感知してセルフリフレッシ
ュ動作の周期を調節し得る効果がある。また、１つのタ
イマが複数のセルフリフレッシュ動作周期を生成するよ
うにしてチップの面積を減らす効果がある。
温度感知装置をメモリ素子の内部に接地し、感知される
温度の領域を複数に区分することにより、メモリセルア
レイの温度変化をより正確に感知してセルフリフレッシ
ュ動作の周期を調節し得る効果がある。また、１つのタ
イマが複数のセルフリフレッシュ動作周期を生成するよ
うにしてチップの面積を減らす効果がある。
【図１】温度変化によるＴＩＭとＴＶＭの抵抗値の変化
を示す図面である。
を示す図面である。
【図２】本発明によるメモリセルアレイのセルフリフレ
ッシュ動作を説明するための図面である。
ッシュ動作を説明するための図面である。
【図３】基準電圧発生器と温度感知器が連結された状態
を示す図面である。
を示す図面である。
【図４】図３の一実施例を示す図面である。
【図５】温度変化による可変電圧と基準電圧との関係を
示す図面である。
示す図面である。
【図６】温度変化による比較器の出力信号とそれによる
温度領域の区分を示す図面である。
温度領域の区分を示す図面である。
【図７】タイマ、温度制御部および分周器が連結された
状態を詳細に示す図面である。
状態を詳細に示す図面である。
【図８】メモリセルアレイのデータホールドタイムと本
発明による温度により可変するセルフリフレッシュ動作
周期を示す図面である。
発明による温度により可変するセルフリフレッシュ動作
周期を示す図面である。
【図９】タイマの他の実施例を示す図面である。
【図１０】温度変化によるデータホールドタイムと従来
技術によるセルフリフレッシュ動作周期との関係を示す
図面である。
技術によるセルフリフレッシュ動作周期との関係を示す
図面である。
【図１１】温度変化によるデータホールドタイムと理想
的なセルフリフレッシュ動作周期との関係を示す図面で
ある。
的なセルフリフレッシュ動作周期との関係を示す図面で
ある。
１ Ｘアドレスバッファ ２ Ｙアドレスバッファ ３ ＣＢＲデコーダ ４ リフレッシュカウンタ ５ マルチプレクサ ６ Ｘアドレスデコーダ ７ ローデコーダ ８ コラム制御部 ９ コラムデコーダ １０ メモリセルアレイ ２０ ＳＲモード制御部 ２１ ＳＲモード開始信号出力部 ２２ リフレッシュ制御部 ２３ タイマ ２４ 分周器 ２５ 基本周期発生部 ２６ カウンタ部 ２７ 変換部 ３０ 温度追跡部 ３１ 温度感知器 ３２ 温度制御部 ４０ 基準電圧発生器 ＣＰ１〜ＣＰ３ 比較器 Ｉ１〜Ｉ７ インバータ ＰＭ１ ＰＭＯＳトランジスタ ＮＭ１、ＮＭ２、ＮＭ３ ＮＭＯＳトランジスタ ＴＲ１〜ＴＲ４ 伝送ゲート
Claims (17)
- 【請求項１】 複数のメモリセルとそのアドレスを入力
する複数のアドレスバッファおよびデコーダで構成され
るメモリセルアレイの制御回路において、 ローアドレスストローブ信号とコラムアドレスストロー
ブ信号の状態に応じてセルフリフレッシュ動作を制御す
るセルフリフレッシュモード制御部と、 チップ内部の温度変化にかかわらずほとんど一定な電圧
を維持する複数の基準電圧を生成する基準電圧発生手段
と、 チップ内部の温度変化による可変電圧を生成しその生成
された可変電圧と前記基準電圧とが比較された値に応じ
て適切なセルフリフレッシュ動作周期を選択する温度追
跡手段とを含むことを特徴とするメモリセルアレイのセ
ルフリフレッシュ制御回路。 - 【請求項２】 前記セルフリフレッシュモード制御部
は、 ローアドレスストローブ信号とコラムアドレスストロー
ブ信号が一定時間以上第１状態になるにつれてセルフリ
フレッシュ動作が開始されるようにするセルフリフレッ
シュモード開始信号出力部と、 前記セルフリフレッシュモード開始信号出力部の開始信
号に応じて複数のセルフリフレッシュ動作周期を発生す
るタイマと、 前記セルフリフレッシュモード開始信号に応じてセルフ
リフレッシュ要求信号を出力しアドレスバッファを制御
してアドレス信号が遮断されるようにするリフレッシュ
制御部と、 前記温度追跡手段で選択された信号の入力を受けてセル
フリフレッシュモードの動作周期を出力する分周器とを
含むことを特徴とする請求項１記載のメモリセルアレイ
のセルフリフレッシュ制御回路。 - 【請求項３】 前記タイマは、 基本周期を出力する基本周期発生部と、 前記基本周期発生部から入力された基本周期を複数に分
周して出力するカウンタ部とを含むことを特徴とする請
求項２記載のメモリセルアレイのセルフリフレッシュ制
御回路。 - 【請求項４】 前記カウンタ部では、前記基本周期発生
部から入力される基本周期が直列連結された複数のカウ
ンタに入力されるにつれて前記複数のカウンタが先端か
ら入力される信号を２の２乗にそれぞれ分周したあと、
前記基本周期および２の２乗にそれぞれ分周された複数
の信号を出力することを特徴とする請求項３記載のメモ
リセルアレイのセルフリフレッシュ制御回路。 - 【請求項５】 前記タイマは、前記カウンタ部で分周さ
れた複数の信号の入力を受け、前記分周された複数の信
号が比例倍数の関係となるように変換して出力する変換
部をさらに備えることを特徴とする請求項３記載のメモ
リセルアレイのセルフリフレッシュ制御回路。 - 【請求項６】 前記追跡手段は、 温度変化による可変電圧を生成する温度感知器と、 前記基準電圧発生手段から入力される基準電圧と前記温
度感知器から入力される可変電圧とを比較する複数の比
較器と、 前記複数の比較器の出力信号が論理組合せされるにつれ
て前記タイマで複数に分周されて入力される信号のうち
１つを選択して出力する温度制御部とを含むことを特徴
とする請求項１記載のメモリセルアレイのセルフリフレ
ッシュ制御回路。 - 【請求項７】 前記温度感知器は、メモリセル内部の複
数所に設置されて、それらにより感知された温度の平均
値を出力するように構成されることを特徴とする請求項
６記載のメモリセルアレイのセルフリフレッシュ制御回
路。 - 【請求項８】 前記基準電圧発生手段は、温度の変化に
よる抵抗値の変化がほとんどない素子で作られた複数の
抵抗が直列に抵抗列を形成して所定の電圧端子間に連結
され、前記抵抗と抵抗の各接続点で前記所定の電圧端子
間の電位差が分圧されて基準電圧として出力されるよう
にすることを特徴とする請求項１記載のメモリセルアレ
イのセルフリフレッシュ制御回路。 - 【請求項９】 前記温度変化による抵抗値の変化がほと
んどない素子で作られた抵抗はポリシリコン抵抗である
ことを特徴とする請求項８記載のメモリセルアレイのセ
ルフリフレッシュ制御回路。 - 【請求項１０】 前記基準電圧感知手段は、前記抵抗列
の一側にＰＭＯＳトランジスタが接続されて電源電圧に
連結され、前記抵抗列の他側には第１ＮＭＯＳが接続さ
れて接地されることにより、前記抵抗列の両端にかかる
電圧を安定に維持することを特徴とする請求項８記載の
メモリセルアレイのセルフリフレッシュ制御回路。 - 【請求項１１】 前記第１ＮＭＯＳと接地間に第２ＮＭ
ＯＳが接続され、第２ＮＭＯＳのゲートにセルフリフレ
ッシュ要求信号が印加されるようにして、前記セルフリ
フレッシュ信号がハイであるときだけ前記基準電圧が出
力されるようにすることにより電流の消耗を抑制するよ
うにすることを特徴とする請求項１０記載のメモリセル
アレイのセルフリフレッシュ制御回路。 - 【請求項１２】 前記温度感知手段は、温度変化による
抵抗値の変化が大きい物質で作られた抵抗と温度変化に
よる抵抗値の変化がほとんどない物質で作られた抵抗と
が所定の電圧端子間に直列連結され、前記抵抗と抵抗の
接続点で前記所定の電圧端子間の電位差が分圧されて可
変電圧が出力されることを特徴とする請求項６記載のメ
モリセルアレイのセルフリフレッシュ制御回路。 - 【請求項１３】 前記温度変化による抵抗値の変化が大
きい物質で作られた抵抗はエヌウェル抵抗であることを
特徴とする請求項１２記載のメモリセルアレイのセルフ
リフレッシュ制御回路。 - 【請求項１４】 前記温度変化による抵抗値の変化がほ
とんどない物質で作られた抵抗はポリシリコン抵抗であ
ることを特徴とする請求項１２記載のメモリセルアレイ
のセルフリフレッシュ制御回路。 - 【請求項１５】 前記温度変化による抵抗値の変化がほ
とんどない物質で作られた抵抗に接続された電圧端子は
前記第１ＮＭＯＳのドレインに接続されるとともに第３
ＮＭＯＳを介して接地され、前記第３ＮＭＯＳのゲート
にセルフリフレッシュ要求信号が印加されるつれてセル
フリフレッシュ要求信号がハイであるときだけ前記可変
電圧が出力されるようにすることにより、電流の消耗を
抑制することを特徴とする請求項１２記載のメモリセル
アレイのセルフリフレッシュ制御回路。 - 【請求項１６】 前記温度制御部は、 比較器がｎ数で構成されている場合、第１〜第ｎ比較器
の出力信号をアンディングする第１アンドゲートと、 第２〜第ｎ比較器の出力信号と反転された第１比較器の
出力信号をアンディングする第２アンドゲートと、 第３〜第ｎ比較器の出力信号と反転された第１、第２比
較器の出力信号をアンディングする第３アンドゲート
と、 前記第３アンドゲートと同じ方法で第１〜第ｎ比較器の
出力信号をアンディングする第４〜第ｎゲートと、 反転された第１〜第ｎ比較器の出力信号をアンディング
する第ｎ＋１アンドゲートと、 前記第１〜第ｎ＋１アンドゲートの出力信号に応じて前
記カウンタ部の出力信号を選択して出力するｎ＋１数の
伝送ゲートとから構成されることを特徴とする請求項６
記載のメモリセルアレイのセルフリフレッシュ制御回
路。 - 【請求項１７】 前記複数のカウンタは区分された温度
領域の数によって決定されるように構成されることを特
徴とする請求項４記載のメモリセルアレイのセルフリフ
レッシュ制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940008459A KR0129197B1 (ko) | 1994-04-21 | 1994-04-21 | 메모리셀어레이의 리플레쉬 제어회로 |
| KR94P8459 | 1994-04-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07296582A true JPH07296582A (ja) | 1995-11-10 |
Family
ID=19381474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7019414A Pending JPH07296582A (ja) | 1994-04-21 | 1995-02-07 | メモリセルアレイのセルフリフレッシュ制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5532968A (ja) |
| JP (1) | JPH07296582A (ja) |
| KR (1) | KR0129197B1 (ja) |
| DE (1) | DE19502557C2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079158A (ja) * | 2002-08-09 | 2004-03-11 | Samsung Electronics Co Ltd | 温度感知器及び偏移温度検出方法 |
| JP2004294117A (ja) * | 2003-03-25 | 2004-10-21 | Sony Corp | 温度検出回路および記憶装置 |
| WO2004095465A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
| JP2005196934A (ja) * | 2003-12-29 | 2005-07-21 | Hynix Semiconductor Inc | 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 |
| KR100541824B1 (ko) * | 2003-10-06 | 2006-01-10 | 삼성전자주식회사 | 반도체 집적회로에 채용하기 적합한 온도감지 회로 |
| JP2006040527A (ja) * | 2004-07-29 | 2006-02-09 | Samsung Electronics Co Ltd | セルフリフレッシュ周期制御回路 |
| JP2006236398A (ja) * | 2005-02-22 | 2006-09-07 | Fujitsu Ltd | 半導体記憶装置 |
| KR100665883B1 (ko) * | 2005-01-10 | 2007-01-09 | 한국전기연구원 | 자체 신호를 이용한 전력반도체의 온도검지회로 |
| JP2007225477A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 温度検出回路、及び、半導体装置 |
| KR100806608B1 (ko) * | 2006-11-02 | 2008-02-25 | 주식회사 하이닉스반도체 | 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치 |
| JP2008083021A (ja) * | 2006-09-28 | 2008-04-10 | Hynix Semiconductor Inc | 温度情報出力装置 |
| JPWO2005124785A1 (ja) * | 2004-06-18 | 2008-04-17 | 富士通株式会社 | 半導体装置の温度検出器および半導体記憶装置 |
| JP2008117507A (ja) * | 2006-11-02 | 2008-05-22 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置 |
| US7956670B2 (en) | 2008-07-18 | 2011-06-07 | Samsung Electronics Co., Ltd. | Temperature sensing device and electric device including the same |
| JP2022119738A (ja) * | 2021-02-04 | 2022-08-17 | ▲ゆぃ▼創科技股▲ふん▼有限公司 | 長い保持時間を有する動的メモリ |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0172234B1 (ko) * | 1995-03-24 | 1999-03-30 | 김주용 | 셀프 리프레쉬 주기 조절장치 |
| JP3311260B2 (ja) * | 1996-12-17 | 2002-08-05 | 富士通株式会社 | 半導体装置及び半導体記憶装置 |
| US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
| US6216233B1 (en) * | 1997-02-12 | 2001-04-10 | Intel Corporation | Maintaining a memory while in a power management mode |
| US6260149B1 (en) | 1997-02-12 | 2001-07-10 | Intel Corporation | Method and apparatus for logic and power isolation during power management |
| KR100248355B1 (ko) * | 1997-04-09 | 2000-03-15 | 김영환 | 반도체 메모리 소자의 가변 비교전압 발생장치 |
| US6075744A (en) * | 1997-10-10 | 2000-06-13 | Rambus Inc. | Dram core refresh with reduced spike current |
| KR100490297B1 (ko) * | 1997-12-29 | 2005-08-18 | 주식회사 하이닉스반도체 | 기준전압발생회로 |
| KR100313495B1 (ko) * | 1998-05-13 | 2001-12-12 | 김영환 | 반도체메모리장치의동작모드결정회로 |
| KR100298432B1 (ko) * | 1998-05-19 | 2001-08-07 | 김영환 | 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법 |
| JPH11345486A (ja) * | 1998-06-01 | 1999-12-14 | Mitsubishi Electric Corp | セルフ・リフレッシュ制御回路を備えたｄｒａｍおよびシステムｌｓｉ |
| KR100378690B1 (ko) | 1998-07-21 | 2003-06-12 | 주식회사 하이닉스반도체 | 대기전류를감소시킨반도체메모리용고전원발생장치 |
| JP3871853B2 (ja) * | 2000-05-26 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置及びその動作方法 |
| KR100413761B1 (ko) * | 2001-05-31 | 2003-12-31 | 삼성전자주식회사 | 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법 |
| US6438057B1 (en) * | 2001-07-06 | 2002-08-20 | Infineon Technologies Ag | DRAM refresh timing adjustment device, system and method |
| JP4392740B2 (ja) * | 2001-08-30 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体記憶回路 |
| JP2003132676A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| DE10163306A1 (de) * | 2001-12-21 | 2003-04-03 | Infineon Technologies Ag | Dynamischer Speicher mit programmierbarer Auffrischfrequenz |
| DE10206367C2 (de) | 2002-02-15 | 2003-12-11 | Infineon Technologies Ag | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers |
| DE10214102B4 (de) * | 2002-03-28 | 2007-08-09 | Infineon Technologies Ag | Digitale Begrenzung der Selfrefreshfrequenz für temperaturabhängige Selfrefreshoszillatoren |
| KR100520580B1 (ko) * | 2002-07-16 | 2005-10-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| DE10317364B4 (de) * | 2003-04-15 | 2005-04-21 | Infineon Technologies Ag | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen |
| KR100532448B1 (ko) | 2003-07-12 | 2005-11-30 | 삼성전자주식회사 | 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법 |
| US7027343B2 (en) * | 2003-09-22 | 2006-04-11 | Micron Technology | Method and apparatus for controlling refresh operations in a dynamic memory device |
| DE102004005667B4 (de) * | 2004-02-05 | 2006-02-09 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb |
| DE102004041908A1 (de) * | 2004-08-30 | 2006-03-09 | Infineon Technologies Ag | Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und Halbleiterspeichervorrichtung |
| US7127368B2 (en) * | 2004-11-19 | 2006-10-24 | Stmicroelectronics Asia Pacific Pte. Ltd. | On-chip temperature sensor for low voltage operation |
| US7206244B2 (en) * | 2004-12-01 | 2007-04-17 | Freescale Semiconductor, Inc. | Temperature based DRAM refresh |
| KR100691489B1 (ko) * | 2005-03-31 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법 |
| KR100702124B1 (ko) * | 2005-04-01 | 2007-03-30 | 주식회사 하이닉스반도체 | 내부전압 공급회로 |
| US7471583B2 (en) | 2005-09-29 | 2008-12-30 | Hynix Semiconductor Inc. | Memory device with self refresh cycle control function |
| KR100799102B1 (ko) * | 2005-09-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치 |
| KR100654003B1 (ko) * | 2005-11-29 | 2006-12-06 | 주식회사 하이닉스반도체 | 반도체 장치의 셀프 리프레쉬 주기 측정회로 |
| KR100791918B1 (ko) * | 2006-05-08 | 2008-01-04 | 삼성전자주식회사 | 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법 |
| KR100803352B1 (ko) * | 2006-06-12 | 2008-02-14 | 주식회사 하이닉스반도체 | 반도체 메모리의 리프레쉬 제어장치 및 방법 |
| DE102006056560A1 (de) * | 2006-11-30 | 2008-06-05 | Qimonda Ag | Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement |
| KR100856060B1 (ko) * | 2007-04-06 | 2008-09-02 | 주식회사 하이닉스반도체 | 반도체메모리소자의 내부리프레쉬신호 생성장치 |
| US7975170B2 (en) * | 2007-06-15 | 2011-07-05 | Qimonda Ag | Memory refresh system and method |
| KR101541706B1 (ko) * | 2009-01-19 | 2015-08-05 | 삼성전자주식회사 | 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치 |
| JP2015032325A (ja) | 2013-07-31 | 2015-02-16 | マイクロン テクノロジー， インク． | 半導体装置 |
| JP6709825B2 (ja) * | 2018-06-14 | 2020-06-17 | 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． | Ｄｒａｍ及びその操作方法 |
| US11435811B2 (en) | 2019-12-09 | 2022-09-06 | Micron Technology, Inc. | Memory device sensors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49120552A (ja) * | 1973-03-16 | 1974-11-18 | ||
| JPS6157097A (ja) * | 1984-08-27 | 1986-03-22 | Nec Corp | ダイナミツク半導体メモリ |
| JPH03207084A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | ダイナミック型半導体メモリ |
| JPH04313888A (ja) * | 1991-04-11 | 1992-11-05 | Nec Corp | ダイナミック型半導体メモリ装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121197A (ja) * | 1986-11-07 | 1988-05-25 | Fujitsu Ltd | 半導体記憶装置 |
| JPH01267896A (ja) * | 1988-04-19 | 1989-10-25 | Toshiba Corp | 半導体メモリ |
| JP2617779B2 (ja) * | 1988-08-31 | 1997-06-04 | 三菱電機株式会社 | 半導体メモリ装置 |
| US5278796A (en) * | 1991-04-12 | 1994-01-11 | Micron Technology, Inc. | Temperature-dependent DRAM refresh circuit |
| US5375093A (en) * | 1992-01-21 | 1994-12-20 | Matsushita Electric Industrial Co., Ltd. | Temperature detecting circuit and dynamic random access memory device |
| US5406522A (en) * | 1992-01-31 | 1995-04-11 | Hirano; Hiroshige | Dynamic random access memory device and inspection method thereof |
| JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| JPH07153266A (ja) * | 1993-11-26 | 1995-06-16 | Mitsubishi Electric Corp | Ｄｒａｍ制御回路 |
-
1994
- 1994-04-21 KR KR1019940008459A patent/KR0129197B1/ko not_active Expired - Fee Related
-
1995
- 1995-01-27 DE DE19502557A patent/DE19502557C2/de not_active Expired - Fee Related
- 1995-02-07 JP JP7019414A patent/JPH07296582A/ja active Pending
- 1995-02-22 US US08/392,444 patent/US5532968A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49120552A (ja) * | 1973-03-16 | 1974-11-18 | ||
| JPS6157097A (ja) * | 1984-08-27 | 1986-03-22 | Nec Corp | ダイナミツク半導体メモリ |
| JPH03207084A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | ダイナミック型半導体メモリ |
| JPH04313888A (ja) * | 1991-04-11 | 1992-11-05 | Nec Corp | ダイナミック型半導体メモリ装置 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475736B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법 |
| JP2004079158A (ja) * | 2002-08-09 | 2004-03-11 | Samsung Electronics Co Ltd | 温度感知器及び偏移温度検出方法 |
| JP2004294117A (ja) * | 2003-03-25 | 2004-10-21 | Sony Corp | 温度検出回路および記憶装置 |
| US8238188B2 (en) | 2003-04-23 | 2012-08-07 | Fujitsu Semiconductor Limited | Semiconductor memory device changing refresh interval depending on temperature |
| WO2004095465A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
| US7453754B2 (en) | 2003-04-23 | 2008-11-18 | Fujitsu Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US8867293B2 (en) | 2003-04-23 | 2014-10-21 | Fujitsu Semiconductor Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US7916568B2 (en) | 2003-04-23 | 2011-03-29 | Fujitsu Semiconductor Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US7196956B2 (en) | 2003-04-23 | 2007-03-27 | Fujitsu Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US8472275B2 (en) | 2003-04-23 | 2013-06-25 | Fujitsu Semiconductor Limited | Semiconductor memory device changing refresh interval depending on temperature |
| KR100541824B1 (ko) * | 2003-10-06 | 2006-01-10 | 삼성전자주식회사 | 반도체 집적회로에 채용하기 적합한 온도감지 회로 |
| US8520450B2 (en) | 2003-12-29 | 2013-08-27 | Hynix Semiconductor Inc. | Semiconductor memory device with optimum refresh cycle according to temperature variation |
| US7990776B2 (en) | 2003-12-29 | 2011-08-02 | Hynix Semiconductor Inc. | Semiconductor memory device with optimum refresh cycle according to temperature variation |
| JP2005196934A (ja) * | 2003-12-29 | 2005-07-21 | Hynix Semiconductor Inc | 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 |
| JPWO2005124785A1 (ja) * | 2004-06-18 | 2008-04-17 | 富士通株式会社 | 半導体装置の温度検出器および半導体記憶装置 |
| JP4603537B2 (ja) * | 2004-06-18 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置の温度検出器および半導体記憶装置 |
| JP2006040527A (ja) * | 2004-07-29 | 2006-02-09 | Samsung Electronics Co Ltd | セルフリフレッシュ周期制御回路 |
| KR100665883B1 (ko) * | 2005-01-10 | 2007-01-09 | 한국전기연구원 | 자체 신호를 이용한 전력반도체의 온도검지회로 |
| JP2006236398A (ja) * | 2005-02-22 | 2006-09-07 | Fujitsu Ltd | 半導体記憶装置 |
| JP2007225477A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 温度検出回路、及び、半導体装置 |
| JP2008083021A (ja) * | 2006-09-28 | 2008-04-10 | Hynix Semiconductor Inc | 温度情報出力装置 |
| US7508332B2 (en) | 2006-11-02 | 2009-03-24 | Hynix Semiconductor Inc. | On die thermal sensor having analog-to-digital converter for use in semiconductor memory device |
| JP2008117507A (ja) * | 2006-11-02 | 2008-05-22 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置 |
| KR100806608B1 (ko) * | 2006-11-02 | 2008-02-25 | 주식회사 하이닉스반도체 | 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치 |
| US7956670B2 (en) | 2008-07-18 | 2011-06-07 | Samsung Electronics Co., Ltd. | Temperature sensing device and electric device including the same |
| JP2022119738A (ja) * | 2021-02-04 | 2022-08-17 | ▲ゆぃ▼創科技股▲ふん▼有限公司 | 長い保持時間を有する動的メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950030155A (ko) | 1995-11-24 |
| KR0129197B1 (ko) | 1998-10-01 |
| US5532968A (en) | 1996-07-02 |
| DE19502557A1 (de) | 1995-10-26 |
| DE19502557C2 (de) | 2001-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07296582A (ja) | メモリセルアレイのセルフリフレッシュ制御回路 | |
| US5495452A (en) | Circuit for controlling a self-refresh period in a semiconductor memory device | |
| US5774404A (en) | Semiconductor memory having self-refresh function | |
| US5652729A (en) | Semiconductor integrated circuit apparatus and method of adjusting refresh timer cycle | |
| US6134171A (en) | Semiconductor integrated circuit device having hierarchical power source arrangement | |
| US5539703A (en) | Dynamic memory device including apparatus for controlling refresh cycle time | |
| US5867438A (en) | DRAM with reduced electric power consumption | |
| US5680359A (en) | Self-refresh period adjustment circuit for semiconductor memory device | |
| US7266031B2 (en) | Internal voltage generator with temperature control | |
| US6731558B2 (en) | Semiconductor device | |
| US8005641B2 (en) | Temperature sensing circuit with hysteresis and time delay | |
| US5499214A (en) | Oscillator circuit generating a clock signal having a temperature dependent cycle and a semiconductor memory device including the same | |
| US6281760B1 (en) | On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory | |
| US6856566B2 (en) | Timer circuit and semiconductor memory incorporating the timer circuit | |
| US5545977A (en) | Reference potential generating circuit and semiconductor integrated circuit arrangement using the same | |
| US20050041506A1 (en) | System and method for performing partial array self-refresh operation in a semiconductor memory device | |
| JP3726753B2 (ja) | 不揮発性半導体記憶装置の昇圧回路 | |
| WO1994028553A1 (en) | Method and apparatus for implementing refresh in a synchronous dram system | |
| US6219292B1 (en) | Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method | |
| US7038967B2 (en) | Semiconductor apparatus capable of performing refresh control | |
| JPH04344387A (ja) | 素子温度に応じたリフレッシュ動作を実行するためのリフレッシュ要請信号発生装置を用いた半導体メモリー装置 | |
| US6992534B2 (en) | Circuits and methods of temperature compensation for refresh oscillator | |
| US7610165B2 (en) | Semiconductor memory device having on die thermal sensor | |
| JP3359618B2 (ja) | 遅延時間補正機能を備えた半導体集積回路及び電源回路 | |
| US5936479A (en) | Supply voltage insensitive charge/discharge type oscillator and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |