JPH07297294A - 高電圧のｐチャネル金属酸化物半導体デバイスの製造方法及び高電圧のｐチャネル金属酸化物半導体デバイス - Google Patents

高電圧のｐチャネル金属酸化物半導体デバイスの製造方法及び高電圧のｐチャネル金属酸化物半導体デバイス

Info

Publication number
JPH07297294A
JPH07297294A JP7120339A JP12033995A JPH07297294A JP H07297294 A JPH07297294 A JP H07297294A JP 7120339 A JP7120339 A JP 7120339A JP 12033995 A JP12033995 A JP 12033995A JP H07297294 A JPH07297294 A JP H07297294A
Authority
JP
Japan
Prior art keywords
drift region
pmos
tank
high voltage
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7120339A
Other languages
English (en)
Inventor
Chia-Cu P Mei
− ク ピーター メイ チア
Satwinder Malhi
マルヒ サットウィンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH07297294A publication Critical patent/JPH07297294A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 低オン抵抗の高電圧ＰＭＯＳデバイス及びそ
の製造方法を提供する。 【構成】 半導体基板（１０）にほう素のある不純物濃
度を形成し、縁部（４８）を有する高電圧のドリフト領
域ｐタンク（４１）と、前記縁部（４８）に隣接するｎ
型のチャネル領域（４９）と、前記ドリフト領域ｐタン
ク（４１）の一部分上に形成されたある厚さを有する高
電圧のフィールド酸化物（４３）と、前記チャネル領域
（４９）上に形成され、かつ前記高電圧のフィールド酸
化物（４３）の一部分上に重なるエッジを有する高電圧
のゲート酸化物（４７）と、前記縁部（４８）と前記ド
リフト領域ｐタンク（４１）との間の横方向結合とを含
み、前記フィールド酸化物（４３）の下の浅い垂直方向
接合を絶縁して高電圧ＰＭＯＳデバイス（７）のオン抵
抗を最小化する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路及びそ
の製造方法に関し、特に低いオン抵抗の高電圧ＰＭＯＳ
デバイスの製造方法及びこの製造方法による前記高電圧
ＰＭＯＳデバイスに関する。
【０００２】
【従来の技術】制御機能とドライバ機能とを組合わせた
集積回路は、しばしばスマート・パワー・デバイスと呼
ばれている。スマート・パワー・デバイスは高度の知能
と低い電力消費とを組合わせている。これらは、ドライ
バ機能及び制御機能を単一チップに設けるように、典型
的には、出力段が通常のコンプリメンタリ金属酸化半導
体（ＣＭＯＳ）の典型的に５ボルト又はそれより低い電
圧に対して、１５〜８０ボルトのような高電圧で動作す
るように設計された電力メタル酸化半導体（ＭＯＳ）電
界効果トランジスタ（ＦＥＴ）と、同一の集積回路上で
関連する論理デバイスとを有する。液晶ディスプレイ
（ＬＣＤ）、ディスプレイ、電気／機械装置、自動車電
子装置、プロジェクションＴＶ、及び高品位テレビジョ
ン（ＨＤＴＶ）のようなスマート・パワー・デバイスに
は、多くの応用が存在する。
【０００３】高電圧（ＨＶ）ＭＯＳデバイスを作成する
技術は、「高電圧薄層デバイス（Ｈｉｇｈ Ｖｏｌｔａ
ｇｅ Ｔｈｉｎ Ｌａｙｅｒ Ｄｅｖｉｃｅ：ＲＥＳＵ
ＲＦデバイス）」と題する論文、ＩＥＤＭ学会、１９７
９、第２３８頁〜第２４１頁に説明されている。この技
術はドレインとデバイスのチャネルとの間において浅く
軽度にドープされた領域を用いる。この浅く軽度にドー
プされた領域は、ロー・レベルの不純物ドーピングによ
り利用可能な低量の電流キャリア（キャリアは電子又は
「ホール」）のために、ドリフト領域と呼ばれ、そのデ
バイスはレヂュースド・サーフェース・フィールドＲＥ
ＳＵＲＦデバイスとして知られている。
【０００４】
【発明が解決しようとする課題】ＲＥＳＵＲＦ技術は高
電圧Ｎチャネル横方向二重拡散ＭＯＳ（ＨＶ ＮＭＯ
Ｓ）デバイスを製造する際に用いられる。しかし、この
ようなＲＥＳＵＲＦ ＨＶＰＭＯＳデバイスを含むスマ
ート・デバイスを製造する際には、問題が存在する。複
雑なチャージ・ポンプ高電圧回路技術は、典型的には、
ＨＶ ＭＯＳデバイスに用いられる。ＨＶ ＭＯＳデバ
イスのオン抵抗は、典型的には、比較的に高い。例え
ば、「共平面ＣＭＯＳパワー・スイッチ（Ａ Ｃｏｐｌ
ａｎａｒ ＣＭＯＳ Ｓｗｉｔｃｈ）」（ＩＥＥＥ ジ
ャーナル 固体回路、第ＳＣ−１６巻、第２１２頁〜第
２２６号、１９８１年６月）と題する論文に説明された
ＨＶＭＯＳデバイスは、ドリフト領域として軽くドープ
された領域を用いる。
【０００５】
【課題を解決するための手段】従って、本発明の目的
は、低いオン抵抗のＨＶ ＰＭＯＳデバイスを含むスマ
ート・パワー・デバイスを製造する簡単な方法、及びこ
の方法による高電圧ＰＭＯＳデバイスを含むスマート・
パワー・デバイスを提供することにある。
【０００６】他の目的及び効果は、以下の図面及び明細
書を参照することにより、当該技術分野に習熟する者に
明らかとなる。
【０００７】本発明によれば、高電圧ＰＭＯＳデバイス
の軽くドープされたＲＥＳＵＲＦ領域におけるホウ素隔
離は、ＨＶ ＰＭＯＳデバイスのフィールド酸化物の縁
における注入により、補正される。この注入は、ＲＥＳ
ＵＲＦ領域におけるホウ素濃度を復活させて、厚い酸化
物を成長中に形成する浅い垂直接合を遮断即ち分離させ
ることにより、ＨＶ ＭＯＳデバイスの動作特性の大幅
な改善をもたらす。注入は、単一の付加的なマスク工程
を付加することにより、非常に簡単に達成される。
【０００８】
【実施例】ここで、本発明の好ましい実施例を説明す
る。表１は図面及び以下の説明に用いられる要素名及び
参照番号リストを含み、一方表２は種々の要素の機能、
特定の実施例及び他の実施例を提供する。表１及び表２
は、ここで関連されるが、この明細書の一部分を構成し
ている。
【０００９】図１は、高電圧ＰＭＯＳ（ＨＶ ＰＭＯ
Ｓ）トランジスタ７を含む本発明により形成された集積
回路の横断面図を示す。ＨＶ ＰＭＯＳトランジスタ７
は井戸４０に形成され、井戸４０は半導体基板１０から
ＨＶ ＰＭＯＳトランジスタ７を分離させる。半導体基
板１０は、好ましくは、約８〜１２Ω／ｃｍの比較的に
高い抵抗を有するｎ型シリコンである。
【００１０】図１において、ＨＶ ＰＭＯＳトランジス
タ７は、ＨＶｎ型井戸４０内に位置するＨＶドリフト領
域ｐタンク４１を有する。ＨＶドリフト領域ｐタンク４
１はＲＥＳＵＲＦドリフト領域となる。ＨＶ ＰＭＯＳ
ドリフト領域縁部４８は、ＨＶドリフト領域ｐタンク４
１の外縁部を形成すると共に、ＨＶ ＰＭＯＳチャネル
領域４９に隣接して接触している。ＨＶ＋ｐドレイン４
２はＨＶドリフト領域ｐタンク４１内に形成されてお
り、ＨＶ ＰＭＯＳチャネル領域４９によるＨＶドリフ
ト領域ｐタンク４１から分離されている。ＨＶフィール
ド酸化物４３はＨＶドリフト領域ロタンク４１の一部分
と重なる。ＨＶ ＰＭＯＳゲート 酸化物４７がＨＶ
ＰＭＯＳチャネル領域４９及びＨＶ ＰＭＯＳドリフト
領域縁部４８と重なり、かつＨＶフィールド酸化物４３
に接続される。ＨＶｎ井戸コンタクト４５がＨＶｎ型井
戸４０内に形成されている。ＨＶ ＰＭＯＳゲート 電
極４６がＨＶ ＰＭＯＳゲート 酸化物４７及びＨＶフ
ィールド酸化物４３と重なる。更に、図１は、ＨＶｎ型
井戸４０内に形成され、かつＨＶ ＰＭＯＳチャネル領
域４９ａによりＨＶ＋ｐドレイン４２から分離されたＨ
Ｖソース４４ａと、ＨＶ ＰＭＯＳチャネル領域４９ａ
に重なり、かつＨＶフィールド酸化物４３ａと接続され
たＨＶ ＰＭＯＳゲート 酸化物４７ａと、ＨＶｎ型井
戸４０内に形成されｔａＨＶｎ井戸コンタクト４５ａ
と、ＨＶ ＰＭＯＳゲート酸化物４７ａ及びＨＶフィー
ルド酸化物４３ａと重なるＨＶ ＰＭＯＳゲート電極４
６ａとからなる任意選択的なミラー・イメージ・ゲート
及びソースを示す。
【００１１】更に図１を参照すると、例えば、軽くドー
プされたほう素により、ＨＶドリフト領域ｐタンク４１
を形成することができる。ＨＶドリフト領域ｐタンク４
１のような軽くドープされたほう素領域を含むシリコン
上に、厚いＨＶフィールド酸化物４３を成長させるとき
は、ＨＶ ＰＭＯＳドリフト領域縁部４８のような酸化
物成長境界におけるシリコンからほう素を隔離すること
ができ、かつ半導体特性のよくない成長境界に一つの領
域を形成することが判った。この作用は良好な動作特性
を有するｐチャネルＬＤＭＯＳ高電圧ＲＥＳＵＲＦデバ
イスの形成を困難にする。しかし、本発明によれば、こ
れらの欠点は、以下で説明されるように、うまく最小化
される。標準的なＣＭＯＳ製作プロセスにおいて唯一の
付加的なマスク工程を用いて、ＨＶフィールド酸化物４
３の縁におけるＨＶ ＰＭＯＳドリフト領域縁部４８へ
の注入は、ＨＶ ＰＭＯＳドリフト領域縁部４８におけ
るほう素濃度を復活させ、かつＨＶフィールド酸化物４
３の成長中に形成可能な浅い垂直方向接合を遮断即ち分
離させる。
【００１２】ここで、図２〜図１１を参照して、図１と
同様のトランジスタを形成する好ましいプロセスを説明
する。簡単にするために、以下の図面は、図１に示す両
側デバイスではなく、単側デバイスとして図１のＨＶ
ＰＭＯＳトランジスタ７を完成させる。
【００１３】第２図は、上に堆積された窒化物層１２０
により第１の酸化物１１０の層を成長させるｎ型の半導
体基板１０を示す。次に、窒化物層１２０をマスクして
エッチングする。
【００１４】図３は注入後のｎ型ドーパント４０Ａを示
す。ｎ型ドーパント４０Ａは、例えばひ素又はりんであ
ってもよい。フォトレジスト・パターン１３０Ｂはｎ型
ドーパント４０Ａに対する望ましくない挿入を防止す
る。注入は酸化物層１１０及び窒化物層１２０を介して
行われる。ｎ型ドーパント４０ＡはＨＶドリフト領域ｐ
タンク４１を形成するために用いられる。
【００１５】図４はｎ型ドーパント４０ＡがＨＶｎ型井
戸４０を形成する異なる工程の結果を示す。ドーパント
は基板の約８μｍの深さまで拡散される。ＨＶｎ型井戸
４０には約１．５ｅ１６／ｃｍ３のｎ型不純物濃度が十
分である。
【００１６】図５は注入をした後のｐ型ドーパント４１
Ａを示す。ｐ型ドーパント４１Ａは例えばほう素でもよ
い。フォトレジスト・パターン１３０Ｄはｐ型ドーパン
ト４１Ａに対する望ましくない挿入を防止する。ｐ型ド
ーパント４１ＡはＨＶｎ型井戸４０内に注入される。
【００１７】図６はＨＶドリフト領域ｐタンク４１を形
成する拡散工程の結果を示す。ドリフト領域の深さは約
１〜２μｍに制限されるので、ソースにドレイン電圧
（Ｖｄｓ）を印加することに応答してデプリーション領
域がＨＶドリフト領域ｐタンク４１に形成されると、そ
の結果のフィールドはデバイスの表面に注入し、従って
ＲＥＳＵＲＦデバイスの周知の動作により、前記表画上
の電圧勾配を軽減させる。ＨＶドリフト領域ｐタンク４
１にとって、約８．０ｅ１６／ｃｍ３のｐ型不純物濃度
は十分である。
【００１８】図７はフィールド酸化物１１、及びＨＶフ
ィールド酸化物４３を示しており、これらは窒化物層１
２０により覆われていない領域上に熱的に成長される。
ほう素は、ＨＶフィールド酸化物４３の成長中にＨＶフ
ィールド酸化物４３に隣接する領域においてＨＶドリフ
ト領域ロタンク４１からの隔離を可能にさせる。酸化物
成長後に、窒化物層１２０を除去する。次いで、露出領
域上にダミー酸化物１４０を成長させる。
【００１９】図８は注入部分的なＨＶ ＰＭＯＳゲート
酸化物４７Ａを示すものであり、後のｐ型ドーパント２
２０を示す。ｐ型ドーパント２２０は、例えばほう素で
もよい。フォトレジスト・パターン１３０Ｇはドーパン
ト２２０に対するのぞましくない挿入を阻止する。本発
明によれば、ｐ型ドーパント２２０は、ＨＶフィールド
酸化物４３の形成中の望ましくない喪失があり得るほう
素をうまく置換する。ｐ型ドーパント２２０はこの時点
で焼鈍されてもよく、又はｐ型ドーパント２２０は、好
ましくは、例えば図１１に示すように、後の拡散に関連
して焼鈍されてもよい。
【００２０】図９は、集積回路上に酸化物を堆積し、パ
ターニングし、かつ酸化物層をエッチングすることによ
り形成される部分的なＨＶ ＰＭＯＳゲート酸化物４７
Ａを示す。ＨＶ ＰＭＯＳゲート酸化物４７Ａの厚さ
は、次の工程で付加される酸化物との組合わせが図１１
に示すＨＶ ＰＭＯＳゲート酸化物４７の目標厚さを作
り出すように選択される。部分的なＨＶ ＰＭＯＳゲー
ト酸化物４７Ａは、例えば８００Åでもよい。
【００２１】図１０では、集積回路上に薄い酸化物層１
１２を堆積する。薄い酸化物層１１２は図示していない
の低電圧デバイスのゲート酸化物を形成してもよい。薄
い酸化物層１１２は部分的なＨＶ ＰＭＯＳゲート酸化
物４７Ａに重なる。薄い酸化物層１１２は、例えば約３
５０Åの厚さでもよい。次に、薄い酸化物層１１２をパ
ターニングし、かつエッチングして図１１に示すＨＶ
ＰＭＯＳゲート酸化物４７を形成させる。
【００２２】図１１では、ポリシリコンを堆積し、かつ
エッチングしてＨＶ ＰＭＯＳゲート電極４６を形成さ
せている。ＨＶ＋ｐドレイン４２及びＨＶｐ＋ソース４
４を注入する。ＨＶｎ＋ｎ−井戸コンタクト４５を注入
する。単一の拡散工程により全てのドレイン素子及びソ
ース素子（４２、４４、及び４５）をほぼ同一の深さま
で拡散させて図１のデバイスを作成する。次に周知の複
数の工程を後続させて集積回路を完成させる。
【００２３】図１２〜図１４は更に詳細に本発明の利点
を示す。図１２を参照すると、酸化物成長中にほう素不
純物を隔離する効果を示す。不純物濃度勾配線２０１ａ
〜２０１ｈは、図７に示すように、ＨＶフィールド酸化
物４３の成長完了後に、軽くドープされたＨＶドリフト
領域ｐタンク４１における不純物濃度（即ちほう素）を
示す。不純物濃度勾配線２０１ａは、約１．５ｅ１６／
ｃｍ３である高濃度領域を表している。不純物濃度勾配
線２０１ｈは、ＨＶドリフト領域ｐタンク４１の低濃度
の境界を表している。ＨＶ ＰＭＯＳドリフト領域縁部
４８において、不純物濃度はＨＶドリフト領域ｐタンク
４１から隔離されて、ＨＶフィールド酸化物４３の下に
浅い垂直方向接合２３０を残す。浅い垂直方向接合２３
０はＨＶＰＭＯＳトランジスタ７の性能を劣化させるも
のとなる。
【００２４】本発明はホウ素隔離により発生する潜在的
なデバイス性能の劣化を最小化させる。図１３及び図８
を参照すると、ｐ型ドーパントのＨＶドリフト領域ｐタ
ンク調整２２０が示されている。ＨＶドリフト領域ｐタ
ンク４１（即ちほう素）に用いる前記不純物を付加的に
注入すると、ＨＶ ＰＭＯＳドリフト領域縁部４８にお
ける不純物濃度が再確立されて、浅い垂直方向接合２３
０が除去される。
【００２５】図１４を参照すると、ＨＶドリフト領域ｐ
タンク調整２２０の焼鈍は、不純物濃度勾配線２０１ａ
〜２０１ｈにより示されている不純物勾配を滑らかにし
て、好ましい横方向結合２５０を形成する。浅い垂直方
向接合２３０の微少な分離部分は、ＨＶフィールド酸化
物４３の下に残ることがあるが、これはＨＶ ＰＭＯＳ
トランジスタ７の性能には殆ど影響しない。ここでは、
ＨＶ ＰＭＯＳチャネル領域４９に隣接するＨＶ ＰＭ
ＯＳドリフト領域縁部４８は、ＨＶ ＰＭＯＳトランジ
スタ７のオン抵抗Ｒｄｓ（ｏｎ）が望ましくない増加に
至ることはない。
【００２６】本発明は、好ましい実施例により説明した
ように、厚いフィールド酸化中に形成された浅い垂直接
合を遮断即ち分離させるように、フィールド酸化物に対
するマスクによるイオン注入に限定されない。更に、横
方向結合を形成するために絶縁用の逆ドーピングを目的
として用いられる垂直方向接合ドーパント補償技術の多
くの形状にうまく適用することができる。
【００２７】本発明は、スマート・パワー・デバイスに
用いる多くの形式のＨＶ ＰＭＯＳデバイスにうまく適
用可能とされる。
【００２８】本発明は、例えば正方形のＨＶドリフト領
域ｐタンク４１又は丸いＨＶドリフト領域ｐタンク４１
のように、種々の位相幾何学的な形状を用いて実施され
てもよい。
【００２９】本発明の他の効果は、大抵のＣＭＯＳ作成
プロセスに適用可能な簡単なプロセスが集積回路上の他
の型式のデバイスから独立して高電圧ＰＭＯＳデバイス
を最適化可能にさせることにより、ＨＶ ＰＭＯＳデバ
イスのＲｄｓ（ｏｎ）を最小化できることである。
【００３０】実施例に関連させて本発明を説明したが、
この説明は限定する意味で解釈されるべきでないことを
意図するものである。本発明の種々の他の実施例は、こ
の説明を参照することにより、当該技術分野で習熟する
者には明らかである。例えば、好ましい実施例ではデバ
イスがＨＶｎ型井戸４０により絶縁されているので、他
の実施例ではＮ又はＰ型の半導体基板１０を用いること
ができる。他の実施例では、ＨＶｎ型井戸４０の代わり
に、軽くドープされたＲＥＳＵＲＦ領域の下のｅｐｉ
層、又は他の構成を用いてもよい。従って、請求の範囲
は本発明の真の範囲及び精神内に入るような実施例の変
形を含むものである。
【００３１】
【表１】
【表２】
【００３２】
【表３】
【表４】
【表５】
【００３３】
【表６】
【００３４】以上の説明に関して更に以下の項を開示す
る。
【００３５】（１）高電圧Ｐチャネル金属酸化物半導体
（ＰＭＯＳ）デバイスを製造する製造方法において、チ
ャネル領域に隣接する軽くドープされたドリフト領域を
有する高電圧ＰＭＯＳデバイスを得る工程と、前記チャ
ネル領域に隣接するドリフト領域の縁部における付加的
な不純物濃度を注入する工程とを含む前記製造方法。
【００３６】（２）高電圧のＰチャネル金属酸化物半導
体（ＰＭＯＳ）デバイスを製造する製造方法において、
ｎ型チャネル領域に隣接するｐ型の不純物濃度を有する
深さまで軽くドープされた高電圧のドリフト領域ｐタン
クを形成する工程と、前記ドリフト領域ｐタンクの一部
分上に高電圧フィールド酸化物を成長させる工程と、前
記チャネル領域に隣接し、かつ一部分の前記フィールド
酸化物の下の前記ドリフト領域にドリフト領域縁部調整
を注入して、前記フィールド酸化物を成長させる前記工
程により発生した前記ドリフト領域の縁部における不純
物濃度の減少を効果的に除去する工程とを含む前記製造
方法。
【００３７】（３）前記ドリフト領域ｐタンクを形成す
る前記工程は、約５μｍ未満に前記ドリフト領域ｐタン
クの深さを制限する工程であることを特徴とする第２項
記載の製造方法。
【００３８】（４）前記ドリフト領域ｐタンクを形成す
る前記工程は、前記不純物としてほう素を用い、かつ前
記ドリフト領域ｐタンク縁調整を注入する前記工程は、
前記不純物としてほう素を用いることを特徴とする第２
項記載の製造方法。
【００３９】（５）前記ドリフト領域ｐタンクを形成す
る前記工程は、ほう素の約１ｅ１５／ｃｍ３より大きな
不純物濃度により前記ドリフト領域ｐタンクを注入する
工程を含み、前記高電圧ＰＭＯＳフィールド酸化物を成
長させる前記工程は、約０．６μｍより大きな厚さに前
記フィールド酸化物を成長させる工程を含み、前記高電
圧の前記ドリフト領域縁部調整を注入する前記工程は、
０．５ｅ１３／ｃｍ３より大きな不純物濃度により前記
高電圧の前記ドリフト領域ｐタンクの縁部を注入する工
程を含むことを特徴とする第２項記載の製造方法。
【００４０】（６）高電圧のＰチャネル金属酸化物半導
体（ＰＭＯＳ）デバイスにおいて、半導体基板にほう素
のある不純物濃度を形成し、縁部及び深さを有する高電
圧のドリフト領域ｐタンクと、前記ドリフト領域ｐタン
クの前記縁部に隣接するｎ型のチャネル領域と、前記高
電圧のドリフト領域の一部分上に形成されたある厚さを
有する高電圧のフィールド酸化物と、前記チャネル領域
上に形成され、かつ前記高電圧のフィールド酸化物の一
部分上に重なる縁を有する高電圧のゲート酸化物と、前
記チャネル領域の前記縁部と前記ドリフト領域ｐタンク
との間の横方向結合とを含む高電圧のＰチャネル金属酸
化物半導体（ＰＭＯＳ）デバイス。
【００４１】（７）前記高電圧のドリフト領域ｐタンク
の前記不純物濃度は、約１ｅ１５／ｃｍ３より大きく、
かつ前記ドリフト領域ｐタンクの深さは約５μｍより小
さく、かつ前記フィールド酸化物の厚さは約０．６μｍ
より大きいことを特徴とする請求項６記載の高電圧のＰ
チャネル金属酸化物半導体（ＰＭＯＳ）デバイス。
【００４２】（８）厚いフィールド酸化物（４３）の成
長段階において発生する不純物の隔離を補償するために
軽くドーピングされたドリフト領域縁部（４８）におけ
る不純物濃度を調整することにより、高電圧ＰＭＯＳ
（７）のオン抵抗を改善した。高電圧ＰＭＯＳデバイス
（７）の製造中に、不純物の隔離によってフィールド酸
化物（４３）に浅い垂直方向接合（２３０）が形成され
る。ＨＶドリフト領域ｐタンク縁部調整（２２０）を注
入し、かつ燒鈍することにより、横方向接合（２５０）
が形成されて、フィールド酸化物（４３）の下の浅い垂
直方向接合（２３０）を絶縁する。これによって、高電
圧ＰＭＯＳデバイス（７）のオン抵抗を最小化する。
【図面の簡単な説明】
【図１】本発明により形成されたＨＶ ＰＭＯＳデバイ
スを示す集積回路の横断面図。
【図２】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図３】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図４】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図５】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図６】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図７】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図８】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図９】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図１０】本発明により図１と同様のＨＶ ＰＭＯＳデ
バイスを構築する好ましい方法を示す横断面図。
【図１１】本発明により図１と同様のＨＶ ＰＭＯＳデ
バイスを構築する好ましい方法を示す横断面図。
【図１２】フィールド酸化成長後におけるＨＦドリフト
領域における不純物濃度勾配線を示す図１のＨＶ ＰＭ
ＯＳデバイスの横断面図。
【図１３】ＨＶドリフト領域タンク・リム調整の注入後
に、ＨＶドリフト領域タンクにおける不純物濃度勾配線
を示す図１のＨＶ ＰＭＯＳデバイスの横断面図。
【図１４】ＨＶドリフト領域タンク・リム調整をアニー
ルした後のＨＶドリフト領域タンクにおける不純物濃度
勾配線
【符号の説明】
７ ＨＶ ＰＭＯＳトランジスタ １０ 半導体基板 ４０ ｎ型の井戸 ４１ ドリフト領域ｐタンク ４３ ＨＶフィールド酸化物 ４７、４７Ａ ゲート酸化物 ４８ ドリフト領域タンク縁部 ４９、４９ａ チャネル領域 ２０１ａ〜２０１ｈ 不純物濃度勾配線 ２２０ ＨＶドリフト領域タンク・リム調整 ２３０ 浅い垂直方向接合 ２５０ 横方向結合
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年６月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 高電圧のＰチャネル金属酸化物半導体
デバイスの製造方法及び高電圧のＰチャネル金属酸化物
半導体デバイス
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路及びそ
の製造方法に関し、特に低いオン抵抗の高電圧ＰＭＯＳ
デバイスの製造方法及びこの製造方法による前記高電圧
ＰＭＯＳデバイスに関する。
【０００２】
【従来の技術】制御機能とドライバ機能とを組合わせた
集積回路は、しばしばスマート・パワー・デバイスと呼
ばれている。スマート・パワー・デバイスは高度の知能
と低い電力消費とを組合わせている。これらは、ドライ
バ機能及び制御機能を単一チップに設けるように、典型
的には、出力段が通常のコンプリメンタリ金属酸化半導
体（ＣＭＯＳ）の典型的に５ボルト又はそれより低い電
圧に対して、１５〜８０ボルトのような高電圧で動作す
るように設計された電力メタル酸化半導体（ＭＯＳ）電
界効果トランジスタ（ＦＥＴ）と、同一の集積回路上で
関連する論理デバイスとを有する。液晶ディスプレイ
（ＬＣＤ）、ディスプレイ、電気／機械装置、自動車電
子装置、プロジェクションＴＶ、及び高品位テレビジョ
ン（ＨＤＴＶ）のようなスマート・パワー・デバイスに
は、多くの応用が存在する。
【０００３】高電圧（ＨＶ）ＭＯＳデバイスを作成する
技術は、「高電圧薄層デバイス（Ｈｉｇｈ Ｖｏｌｔａ
ｇｅ Ｔｈｉｎ Ｌａｙｅｒ Ｄｅｖｉｃｅ：ＲＥＳＵ
ＲＦデバイス）」と題する論文、ＩＥＤＭ学会、１９７
９、第２３８頁〜第２４１頁に説明されている。この技
術はドレインとデバイスのチャネルとの間において浅く
軽度にドープされた領域を用いる。この浅く軽度にドー
プされた領域は、ロー・レベルの不純物ドーピングによ
り利用可能な低量の電流キャリア（キャリアは電子又は
「ホール」）のために、ドリフト領域と呼ばれ、そのデ
バイスはレヂュースド・サーフェース・フィールドＲＥ
ＳＵＲＦデバイスとして知られている。
【０００４】
【発明が解決しようとする課題】ＲＥＳＵＲＦ技術は高
電圧Ｎチャネル横方向二重拡散ＭＯＳ（ＨＶ ＮＭＯ
Ｓ）デバイスを製造する際に用いられる。しかし、この
ようなＲＥＳＵＲＦ ＨＶＰＭＯＳデバイスを含むスマ
ート・デバイスを製造する際には、問題が存在する。複
雑なチャージ・ポンプ高電圧回路技術は、典型的には、
ＨＶ ＭＯＳデバイスに用いられる。ＨＶ ＭＯＳデバ
イスのオン抵抗は、典型的には、比較的に高い。例え
ば、「共平面ＣＭＯＳパワー・スイッチ（Ａ Ｃｏｐｌ
ａｎａｒ ＣＭＯＳ Ｓｗｉｔｃｈ）」（ＩＥＥＥ ジ
ャーナル 固体回路、第ＳＣ−１６巻、第２１２頁〜第
２２６号、１９８１年６月）と題する論文に説明された
ＨＶＭＯＳデバイスは、ドリフト領域として軽くドープ
された領域を用いる。
【０００５】
【課題を解決するための手段】従って、本発明の目的
は、低いオン抵抗のＨＶ ＰＭＯＳデバイスを含むスマ
ート・パワー・デバイスを製造する簡単な方法、及びこ
の方法による高電圧ＰＭＯＳデバイスを含むスマート・
パワー・デバイスを提供することにある。
【０００６】他の目的及び効果は、以下の図面及び明細
書を参照することにより、当該技術分野に習熟する者に
明らかとなる。
【０００７】本発明によれば、高電圧ＰＭＯＳデバイス
の軽くドープされたＲＥＳＵＲＦ領域におけるホウ素隔
離は、ＨＶ ＰＭＯＳデバイスのフィールド酸化物の縁
における注入により、補正される。この注入は、ＲＥＳ
ＵＲＦ領域におけるホウ素濃度を復活させて、厚い酸化
物を成長中に形成する浅い垂直接合を遮断即ち分離させ
ることにより、ＨＶ ＭＯＳデバイスの動作特性の大幅
な改善をもたらす。注入は、単一の付加的なマスク工程
を付加することにより、非常に簡単に達成される。
【０００８】
【実施例】ここで、本発明の好ましい実施例を説明す
る。表１は図面及び以下の説明に用いられる要素名及び
参照番号リストを含み、一方表２は種々の要素の機能、
特定の実施例及び他の実施例を提供する。表１及び表２
は、ここで関連されるが、この明細書の一部分を構成し
ている。
【０００９】図１は、高電圧ＰＭＯＳ（ＨＶ ＰＭＯ
Ｓ）トランジスタ７を含む本発明により形成された集積
回路の横断面図を示す。ＨＶ ＰＭＯＳトランジスタ７
は井戸４０に形成され、井戸４０は半導体基板１０から
ＨＶ ＰＭＯＳトランジスタ７を分離させる。半導体基
板１０は、好ましくは、約８〜１２Ω／ｃｍの比較的に
高い抵抗を有するｎ型シリコンである。
【００１０】図１において、ＨＶ ＰＭＯＳトランジス
タ７は、ＨＶｎ型井戸４０内に位置するＨＶドリフト領
域ｐタンク４１を有する。ＨＶドリフト領域ｐタンク４
１はＲＥＳＵＲＦドリフト領域となる。ＨＶ ＰＭＯＳ
ドリフト領域縁部４８は、ＨＶドリフト領域ｐタンク４
１の外縁部を形成すると共に、ＨＶ ＰＭＯＳチャネル
領域４９に隣接して接触している。ＨＶ＋ｐドレイン４
２はＨＶドリフト領域ｐタンク４１内に形成されてお
り、ＨＶ ＰＭＯＳチャネル領域４９によるＨＶドリフ
ト領域ｐタンク４１から分離されている。ＨＶフィール
ド酸化物４３はＨＶドリフト領域ｐタンク４１の一部分
と重なる。ＨＶ ＰＭＯＳゲート 酸化物４７がＨＶ
ＰＭＯＳチャネル領域４９及びＨＶ ＰＭＯＳドリフト
領域縁部４８と重なり、かつＨＶフィールド酸化物４３
に接続される。ＨＶｎ井戸コンタクト４５がＨＶｎ型井
戸４０内に形成されている。ＨＶ ＰＭＯＳゲート 電
極４６がＨＶ ＰＭＯＳゲート 酸化物４７及びＨＶフ
ィールド酸化物４３と重なる。更に、図１は、ＨＶｎ型
井戸４０内に形成され、かつＨＶ ＰＭＯＳチャネル領
域４９ａによりＨＶ＋ｐドレイン４２から分離されたＨ
Ｖソース４４ａと、ＨＶ ＰＭＯＳチャネル領域４９ａ
に重なり、かつＨＶフィールド酸化物４３ａと接続され
たＨＶ ＰＭＯＳゲート 酸化物４７ａと、ＨＶｎ型井
戸４０内に形成されｔａＨＶｎ井戸コンタクト４５ａ
と、ＨＶ ＰＭＯＳゲート酸化物４７ａ及びＨＶフィー
ルド酸化物４３ａと重なるＨＶ ＰＭＯＳゲート電極４
６ａとからなる任意選択的なミラー・イメージ・ゲート
及びソースを示す。
【００１１】更に図１を参照すると、例えば、軽くドー
プされたほう素により、ＨＶドリフト領域ｐタンク４１
を形成することができる。ＨＶドリフト領域ｐタンク４
１のような軽くドープされたほう素領域を含むシリコン
上に、厚いＨＶフィールド酸化物４３を成長させるとき
は、ＨＶ ＰＭＯＳドリフト領域縁部４８のような酸化
物成長境界におけるシリコンからほう素を隔離すること
ができ、かつ半導体特性のよくない成長境界に一つの領
域を形成することが判った。この作用は良好な動作特性
を有するｐチャネルＬＤＭＯＳ高電圧ＲＥＳＵＲＦデバ
イスの形成を困難にする。しかし、本発明によれば、こ
れらの欠点は、以下で説明されるように、うまく最小化
される。標準的なＣＭＯＳ製作プロセスにおいて唯一の
付加的なマスク工程を用いて、ＨＶフィールド酸化物４
３の縁におけるＨＶ ＰＭＯＳドリフト領域縁部４８へ
の注入は、ＨＶ ＰＭＯＳドリフト領域縁部４８におけ
るほう素濃度を復活させ、かつＨＶフィールド酸化物４
３の成長中に形成可能な浅い垂直方向接合を遮断即ち分
離させる。
【００１２】ここで、図２〜図１１を参照して、図１と
同様のトランジスタを形成する好ましいプロセスを説明
する。簡単にするために、以下の図面は、図１に示す両
側デバイスではなく、単側デバイスとして図１のＨＶ
ＰＭＯＳトランジスタ７を完成させる。
【００１３】第２図は、上に堆積された窒化物層１２０
により第１の酸化物１１０の層を成長させるｎ型の半導
体基板１０を示す。次に、窒化物層１２０をマスクして
エッチングする。
【００１４】図３は注入後のｎ型ドーパント４０Ａを示
す。ｎ型ドーパント４０Ａは、例えばひ素又はりんであ
ってもよい。フォトレジスト・パターン１３０Ｂはｎ型
ドーパント４０Ａに対する望ましくない挿入を防止す
る。注入は酸化物層１１０及び窒化物層１２０を介して
行われる。ｎ型ドーパント４０ＡはＨＶドリフト領域ｐ
タンク４１を形成するために用いられる。
【００１５】図４はｎ型ドーパント４０ＡがＨＶｎ型井
戸４０を形成する異なる工程の結果を示す。ドーパント
は基板の約８μｍの深さまで拡散される。ＨＶｎ型井戸
４０には約１．５ｅ１６／ｃｍ３のｎ型不純物濃度が十
分である。
【００１６】図５は注入をした後のｐ型ドーパント４１
Ａを示す。ｐ型ドーパント４１Ａは例えばほう素でもよ
い。フォトレジスト・パターン１３０Ｄはｐ型ドーパン
ト４１Ａに対する望ましくない挿入を防止する。ｐ型ド
ーパント４１ＡはＨＶｎ型井戸４０内に注入される。
【００１７】図６はＨＶドリフト領域ｐタンク４１を形
成する拡散工程の結果を示す。ドリフト領域の深さは約
１〜２μｍに制限されるので、ソースにドレイン電圧
（Ｖｄｓ）を印加することに応答してデプリーション領
域がＨＶドリフト領域ｐタンク４１に形成されると、そ
の結果のフィールドはデバイスの表面に注入し、従って
ＲＥＳＵＲＦデバイスの周知の動作により、前記表面上
の電圧勾配を軽減させる。ＨＶドリフト領域ｐタンク４
１にとって、約８．０ｅ１６／ｃｍ３のｐ型不純物濃度
は十分である。
【００１８】図７はフィールド酸化物１１、及びＨＶフ
ィールド酸化物４３を示しており、これらは窒化物層１
２０により覆われていない領域上に熱的に成長される。
ほう素は、ＨＶフィールド酸化物４３の成長中にＨＶフ
ィールド酸化物４３に隣接する領域においてＨＶドリフ
ト領域ｐタンク４１からの隔離を可能にさせる。酸化物
成長後に、窒化物層１２０を除去する。次いで、露出領
域上にダミー酸化物１４０を成長させる。
【００１９】図８は注入部分的なＨＶ ＰＭＯＳゲート
酸化物４７Ａを示すものであり、後のｐ型ドーパント２
２０を示す。ｐ型ドーパント２２０は、例えばほう素で
もよい。フォトレジスト・パターン１３０Ｇはドーパン
ト２２０に対するのぞましくない挿入を阻止する。本発
明によれば、ｐ型ドーパント２２０は、ＨＶフィールド
酸化物４３の形成中の望ましくない喪失があり得るほう
素をうまく置換する。ｐ型ドーパント２２０はこの時点
で焼鈍されてもよく、又はｐ型ドーパント２２０は、好
ましくは、例えば図１１に示すように、後の拡散に関連
して焼鈍されてもよい。
【００２０】図９は、集積回路上に酸化物を堆積し、パ
ターニングし、かつ酸化物層をエッチングすることによ
り形成される部分的なＨＶ ＰＭＯＳゲート酸化物４７
Ａを示す。ＨＶ ＰＭＯＳゲート酸化物４７Ａの厚さ
は、次の工程で付加される酸化物との組合わせが図１１
に示すＨＶ ＰＭＯＳゲート酸化物４７の目標厚さを作
り出すように選択される。部分的なＨＶ ＰＭＯＳゲー
ト酸化物４７Ａは、例えば８００Åでもよい。
【００２１】図１０では、集積回路上に薄い酸化物層１
１２を堆積する。薄い酸化物層１１２は図示していない
の低電圧デバイスのゲート酸化物を形成してもよい。薄
い酸化物層１１２は部分的なＨＶ ＰＭＯＳゲート酸化
物４７Ａに重なる。薄い酸化物層１１２は、例えば約３
５０Åの厚さでもよい。次に、薄い酸化物層１１２をパ
ターニングし、かつエッチングして図１１に示すＨＶ
ＰＭＯＳゲート酸化物４７を形成させる。
【００２２】図１１では、ポリシリコンを堆積し、かつ
エッチングしてＨＶ ＰＭＯＳゲート電極４６を形成さ
せている。ＨＶ＋ｐドレイン４２及びＨＶｐ＋ソース４
４を注入する。ＨＶｎ＋ｎ−井戸コンタクト４５を注入
する。単一の拡散工程により全てのドレイン素子及びソ
ース素子（４２、４４、及び４５）をほぼ同一の深さま
で拡散させて図１のデバイスを作成する。次に周知の複
数の工程を後続させて集積回路を完成させる。
【００２３】図１２〜図１４は更に詳細に本発明の利点
を示す。図１２を参照すると、酸化物成長中にほう素不
純物を隔離する効果を示す。不純物濃度勾配線２０１ａ
〜２０１ｈは、図７に示すように、ＨＶフィールド酸化
物４３の成長完了後に、軽くドープされたＨＶドリフト
領域ｐタンク４１における不純物濃度（即ちほう素）を
示す。不純物濃度勾配線２０１ａは、約１．５ｅ１６／
ｃｍ３である高濃度領域を表している。不純物濃度勾配
線２０１ｈは、ＨＶドリフト領域ｐタンク４１の低濃度
の境界を表している。ＨＶ ＰＭＯＳドリフト領域縁部
４８において、不純物濃度はＨＶドリフト領域ｐタンク
４１から隔離されて、ＨＶフィールド酸化物４３の下に
浅い垂直方向接合２３０を残す。浅い垂直方向接合２３
０はＨＶＰＭＯＳトランジスタ７の性能を劣化させるも
のとなる。
【００２４】本発明はホウ素隔離により発生する潜在的
なデバイス性能の劣化を最小化させる。図１３及び図８
を参照すると、ｐ型ドーパントのＨＶドリフト領域ｐタ
ンク調整２２０が示されている。ＨＶドリフト領域ｐタ
ンク４１（即ちほう素）に用いる前記不純物を付加的に
注入すると、ＨＶ ＰＭＯＳドリフト領域縁部４８にお
ける不純物濃度が再確立されて、浅い垂直方向接合２３
０が除去される。
【００２５】図１４を参照すると、ＨＶドリフト領域ｐ
タンク調整２２０の焼鈍は、不純物濃度勾配線２０１ａ
〜２０１ｈにより示されている不純物勾配を滑らかにし
て、好ましい横方向結合２５０を形成する。浅い垂直方
向接合２３０の微少な分離部分は、ＨＶフィールド酸化
物４３の下に残ることがあるが、これはＨＶ ＰＭＯＳ
トランジスタ７の性能には殆ど影響しない。ここでは、
ＨＶ ＰＭＯＳチャネル領域４９に隣接するＨＶ ＰＭ
ＯＳドリフト領域縁部４８は、ＨＶ ＰＭＯＳトランジ
スタ７のオン抵抗Ｒｄｓ（ｏｎ）が望ましくない増加に
至ることはない。
【００２６】本発明は、好ましい実施例により説明した
ように、厚いフィールド酸化中に形成された浅い垂直接
合を遮断即ち分離させるように、フィールド酸化物に対
するマスクによるイオン注入に限定されない。更に、横
方向結合を形成するために絶縁用の逆ドーピングを目的
として用いられる垂直方向接合ドーパント補償技術の多
くの形状にうまく適用することができる。
【００２７】本発明は、スマート・パワー・デバイスに
用いる多くの形式のＨＶ ＰＭＯＳデバイスにうまく適
用可能とされる。
【００２８】本発明は、例えば正方形のＨＶドリフト領
域ｐタンク４１又は丸いＨＶドリフト領域ｐタンク４１
のように、種々の位相幾何学的な形状を用いて実施され
てもよい。
【００２９】本発明の他の効果は、大抵のＣＭＯＳ作成
プロセスに適用可能な簡単なプロセスが集積回路上の他
の型式のデバイスから独立して高電圧ＰＭＯＳデバイス
を最適化可能にさせることにより、ＨＶ ＰＭＯＳデバ
イスのＲｄｓ（ｏｎ）を最小化できることである。
【００３０】実施例に関連させて本発明を説明したが、
この説明は限定する意味で解釈されるべきでないことを
意図するものである。本発明の種々の他の実施例は、こ
の説明を参照することにより、当該技術分野で習熟する
者には明らかである。例えば、好ましい実施例ではデバ
イスがＨＶｎ型井戸４０により絶縁されているので、他
の実施例ではＮ又はＰ型の半導体基板１０を用いること
ができる。他の実施例では、ＨＶｎ型井戸４０の代わり
に、軽くドープされたＲＥＳＵＲＦ領域の下のｅｐｉ
層、又は他の構成を用いてもよい。従って、請求の範囲
は本発明の真の範囲及び精神内に入るような実施例の変
形を含むものである。
【００３１】
【表１】
【表２】
【００３２】
【表３】
【表４】
【表５】
【００３３】
【表６】
【００３４】以上の説明に関して更に以下の項を開示す
る。
【００３５】（１）高電圧Ｐチャネル金属酸化物半導体
（ＰＭＯＳ）デバイスを製造する製造方法において、チ
ャネル領域に隣接する軽くドープされたドリフト領域を
有する高電圧ＰＭＯＳデバイスを得る工程と、前記チャ
ネル領域に隣接するドリフト領域の縁部における付加的
な不純物濃度を注入する工程とを含む前記製造方法。
【００３６】（２）高電圧のＰチャネル金属酸化物半導
体（ＰＭＯＳ）デバイスを製造する製造方法において、
ｎ型チャネル領域に隣接するｐ型の不純物濃度を有する
深さまで軽くドープされた高電圧のドリフト領域ｐタン
クを形成する工程と、前記ドリフト領域ｐタンクの一部
分上に高電圧フィールド酸化物を成長させる工程と、前
記チャネル領域に隣接し、かつ一部分の前記フィールド
酸化物の下の前記ドリフト領域にドリフト領域縁部調整
を注入して、前記フィールド酸化物を成長させる前記工
程により発生した前記ドリフト領域の縁部における不純
物濃度の減少を効果的に除去する工程とを含む前記製造
方法。
【００３７】（３）前記ドリフト領域ｐタンクを形成す
る前記工程は、約５μｍ未満に前記ドリフト領域ｐタン
クの深さを制限する工程であることを特徴とする第２項
記載の製造方法。
【００３８】（４）前記ドリフト領域ｐタンクを形成す
る前記工程は、前記不純物としてほう素を用い、かつ前
記ドリフト領域ｐタンク縁調整を注入する前記工程は、
前記不純物としてほう素を用いることを特徴とする第２
項記載の製造方法。
【００３９】（５）前記ドリフト領域ｐタンクを形成す
る前記工程は、ほう素の約１ｅ１５／ｃｍ３より大きな
不純物濃度により前記ドリフト領域ｐタンクを注入する
工程を含み、前記高電圧ＰＭＯＳフィールド酸化物を成
長させる前記工程は、約０．６μｍより大きな厚さに前
記フィールド酸化物を成長させる工程を含み、前記高電
圧の前記ドリフト領域縁部調整を注入する前記工程は、
０．５ｅ１３／ｃｍ３より大きな不純物濃度により前記
高電圧の前記ドリフト領域ｐタンクの縁部を注入する工
程を含むことを特徴とする第２項記載の製造方法。
【００４０】（６）高電圧のＰチャネル金属酸化物半導
体（ＰＭＯＳ）デバイスにおいて、半導体基板にほう素
のある不純物濃度を形成し、縁部及び深さを有する高電
圧のドリフト領域ｐタンクと、前記ドリフト領域ｐタン
クの前記縁部に隣接するｎ型のチャネル領域と、前記高
電圧のドリフト領域の一部分上に形成されたある厚さを
有する高電圧のフィールド酸化物と、前記チャネル領域
上に形成され、かつ前記高電圧のフィールド酸化物の一
部分上に重なる縁を有する高電圧のゲート酸化物と、前
記チャネル領域の前記縁部と前記ドリフト領域ｐタンク
との間の横方向結合とを含む高電圧のＰチャネル金属酸
化物半導体（ＰＭＯＳ）デバイス。
【００４１】（７）前記高電圧のドリフト領域ｐタンク
の前記不純物濃度は、約１ｅ１５／ｃｍ３より大きく、
かつ前記ドリフト領域ｐタンクの深さは約５μｍより小
さく、かつ前記フィールド酸化物の厚さは約０．６μｍ
より大きいことを特徴とする請求項６記載の高電圧のＰ
チャネル金属酸化物半導体（ＰＭＯＳ）デバイス。
【００４２】（８）厚いフィールド酸化物４３の成長段
階において発生する不純物の隔離を補償するために軽く
ドーピングされたドリフト領域縁部４８における不純物
濃度を調整することにより、高電圧ＰＭＯＳ７のオン抵
抗を改善した。高電圧ＰＭＯＳデバイス７の製造中に、
不純物の隔離によってフィールド酸化物４３に浅い垂直
方向接合２３０が形成される。ＨＶドリフト領域Ｐタン
ク縁部調整２２０を注入し、かつ焼鈍することにより、
横方向接合２５０が形成されて、フィールド酸化物４３
の下の浅い垂直方向接合２３０を絶縁する。これによっ
て、高電圧ＰＭＯＳデバイス７のオン抵抗を最小化す
る。
【図面の簡単な説明】
【図１】本発明により形成されたＨＶ ＰＭＯＳデバイ
スを示す集積回路の横断面図。
【図２】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図３】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図４】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図５】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図６】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図７】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図８】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図９】本発明により図１と同様のＨＶ ＰＭＯＳデバ
イスを構築する好ましい方法を示す横断面図。
【図１０】本発明により図１と同様のＨＶ ＰＭＯＳデ
バイスを構築する好ましい方法を示す横断面図。
【図１１】本発明により図１と同様のＨＶ ＰＭＯＳデ
バイスを構築する好ましい方法を示す横断面図。
【図１２】フィールド酸化成長後におけるＨＦドリフト
領域における不純物濃度勾配線を示す図１のＨＶ ＰＭ
ＯＳデバイスの横断面図。
【図１３】ＨＶドリフト領域タンク・リム調整の注入後
に、ＨＶドリフト領域タンクにおける不純物濃度勾配線
を示す図１のＨＶ ＰＭＯＳデバイスの横断面図。
【図１４】ＨＶドリフト領域タンク・リム調整をアニー
ルした後のＨＶドリフト領域タンクにおける不純物濃度
勾配線
【符号の説明】 ７ ＨＶ ＰＭＯＳトランジスタ １０ 半導体基板 ４０ ｎ型の井戸 ４１ ドリフト領域ｐタンク ４３ ＨＶフィールド酸化物 ４７、４７Ａ ゲート酸化物 ４８ ドリフト領域タンク縁部 ４９、４９ａ チャネル領域 ２０１ａ〜２０１ｈ 不純物濃度勾配線 ２２０ ＨＶドリフト領域タンク・リム調整 ２３０ 浅い垂直方向接合 ２５０ 横方向結合

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 高電圧Ｐチャネル金属酸化物半導体（Ｐ
    ＭＯＳ）デバイスを製造する製造方法において、 チャネル領域に隣接する軽度にドープされたドリフト領
    域を有する高電圧ＰＭＯＳデバイスを得る工程と、 前記チャネル領域に隣接するドリフト領域の縁部におけ
    る付加的な不純物濃度を注入する工程とを含む前記製造
    方法。
  2. 【請求項２】 高電圧のＰチャネル金属酸化物半導体
    （ＰＭＯＳ）デバイスにおいて、 半導体基板にほう素のある不純物濃度を形成し、縁部及
    び深さを有する高電圧のドリフト領域ｐタンクと、 前記ドリフト領域ｐタンクの前記縁部に隣接するｎ型の
    チャネル領域と、 前記高電圧のドリフト領域の一部分上に形成されたある
    厚さを有する高電圧のフィールド酸化物と、 前記チャネル領域上に形成され、かつ前記高電圧のフィ
    ールド酸化物の一部分上に重なる縁を有する高電圧のゲ
    ート酸化物と、 前記チャネル領域の前記縁部と前記ドリフト領域ｐタン
    クとの間の横方向結合とを含むことを特徴とする高電圧
    のＰチャネル金属酸化物半導体（ＰＭＯＳ）デバイス。
JP7120339A 1994-04-08 1995-04-10 高電圧のｐチャネル金属酸化物半導体デバイスの製造方法及び高電圧のｐチャネル金属酸化物半導体デバイス Pending JPH07297294A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22491494A 1994-04-08 1994-04-08
US224914 2002-08-21

Publications (1)

Publication Number Publication Date
JPH07297294A true JPH07297294A (ja) 1995-11-10

Family

ID=22842748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7120339A Pending JPH07297294A (ja) 1994-04-08 1995-04-10 高電圧のｐチャネル金属酸化物半導体デバイスの製造方法及び高電圧のｐチャネル金属酸化物半導体デバイス

Country Status (6)

Country Link
US (1) US5512495A (ja)
EP (1) EP0676799B1 (ja)
JP (1) JPH07297294A (ja)
KR (1) KR100396170B1 (ja)
DE (1) DE69524276T2 (ja)
TW (1) TW305057B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100578A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2013545304A (ja) * 2010-10-26 2013-12-19 日本テキサス・インスツルメンツ株式会社 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW366543B (en) * 1996-12-23 1999-08-11 Nxp Bv Semiconductor device
KR100249505B1 (ko) * 1997-10-28 2000-03-15 정선종 수평형 이중 확산 전력 소자의 제조 방법
KR100300069B1 (ko) 1999-05-10 2001-09-26 김영환 반도체 소자 및 그 제조방법
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
EP1115158A1 (en) * 2000-01-05 2001-07-11 Mitsubishi Denki Kabushiki Kaisha Soi-misfet
GB2374456A (en) * 2000-12-09 2002-10-16 Esm Ltd High-voltage metal oxide semiconductor device and method of forming the device
US6468870B1 (en) * 2000-12-26 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of fabricating a LDMOS transistor
US6501139B1 (en) * 2001-03-30 2002-12-31 Matrix Semiconductor, Inc. High-voltage transistor and fabrication process
KR100867574B1 (ko) * 2002-05-09 2008-11-10 페어차일드코리아반도체 주식회사 고전압 디바이스 및 그 제조방법
KR100519642B1 (ko) * 2003-12-31 2005-10-07 동부아남반도체 주식회사 반도체 소자 형성 방법
DE102004009521B4 (de) * 2004-02-27 2020-06-10 Austriamicrosystems Ag Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE102004038369B4 (de) * 2004-08-06 2018-04-05 Austriamicrosystems Ag Hochvolt-NMOS-Transistor und Herstellungsverfahren
KR100614806B1 (ko) * 2004-10-27 2006-08-22 삼성전자주식회사 고내압 트랜지스터 및 이의 제조 방법
US7045830B1 (en) * 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
US20060148103A1 (en) * 2004-12-30 2006-07-06 Yin-Peng Chen Highly sensitive biological assays
US20060220170A1 (en) * 2005-03-31 2006-10-05 Chih-Feng Huang High-voltage field effect transistor having isolation structure
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
US20100270614A1 (en) * 2009-04-22 2010-10-28 Stmicroelectronics S.R.L. Process for manufacturing devices for power applications in integrated circuits
EP2402998B1 (en) * 2010-07-01 2020-04-08 ams AG Method of producing a p-channel LDMOS transistor
US8664720B2 (en) 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
EP2665101B1 (en) 2012-05-14 2018-10-31 ams AG Method of producing a high-voltage LDMOS transistor
CN104167360B (zh) * 2013-05-16 2017-05-31 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN105720099A (zh) * 2014-12-02 2016-06-29 无锡华润上华半导体有限公司 N型横向双扩散金属氧化物半导体场效应管
US10566200B2 (en) * 2018-04-03 2020-02-18 Texas Instruments Incorporated Method of fabricating transistors, including ambient oxidizing after etchings into barrier layers and anti-reflecting coatings
TWI656642B (zh) * 2018-05-08 2019-04-11 Richtek Technology Corporation 橫向雙擴散金屬氧化物半導體元件及其製造方法
CN113380787B (zh) * 2021-08-13 2022-02-25 上海维安半导体有限公司 一种双向瞬态电压抑制器件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203870A (nl) * 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
JPH07105434B2 (ja) * 1985-08-12 1995-11-13 松下電子工業株式会社 半導体装置の製造方法
JPH077795B2 (ja) * 1985-12-03 1995-01-30 株式会社東芝 半導体装置の製造方法
US5264719A (en) * 1986-01-07 1993-11-23 Harris Corporation High voltage lateral semiconductor device
US4987093A (en) * 1987-04-15 1991-01-22 Texas Instruments Incorporated Through-field implant isolated devices and method
US4984196A (en) * 1988-05-25 1991-01-08 Texas Instruments, Incorporated High performance bipolar differential sense amplifier in a BiCMOS SRAM
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
JPH02226743A (ja) * 1989-02-28 1990-09-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5047358A (en) * 1989-03-17 1991-09-10 Delco Electronics Corporation Process for forming high and low voltage CMOS transistors on a single integrated circuit chip
JP2504573B2 (ja) * 1989-08-08 1996-06-05 株式会社東芝 半導体装置及びその製造方法
US5013671A (en) * 1990-06-20 1991-05-07 Texas Instruments Incorporated Process for reduced emitter-base capacitance in bipolar transistor
DE69225552T2 (de) * 1991-10-15 1999-01-07 Texas Instruments Inc., Dallas, Tex. Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
US5322804A (en) * 1992-05-12 1994-06-21 Harris Corporation Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps
US5346835A (en) * 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
US5374569A (en) * 1992-09-21 1994-12-20 Siliconix Incorporated Method for forming a BiCDMOS
US5328859A (en) * 1993-01-04 1994-07-12 Xerox Corporation Method of making high voltage PNP bipolar transistor in CMOS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100578A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2013545304A (ja) * 2010-10-26 2013-12-19 日本テキサス・インスツルメンツ株式会社 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ

Also Published As

Publication number Publication date
KR950034761A (ko) 1995-12-28
TW305057B (ja) 1997-05-11
EP0676799A3 (en) 1996-06-12
DE69524276T2 (de) 2002-08-08
EP0676799A2 (en) 1995-10-11
US5512495A (en) 1996-04-30
EP0676799B1 (en) 2001-12-05
DE69524276D1 (de) 2002-01-17
KR100396170B1 (ko) 2003-11-14

Similar Documents

Publication Publication Date Title
KR100396170B1 (ko) 고전압금속산화물반도체장치및그제조방법
US5548147A (en) Extended drain resurf lateral DMOS devices
US5087580A (en) Self-aligned bipolar transistor structure and fabrication process
US6160290A (en) Reduced surface field device having an extended field plate and method for forming the same
US5102809A (en) SOI BICMOS process
JPH07307394A (ja) 拡大ドレインｒｅｓｕｒｆ横ｄｍｏｓ装置
CN111668288A (zh) 重度掺杂掩埋层以减少mosfet截止电容
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
JP3547884B2 (ja) 半導体装置及びその製造方法
KR0161611B1 (ko) 반도체 장치의 제조방법
JP2701762B2 (ja) 半導体装置及びその製造方法
JPWO2003021685A1 (ja) 半導体装置及びその製造方法
US6232649B1 (en) Bipolar silicon-on-insulator structure and process
JPH04276653A (ja) 集積回路デバイスの製造プロセス
EP0521702B1 (en) A semiconductor device having merged bipolar and MOS transistors and process for making the same
US6403427B2 (en) Field effect transistor having dielectrically isolated sources and drains and method for making same
US5049513A (en) Bi CMOS/SOI process flow
US6020231A (en) Method for forming LDD CMOS
US6440788B2 (en) Implant sequence for multi-function semiconductor structure and method
US5904535A (en) Method of fabricating a bipolar integrated structure
KR100523053B1 (ko) 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법
US7625787B2 (en) Thin silicon-on-insulator high voltage transistor with body ground
US20090114950A1 (en) Semiconductor Device and Method of Manufacturing such a Device
US6756279B2 (en) Method for manufacturing a bipolar transistor in a CMOS integrated circuit
US20250194176A1 (en) Transistor and Method for Manufacturing Same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060915