JPH07297313A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH07297313A
JPH07297313A JP6081934A JP8193494A JPH07297313A JP H07297313 A JPH07297313 A JP H07297313A JP 6081934 A JP6081934 A JP 6081934A JP 8193494 A JP8193494 A JP 8193494A JP H07297313 A JPH07297313 A JP H07297313A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
substrate body
solder resist
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6081934A
Other languages
English (en)
Inventor
Yutaka Yamada
山田　　豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6081934A priority Critical patent/JPH07297313A/ja
Publication of JPH07297313A publication Critical patent/JPH07297313A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は下面にバンプを有するＢＧＡ（Ball
Grid Array）型の半導体装置およびその製造方法に関
し、基板本体内への水分の侵入を防止することを目的と
する。 【構成】 基板１０は、その下面１０ａにバンプ１を有
する。この基板１０上に半導体素子３が搭載され、該バ
ンプ１と電気的に接続される。上記基板１０上に上記半
導体素子３を封止する樹脂パッケージ部５が形成され
る。上記基板１０の基板本体１１の上面１１ｃおよび下
面１１ｄにソルダレジスト膜１２が被覆される。上記基
板本体１１の周側面１１ａが、上記バンプ１より高い融
点を有するソルダレジスト１２で被覆される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、下面にバンプを有する
半導体装置およびその製造方法に関する。
【０００２】近年、半導体装置には、その外形寸法が小
さく、かつ、実装が容易であることが望ましい。
【０００３】リード端子が半導体装置本体の周側面から
突き出した構造のＱＦＰ（Quad Flat Package）型の半
導体装置では、リード端子が３００程度にまで増加する
と、リードのピッチが０．３ｍｍ程度にまで狭くなっ
て、ＱＦＰ型の半導体装置の実装が非常に困難となって
いる。ＱＦＰ型の半導体装置の実装を考慮し、そのリー
ドピッチを広くすると、その外形寸法が大きくなってし
まう。
【０００４】そこで、端子を設ける場所を、半導体装置
本体の下面とし、この下面にバンプ状の端子を格子状に
配した、ＢＧＡ（Ball Grid Array ）型の半導体装置が
提案されている。このＢＧＡ型の半導体装置は、その外
形寸法を大きくすることなく、端子のピッチを大きくす
ることができ、実装が簡単である。
【０００５】また、近年、ＢＧＡ型の半導体装置の信頼
性を向上させるため、耐水性の向上したものが必要とさ
れている。
【０００６】
【従来の技術】従来のＢＧＡ型の半導体装置の断面図を
図９に示す。このＢＧＡ型の半導体装置は、下面にバン
プ１を格子状に有する基板２と、この基板２の上面にダ
イボンディングされた半導体素子３と、この半導体素子
３のパッドと基板２のパッドとにボンディングされたワ
イヤー４と、半導体素子３の上面および側面を覆う樹脂
パッケージ部５とで構成される。
【０００７】上記基板２は、基板本体６と、この基板本
体６の表裏面に被着されたソルダレジスト膜７などで構
成される。
【０００８】この基板本体６は多層構造のものであり、
内層に銅配線を有している。また、この基板本体６に
は、高い機械的強度および良好な耐熱性が求められてい
る。このため、基板本体６には、エポキシ樹脂にガラス
繊維を混入した材料が使用されている。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
ＢＧＡ型の半導体装置は、基板２の周側面において、基
板本体６が露出する構造である。すなわち、基板本体６
の周側面６ａはソルダレジスト膜７で被覆されていな
い。
【００１０】これは、基板本体６の全体をソルダレジス
ト膜７で覆ったものが型で抜かれたり、または、ダイシ
ングで切断されたりして、正方形に成形された基板２が
製造されるからである。
【００１１】そして、基板本体６はガラス繊維を含んで
いる。このガラス繊維は吸水し易い物質である。
【００１２】したがって、従来のＢＧＡ型の半導体装置
は、基板本体６の周側面６ａが露出し、基板本体６にガ
ラス繊維が含まれるので、この周側面６ａから水分が基
板本体６内に侵入し易い構造となる。
【００１３】この基板本体６内に水分が侵入すると、基
板本体６の内層の配線が腐食し始める。さらに、内層の
配線に接続された電極パッドが腐食する。この結果、Ｂ
ＧＡ型の半導体装置の特性不良が引き起こされることと
なる。
【００１４】さらに、基板本体６の内層の配線の腐食が
進むと、遂には、内層の配線が断線し、ＢＧＡ型の半導
体装置の寿命が短くなっていた。
【００１５】
【発明の目的】そこで、本発明は上記課題に鑑みなされ
たもので、基板本体内への水分の侵入を防止した半導体
装置およびその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記課題は、以下の発明
の構成で解決される。
【００１７】請求項１の発明は、下面にバンプを有する
基板と、この基板上に搭載され、該バンプと電気的に接
続された半導体素子と、上記基板上に形成され、上記半
導体素子を封止する樹脂パッケージ部と、上記基板の基
板本体の上面および下面を被覆するソルダレジスト膜
と、を備えた半導体装置において、上記基板本体の周側
面を上記バンプより高い融点を有する耐水部材で被覆し
て構成した半導体装置である。例えば、この耐水部材の
材質は、フッ素樹脂、ＳｉＮ、Ａｌである。
【００１８】また、請求項２の発明は、請求項１の基板
本体が多層構造であり、この内層に配線が形成されて構
成した半導体装置である。
【００１９】また、請求項３の発明は、請求項１の耐水
部材がソルダレジスト膜であるように構成した半導体装
置である。
【００２０】また、請求項４の発明は、請求項１の耐水
部材が接合部材を介して基板本体の周側面に被覆されて
構成した半導体装置である。
【００２１】また、請求項５の発明は、請求項１の耐水
部材がソルダレジスト膜に第２の耐水部材を被覆したも
ので構成した半導体装置である。
【００２２】また、請求項６の発明は、基板の基板本体
の上面および下面にソルダレジスト膜を形成する第１工
程と、この基板本体の周側面をバンプより高い融点を有
する耐水部材で被覆する第２工程と、基板上に半導体素
子を搭載する第３工程と、この半導体素子を封止する樹
脂パッケージ部を基板上に形成する第４工程と、基板の
下面に半導体素子と電気的に接続されるバンプを形成す
る第５工程と、で構成した半導体装置の製造方法であ
る。
【００２３】また、請求項７の発明は、請求項６の第２
工程に代えて、基板の基板本体の周側面にソルダレジス
ト膜を形成する工程を有して構成した半導体装置の製造
方法である。
【００２４】また、請求項８の発明は、請求項６の第２
工程に代えて、接合部材に耐水部材を形成し、基板の基
板本体の周側面にこの接合部材を形成する工程を有して
構成した半導体装置の製造方法である。
【００２５】また、請求項９の発明は、請求項６の第２
工程に代えて、基板の基板本体の周側面にソルダレジス
ト膜を形成し、このソルダレジスト膜に第２の耐水部材
を形成する工程を有して構成した半導体装置の製造方法
である。
【００２６】
【作用】上述のように、請求項１の発明の半導体装置
は、基板本体の周側面をバンプより高い融点を有する耐
水部材で被覆している。このため、耐水部材は、基板本
体内への水分の侵入を防止するように作用する。
【００２７】また、請求項２の発明の半導体装置は、請
求項１の基板本体が多層構造であり、この内層に配線が
形成されている。このため、耐水部材は、基板本体の内
層の配線を腐食させないように作用する。
【００２８】また、請求項３の発明の半導体装置は、請
求項１の耐水部材がソルダレジスト膜であるので、この
ソルダレジスト膜は基板本体の周側面を被覆するように
作用する。
【００２９】また、請求項４の発明の半導体装置は、請
求項１の耐水部材が接合部材を介して基板本体の周側面
に被覆されているので、接合部材が基板本体の周側面と
耐水部材との接合を介在するように作用する。
【００３０】また、請求項５の発明の半導体装置は、請
求項１の耐水部材がソルダレジスト膜に第２の耐水部材
を被覆したものであるので、第２の耐水部材が該ソルダ
レジスト膜への水分の侵入を防止するように作用する。
【００３１】また、請求項６の発明の半導体装置の製造
方法は、基板本体の周側面をバンプより高い融点を有す
る耐水部材で被覆するので、耐水部材がバンプ形成の際
に溶けないように作用する。
【００３２】また、請求項７の発明の半導体装置の製造
方法は、請求項６の第２工程に代えて、基板の基板本体
の周側面にソルダレジスト膜を形成する工程を有するの
で、このソルダレジスト膜と上記第１工程のソルダレジ
スト膜とを一体化するように作用する。
【００３３】また、請求項８の発明の半導体装置の製造
方法は、請求項６の第２工程に代えて、接合部材に耐水
部材を形成し、基板の基板本体の周側面にこの接合部材
を形成する工程を有するので、耐水部材と基板本体の周
側面との接合強度を強化するように作用する。
【００３４】また、請求項９の発明の半導体装置の製造
方法は、請求項６の第２工程に代えて、基板の基板本体
の周側面にソルダレジスト膜を形成し、このソルダレジ
スト膜に第２の耐水部材を形成する工程を有するので、
第２の耐水部材が該ソルダレジスト膜への水分の侵入を
防止するように作用する。
【００３５】
【実施例】図１を用いて本発明の第１実施例に係るＢＧ
Ａ型の半導体装置を説明する。図１（Ａ）は、このＢＧ
Ａ型の半導体装置の断面図を示し、図１（Ｂ）は、この
ＢＧＡ型の半導体装置の平面図を示す。図１において図
９と同一部分には同一符号を付している。
【００３６】このＢＧＡ型の半導体装置は、バンプ１と
基板１０と半導体素子３とワイヤー４と樹脂パッケージ
５とで構成される。
【００３７】基板１０は、基板本体１１とソルダレジス
ト膜１２と電極パッド１３などで構成される。
【００３８】この基板本体１１は多層構造であり、内層
に銅配線を有し、基板本体１１の厚さは０．４ｍｍであ
る。また、この基板本体１１には、高い機械的強度およ
び良好な耐熱性のため、エポキシ樹脂にガラス繊維を混
入した材料が使用されている。
【００３９】基板本体１１の周側面１１ａには、ソルダ
レジスト膜１２が１ｍｍの厚さで被覆されている。ま
た、基板本体１１の上面１１ｃの所定箇所および下面１
１ｄの所定箇所には、ソルダレジスト膜１２が７μｍの
厚さで被覆されている。このソルダレジスト膜１２は、
バンプ１より融点が高く、耐水性および撥水性が良好な
ものである。
【００４０】電極パッド１３はＡｕまたはＮｉ製であ
り、基板本体１１の内層の配線またはスルーホールを介
して基板本体１１上の半導体素子用パッドに電気的に接
続されている。
【００４１】バンプ１は、ハンダ製の半球状であり、基
板１０の下面１０ａに格子状に形成される。
【００４２】半導体素子３は、エポキシ系のペースト状
接着剤で、基板１０の半導体搭載部１０ｂに接着固定さ
れている。
【００４３】ワイヤー４は、半導体素子３上のパッドと
基板１０上の半導体素子用パッドとにボンディングされ
て、両者間にはり渡してある。
【００４４】樹脂パッケージ部５はエポキシ樹脂よりな
り、半導体素子３の上面および側面を覆って基板１０上
に形成され、半導体素子３を封止する。
【００４５】したがって、このＢＧＡ型の半導体装置
は、基板本体１１の周側面１１ａが耐水性および撥水性
の良いソルダレジスト膜１２で覆われているので、この
周側面１１ａから水分が基板本体１１内に侵入しない構
造となる。
【００４６】このため、基板本体１１の内層の配線およ
び電極パッド１３の腐食が防止される。この結果、ＢＧ
Ａ型の半導体装置の特性不良が生じない。
【００４７】さらに、基板本体１１の内層の配線が腐食
しないので、内層の配線が断線しない。このため、ＢＧ
Ａ型の半導体装置の寿命が短くなることもない。
【００４８】次に、図１のＢＧＡ型の半導体装置の製造
方法を図２を用いて説明する。
【００４９】図２（Ａ）において、多層化され、エポキ
シ樹脂にガラス繊維を混入した基板本体１１に、電極パ
ッド１３、半導体素子用パッド、スルーホールなどを形
成したものを３枚以上準備する。
【００５０】この準備したものを液状ソルダレジスト中
に浸積させる。この結果、各基板本体１１の露出面の全
て（上面１１ｃ、下面１１ｄ、周側面１１ａ）がソルダ
レジスト膜１２で被覆される。さらに、各基板本体１１
がソルダレジスト膜１２を介して接続される。
【００５１】図２（Ｂ）において、各基板本体１１の接
続箇所のソルダレジスト膜１２を、１点鎖線Ａに沿って
ダイシングで切断する。
【００５２】この結果、図２（Ｃ）に示すように、基板
本体１１の周側面１１ａには、ソルダレジスト膜１２が
被覆される。
【００５３】図２（Ｄ）において、ソルダレジスト膜１
２の上面に半導体素子搭載用孔１４を、下面にバンプ用
孔１５をそれぞれ形成する。詳しくは、マスクフィルム
を用いてソルダレジスト膜１２を露光し、現像により不
要な部分を溶解除去することにより、各孔１４、１５が
形成される。
【００５４】図２（Ｅ）において、基板本体１１の半導
体素子搭載部１１ｂ上にエポキシ系のペースト状接着剤
を介して半導体素子３の下面を接着固定する。この半導
体素子３上のパッドと基板本体１１の半導体素子用パッ
ドとをワイヤー４で接続する。半導体素子３の側面およ
び上面をエポキシ樹脂製の樹脂パッケージ５で覆う。こ
の結果、半導体素子３は封止される。
【００５５】次に、上下反転させ、電極パッド１３上に
フラックスを形成する。このフラックスの粘着力により
ハンダボールを電極パッド１３に点接触させる。ハンダ
ボールの融点以上の温度に赤外線で加熱する。
【００５６】この結果、ハンダボールが再溶融し、その
表面張力により電極パッド１３上にバンプ１がソルダレ
ジスト膜１２より突出して形成される。このとき、ソル
ダレジスト膜１２の融点はバンプより高いので、溶けな
い。
【００５７】以上により、図１のＢＧＡ型の半導体装置
が製造される。
【００５８】次に、図３を用いて本発明の第２実施例に
係るＢＧＡ型の半導体装置を説明する。図３（Ａ）はこ
のＢＧＡ型の半導体装置の断面図を示し、図３（Ｂ）は
このＢＧＡ型の半導体装置の平面図を示す。図３におい
て図１と同一部分には同一符号を付している。
【００５９】このＢＧＡ型の半導体装置は、基板２０を
有することが図１のものと異なる。この基板２０は、基
板本体１１とソルダレジスト膜２２、２３とフッ素樹脂
部材２４と電極パッド１３などで構成される。この基板
２０の下面２０ａには、バンプ１が格子状に形成されて
いる。
【００６０】この基板本体１１は基板本体１１の周側面
１１ａには、フッ素樹脂部材２４が被覆されている。ま
た、基板本体１１の上面１１ｃの所定箇所にはソルダレ
ジスト膜２２が、その下面１１ｄの所定箇所にはソルダ
レジスト膜２３がそれぞれ被覆されている。このフッ素
樹脂部材２４およびソルダレジスト膜２２、２３はバン
プ１より融点が高く、耐水性および撥水性が良好なもの
である。
【００６１】したがって、このＢＧＡ型の半導体装置
は、基板本体１１の周側面１１ａが耐水性および撥水性
の良いフッ素樹脂部材２４で覆われている。このため、
この周側面１１ａから水分が基板本体１１内に侵入しな
い構造となる。
【００６２】また、図３のＢＧＡ型の半導体装置は、図
９の従来のＢＧＡ型の半導体装置にフッ素樹脂部材２４
を設けた構造と同じである。このため、図３のＢＧＡ型
の半導体装置は、従来のものを利用することができる。
【００６３】なお、基板本体１１の周側面１１ａを被覆
するものは、フッ素樹脂部材２４に代えて、ＳｉＮ部
材、バンプ１より融点の高い金属部材、または、バンプ
１より融点の高いポリエステル部材で被覆されてもよ
い。これらの部材は、耐水性および撥水性に優れてい
る。その他の作用および効果は、上記第１実施例のもの
と同じである。
【００６４】次に、図３のＢＧＡ型の半導体装置の製造
方法を図４を用いて説明する。
【００６５】図４（Ａ）において、図２（Ａ）と同様
に、多層化され、エポキシ樹脂にガラス繊維が混入さ
れ、電極パッド等が形成された基板本体１１を３枚以上
準備する。この準備したものを液状ソルダレジスト中に
浸積させる。なお、電極パッドなどは、図２（Ａ）のと
きと同じであるので、図示されていない。
【００６６】この結果、各基板本体１１の露出面の全て
がソルダレジスト膜２５で被覆される。さらに、各基板
本体１１がソルダレジスト膜２５を介して接続される。
【００６７】図４（Ｂ）において、ソルダレジスト膜２
５を介して各基板本体１１を１点鎖線Ｂに沿ってダイシ
ングで切断する。
【００６８】この結果、基板本体１１の端部が切断さ
れ、基板本体１１の上面１１ｃにはソルダレジスト膜２
２が、その下面１１ｄにはソルダレジスト膜２３がそれ
ぞれ被覆される。さらに、基板本体１１の周側面１１ａ
は、露出している。
【００６９】図４（Ｃ）において、各基板本体１１を平
面台２６上に載置する。このとき、各基板本体１１の周
側面１１ａ同士の間に一定の隙間２７を設ける。
【００７０】図４（Ｄ）において、上記隙間２７に、耐
水性および撥水性の良いフッ素樹脂部材２４を形成す
る。この結果、各基板本体１１がフッ素樹脂部材２４で
接続され、各基板本体１１の周側面１１ａがフッ素樹脂
部材２４で被覆される。
【００７１】図４（Ｅ）において、フッ素樹脂部材２４
を１点鎖線Ｃに沿ってダイシングで切断する。この結
果、図４（Ｆ）に示すように、基板本体１１の周側面１
１ａがフッ素樹脂部材２４で、その上面１１ｃがソルダ
レジスト膜２２で、その下面１１ｄがソルダレジスト膜
２３でそれぞれ被覆された基板２０が製造される。
【００７２】その後の孔明け工程などは、上記第１実施
例のときと同じである。
【００７３】以上により、図３のＢＧＡ型の半導体装置
が製造される。そして、上記隙間２７に形成される部材
は、ＳｉＮ部材、バンプ１より融点の高い金属部材、ま
たは、バンプ１より融点の高いポリエステル部材でもよ
い。
【００７４】次に、図５を用いて本発明の第３実施例に
係るＢＧＡ型の半導体装置を説明する。図５（Ａ）はこ
のＢＧＡ型の半導体装置の断面図を示し、図５（Ｂ）は
このＢＧＡ型の半導体装置の平面図を示す。図５におい
て図３と同一部分には同一符号を付している。
【００７５】このＢＧＡ型の半導体装置は、基板３０を
有することが図３のものと異なる。この基板３０は、基
板本体１１とソルダレジスト膜２２、２３とポリイミド
部材３１と耐水部材３２と電極パッド１３などで構成さ
れる。この基板３０の下面３０ａには、バンプ１が格子
状に形成されている。
【００７６】この基板本体１１は基板本体１１の周側面
１１ａには、接着剤（図示略）を介してポリイミド部材
３１が被覆されている。このポリイミド部材３１はバン
プ１より融点が高い。
【００７７】このポリイミド部材３１の外周面には、耐
水部材３２が被着されている。この耐水部材３２はバン
プ１より融点が高く、耐水性および撥水性が良好なもの
であり、ポリイミド部材３１との接合強度が高いもので
ある。
【００７８】したがって、このＢＧＡ型の半導体装置
は、基板本体１１の周側面１１ａがポリイミド部材３１
を介して耐水部材３２で覆われている。このため、この
周側面１１ａから基板本体１１内に水分が侵入しない構
造となる。
【００７９】また、図５のＢＧＡ型の半導体装置にあっ
ては、耐水部材３２が基板本体１１にポリイミド部材３
１を介して接合されている。このため、基板本体１１に
対する耐水部材３２の接合強度が小さなものでも、ポリ
イミド部材３１には耐水部材３２が強固に接合される。
【００８０】この耐水部材３２の材質としては、ポリイ
ミド部材３１と強固に接合され、バンプ１の融点より高
く、耐水性および撥水性に優れたものであればよい。例
えば、フッ素樹脂、ＳｉＮ、Ａｌが該当する。
【００８１】その他の作用および効果は、上記第２実施
例のものと同じである。
【００８２】次に、図５のＢＧＡ型の半導体装置の製造
方法を図６を用いて説明する。図６（Ａ）、（Ｂ）の製
造工程は、図４（Ａ）、（Ｂ）のときと同じである。こ
の結果、図６（Ｃ）に示すように、基板本体１１の端部
が切断され、基板本体１１の上面１１ｃにはソルダレジ
スト膜２２が、その下面１１ｄにはソルダレジスト膜２
３がそれぞれ被覆される。さらに、基板本体１１の周側
面１１ａは、露出している。
【００８３】次に、下面に接着剤が貼着されたポリイミ
ド部材３１の上面に、ＣＶＤまたはＰＶＤで耐水部材３
２を被着させる。
【００８４】図６（Ｄ）において、ポリイミド部材３１
の上面に耐水部材３２を被着させたものを、ポリイミド
部材３１の下面の接着剤を介して、各基板本体１１の周
側面１１ａに接合する。この結果、基板本体１１の周側
面１１ａが被覆され、基板３０が製造される。
【００８５】その後の工程は、上記第１実施例のときと
同じである。以上により、図５のＢＧＡ型の半導体装置
が製造される。
【００８６】次に、図７を用いて本発明の第４実施例に
係るＢＧＡ型の半導体装置を説明する。図７（Ａ）はこ
のＢＧＡ型の半導体装置の断面図を示し、図７（Ｂ）は
このＢＧＡ型の半導体装置の平面図を示す。図７におい
て図１と同一部分には同一符号を付している。
【００８７】このＢＧＡ型の半導体装置は、基板４０を
有することが図１のものと異なる。この基板４０は、基
板本体１１とソルダレジスト膜１２と耐水部材４１と電
極パッド１３などで構成される。この基板４０の下面４
０ａには、バンプ１が格子状に形成されている。
【００８８】この基板本体１１は基板本体１１の周側面
１１ａには、上記ソルダレジスト膜１２が被覆されてい
る。このソルダレジスト膜１２の外周面には、耐水部材
４１が被着されている。この耐水部材４１はバンプ１よ
り融点が高く、耐水性および撥水性が良好なものであ
り、ソルダレジスト膜１２との接合強度が高いものであ
る。
【００８９】したがって、このＢＧＡ型の半導体装置
は、基板本体１１の周側面１１ａがソルダレジスト膜１
２で覆われている。このため、この周側面１１ａから基
板本体１１内に水分が侵入しない構造となる。
【００９０】また、図７のＢＧＡ型の半導体装置にあっ
ては、耐水部材４１が基板本体１１にソルダレジスト膜
１２を介して接合されている。このため、基板本体１１
に対する耐水部材４１の接合強度が小さなものでも、ソ
ルダレジスト膜１２には耐水部材４１が強固に接合され
る。
【００９１】この耐水部材４１の材質としては、ソルダ
レジスト膜１２と強固に接合され、バンプ１の融点より
高く、耐水性および撥水性に優れたものであればよい。
例えば、フッ素樹脂、ＳｉＮ、Ａｌが該当する。
【００９２】その他の作用および効果は、上記第２実施
例のものと同じである。
【００９３】次に、図７のＢＧＡ型の半導体装置の製造
方法を図８を用いて説明する。
【００９４】図８（Ａ）において、基板本体１１を３枚
以上準備する。この準備したものを液状ソルダレジスト
中に浸積させる。この結果、各基板本体１１の上面１１
ｃ、下面１１ｄ、周側面１１ａがソルダレジスト膜１２
で被覆される。さらに、各基板本体１１がソルダレジス
ト膜１２を介して接続される。
【００９５】図８（Ｂ）において、各基板本体１１の接
続箇所のソルダレジスト膜１２を、１点鎖線Ｄに沿って
ダイシングで切断する。
【００９６】この結果、図８（Ｃ）に示すように、基板
本体１１の周側面１１ａには、ソルダレジスト膜１２が
被覆される。この各基板本体１１を平面台２６上に載置
する。このとき、各基板本体１１をソルダレジスト膜１
２で被覆したもの同士の間に一定の隙間４２を設ける。
【００９７】図８（Ｄ）において、上記隙間４２に、耐
水部材４１を形成する。この結果、各基板本体１１をソ
ルダレジスト膜１２で被覆したものが、耐水部材４１で
接続される。
【００９８】図８（Ｅ）において、耐水部材４１を１点
鎖線Ｅに沿ってダイシングで切断する。この結果、図８
（Ｆ）に示すように、基板本体１１がソルダレジスト膜
１２で覆われ、このソルダレジスト膜１２の外周面が耐
水部材４１で覆われた基板４０が製造される。
【００９９】その後の孔明け工程などは、上記第１実施
例のときと同じである。以上により、図７のＢＧＡ型の
半導体装置が製造される。
【０１００】
【発明の効果】以上のように請求項１の発明によれば、
基板本体の周側面をバンプより高い融点を有する耐水部
材で被覆している。このため、耐水部材が基板本体内へ
の水分の侵入を防止する。この結果、基板本体内への水
分侵入に基づく半導体装置の特性不良の発生を防止する
ことができる。
【０１０１】さらに、基板本体内に水分が侵入しないの
で、基板本体の材質として、ガラス繊維を含んだエポキ
シ樹脂を用いることができる。このため、基板本体に高
い機械的強度および良好な耐熱性を付与することができ
る。
【０１０２】また、請求項２の発明によれば、請求項１
の基板本体が多層構造であり、この内層に配線が形成さ
れている。このため、耐水部材が基板本体の内層の配線
を腐食させないので、半導体装置の特性不良が引き起こ
されることがない。また、基板本体の内層の配線は腐食
しないので、断線することもない。さらに、基板本体の
内層の配線の断線がないので、半導体装置の寿命が短く
なることもない。
【０１０３】また、請求項３の発明によれば、請求項１
の耐水部材がソルダレジスト膜である。このため、ソル
ダレジスト膜が基板本体の周側面を被覆する。この結
果、このソルダレジスト膜と、基板本体の上面及び下面
に被覆されたソルダレジスト膜とを一体化することがで
きる。このため、周側面のソルダレジスト膜と、上面及
び下面のソルダレジスト膜との接合強度を強固にするこ
とができる。
【０１０４】また、請求項４の発明によれば、請求項１
の耐水部材が接合部材を介して基板本体の周側面に被覆
されている。このため、接合部材が基板本体の周側面と
耐水部材との接合を介在する。この結果、基板本体の周
側面との接合強度の低い耐水部材を用いることができ
る。
【０１０５】また、請求項５の発明によれば、請求項１
の耐水部材がソルダレジスト膜に第２の耐水部材を被覆
したものである。このため、基板本体の周側面を被覆す
るソルダレジスト膜への水分の侵入を防止する。この結
果、さらに、基板本体の周側面への水分の侵入を防止す
ることができる。
【０１０６】また、請求項６の発明によれば、基板本体
の周側面をバンプより高い融点を有する耐水部材で被覆
する。このため、耐水部材がバンプ形成の際に溶けるこ
とがない。
【０１０７】また、請求項７の発明によれば、請求項６
の第２工程に代えて、基板の基板本体の周側面にソルダ
レジスト膜を形成する工程を有する。このため、第２工
程のソルダレジスト膜と上記第１工程のソルダレジスト
膜とを一体に形成することができる。すなわち、第１工
程と第２工程を同時に行うことができる。
【０１０８】また、請求項８の発明によれば、請求項６
の第２工程に代えて、接合部材に耐水部材を形成し、基
板の基板本体の周側面にこの接合部材を形成する工程を
有する。このため、耐水部材と基板本体の周側面との接
合強度を強化することができる。
【０１０９】また、請求項９の発明によれば、請求項６
の第２工程に代えて、基板の基板本体の周側面にソルダ
レジスト膜を形成し、このソルダレジスト膜に第２の耐
水部材を形成する工程を有する。このため、第２の耐水
部材によりソルダレジスト膜への水分の侵入を防止させ
ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るＢＧＡ型の半導体装
置を示す図である。
【図２】図１の製造工程図である。
【図３】本発明の第２実施例に係るＢＧＡ型の半導体装
置を示す図である。
【図４】図３の製造工程図である。
【図５】本発明の第３実施例に係るＢＧＡ型の半導体装
置を示す図である。
【図６】図５の製造工程図である。
【図７】本発明の第４実施例に係るＢＧＡ型の半導体装
置を示す図である。
【図８】図７の製造工程図である。
【図９】従来のＢＧＡ型の半導体装置の断面図である。
【符号の説明】
１ バンプ ３ 半導体素子 ４ ワイヤー ５ 樹脂パッケージ １０ 基板 １１ 基板本体 １２ ソルダレジスト膜 １３ 電極パッド １４ 半導体素子用孔 １５ バンプ用孔 ２０ 基板 ２２ ソルダレジスト膜 ２３ ソルダレジスト膜 ２４ フッ素樹脂部材 ２５ 液状ソルダレジスト ２６ 平面台 ２７ 隙間 ３０ 基板 ３１ ポリイミド部材 ３２ 耐水部材 ４０ 基板 ４１ 耐水部材 ４２ 隙間
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 下面（１０ａ、２０ａ、３０ａ、４０
    ａ）にバンプ（１）を有する基板（１０、２０、３０、
    ４０）と、 この基板（１０、２０、３０、４０）上に搭載され、該
    バンプ（１）と電気的に接続された半導体素子（３）
    と、 上記基板（１０、２０、３０、４０）上に形成され、上
    記半導体素子（３）を封止する樹脂パッケージ部（５）
    と、 上記基板（１０、２０、３０、４０）の基板本体（１
    １）の上面（１１ｃ）および下面（１１ｄ）を被覆する
    ソルダレジスト膜（１２、２２、２３）と、を備えた半
    導体装置において、 上記基板本体（１１）の周側面（１１ａ）を上記バンプ
    （１）より高い融点を有する耐水部材（１２、２４、３
    ２、４１）で被覆したことを特徴とする半導体装置。
  2. 【請求項２】 請求項１の基板本体（１１）が多層構造
    であり、この内層に配線が形成されたことを特徴とする
    半導体装置。
  3. 【請求項３】 請求項１の耐水部材がソルダレジスト膜
    （１２）であることを特徴とする半導体装置。
  4. 【請求項４】 請求項１の耐水部材（３２）が接合部材
    （３１）を介して基板本体（１１）の周側面（１１ａ）
    に被覆されたことを特徴とする半導体装置。
  5. 【請求項５】 請求項１の耐水部材がソルダレジスト膜
    （１２）に第２の耐水部材（４１）を被覆したものであ
    ることを特徴とする半導体装置。
  6. 【請求項６】 基板（１０、２０、３０、４０）の基板
    本体（１１）の上面（１１ｃ）および下面（１１ｄ）に
    ソルダレジスト膜（１２、２２、２３）を形成する第１
    工程と、 この基板本体（１１）の周側面（１１ａ）をバンプ
    （１）より高い融点を有する耐水部材（１２、２４、３
    ２、４１）で被覆する第２工程と、 基板（１０、２０、３０、４０）上に半導体素子（３）
    を搭載する第３工程と、 この半導体素子（３）を封止する樹脂パッケージ部
    （５）を基板（１０、２０、３０、４０）上に形成する
    第４工程と、 基板（１０、２０、３０、４０）の下面（１０ａ、２０
    ａ、３０ａ、４０ａ）に半導体素子（３）と電気的に接
    続されるバンプ（１）を形成する第５工程と、で構成し
    たことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項６の第２工程に代えて、基板（１
    ０）の基板本体（１１）の周側面（１１ａ）にソルダレ
    ジスト膜（１２）を形成する工程を有することを特徴と
    する半導体装置の製造方法。
  8. 【請求項８】 請求項６の第２工程に代えて、接合部材
    （３１）に耐水部材（３２）を形成し、基板（１０）の
    基板本体（１１）の周側面（１１ａ）にこの接合部材
    （３１）を形成する工程を有することを特徴とする半導
    体装置の製造方法。
  9. 【請求項９】 請求項６の第２工程に代えて、基板（１
    ０）の基板本体（１１）の周側面（１１ａ）にソルダレ
    ジスト膜（１２）を形成し、このソルダレジスト膜（１
    ２）に第２の耐水部材（４１）を形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
JP6081934A 1994-04-20 1994-04-20 半導体装置及びその製造方法 Withdrawn JPH07297313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6081934A JPH07297313A (ja) 1994-04-20 1994-04-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6081934A JPH07297313A (ja) 1994-04-20 1994-04-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07297313A true JPH07297313A (ja) 1995-11-10

Family

ID=13760319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6081934A Withdrawn JPH07297313A (ja) 1994-04-20 1994-04-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07297313A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270589A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置の構造
KR100240525B1 (ko) * 1995-11-29 2000-01-15 가나이 쓰도무 반도체장치 및 그것을 사용한 전자장치
JP2007208164A (ja) * 2006-02-06 2007-08-16 Shiima Denshi Kk 半導体装置用基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240525B1 (ko) * 1995-11-29 2000-01-15 가나이 쓰도무 반도체장치 및 그것을 사용한 전자장치
JPH10270589A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置の構造
JP2007208164A (ja) * 2006-02-06 2007-08-16 Shiima Denshi Kk 半導体装置用基板及びその製造方法

Similar Documents

Publication Publication Date Title
US6646338B2 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6734557B2 (en) Semiconductor device
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR100344929B1 (ko) 반도체장치의 제조방법
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US7981725B2 (en) Fabricating process of a chip package structure
JP3238004B2 (ja) 半導体装置の製造方法
US5663530A (en) Wire bond tape ball grid array package
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
JPH0883865A (ja) 樹脂封止型半導体装置
US7847414B2 (en) Chip package structure
JPH07297313A (ja) 半導体装置及びその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
TWI393197B (zh) 晶片封裝
US6215169B1 (en) Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
KR200304743Y1 (ko) 칩 사이즈 패키지
JP3145892B2 (ja) 樹脂封止型半導体装置
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조
JP2003017624A (ja) 半導体装置
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010703