JPH10270589A - 半導体装置の構造 - Google Patents
半導体装置の構造Info
- Publication number
- JPH10270589A JPH10270589A JP9071684A JP7168497A JPH10270589A JP H10270589 A JPH10270589 A JP H10270589A JP 9071684 A JP9071684 A JP 9071684A JP 7168497 A JP7168497 A JP 7168497A JP H10270589 A JPH10270589 A JP H10270589A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- type substrate
- paste
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップ１を、下面に外部接続用端子電極
６の多数個をマトリックス状に並べて設けたチップ型基
板３の上面にペースト８にて固着して成るＣＳＰ型の半
導体装置において、前記ペースト８に起因して前記ＩＣ
チップ１とチップ型基板３との間のワイヤボンディング
にミスが発生することを、チップ型基板の大型を招来す
ることなく低減する。 【手段】 前記チップ型基板３の上面に、隆起部４を、
前記ＩＣチップ１の周囲を囲うように設けて、前記ペー
スト８の外側への流れ広がりを阻止する。
６の多数個をマトリックス状に並べて設けたチップ型基
板３の上面にペースト８にて固着して成るＣＳＰ型の半
導体装置において、前記ペースト８に起因して前記ＩＣ
チップ１とチップ型基板３との間のワイヤボンディング
にミスが発生することを、チップ型基板の大型を招来す
ることなく低減する。 【手段】 前記チップ型基板３の上面に、隆起部４を、
前記ＩＣチップ１の周囲を囲うように設けて、前記ペー
スト８の外側への流れ広がりを阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップを、下
面に多数個の外部接続用端子電極をマトリックス状に設
けたチップ型基板の上面に、当該ＩＣチップにおける多
数個の電極パッドが前記チップ型基板の下面における各
端子電極の各々に電気的に接続するように搭載して成る
いわゆるエリアアレイパッケージ型半導体装置の構造に
関するものである。
面に多数個の外部接続用端子電極をマトリックス状に設
けたチップ型基板の上面に、当該ＩＣチップにおける多
数個の電極パッドが前記チップ型基板の下面における各
端子電極の各々に電気的に接続するように搭載して成る
いわゆるエリアアレイパッケージ型半導体装置の構造に
関するものである。
【０００２】
【従来の技術】従来、この種の半導体装置の一つに、チ
ップ型基板の上面のうちＩＣチップの周囲の部分に、当
該チップ型基板の下面における各外部接続用端子電極の
各々に電気的に導通する多数個のボンディングパッドを
設けて、この各ボンディングパッドと、前記ＩＣチップ
における各電極パッドとの間の各々を細い金属線のワイ
ヤボンディングにて電気的に接続すると言う構成にして
いるものがある。
ップ型基板の上面のうちＩＣチップの周囲の部分に、当
該チップ型基板の下面における各外部接続用端子電極の
各々に電気的に導通する多数個のボンディングパッドを
設けて、この各ボンディングパッドと、前記ＩＣチップ
における各電極パッドとの間の各々を細い金属線のワイ
ヤボンディングにて電気的に接続すると言う構成にして
いるものがある。
【０００３】
【発明が解決しようとする課題】しかし、このものは、
パッケージ基板の上面に搭載したＩＣチップを、ペース
トにてチップ型基板に対して固着するようにしている
が、この固着に際し、前記ペーストが、チップ型基板の
上面のうち前記ＩＣチップの周囲に設けられているボン
ディングパッドに向かって流れ広がってこれに付着する
ことになるから、この各ボンディングパッドに対してワ
イヤボンディングにおける金属線を接合することができ
ないと言うワイヤボンディングミスが多発するおそれが
大きいのである。
パッケージ基板の上面に搭載したＩＣチップを、ペース
トにてチップ型基板に対して固着するようにしている
が、この固着に際し、前記ペーストが、チップ型基板の
上面のうち前記ＩＣチップの周囲に設けられているボン
ディングパッドに向かって流れ広がってこれに付着する
ことになるから、この各ボンディングパッドに対してワ
イヤボンディングにおける金属線を接合することができ
ないと言うワイヤボンディングミスが多発するおそれが
大きいのである。
【０００４】また、このペーストの広がりに起因するワ
イヤボンディングミスを低減することのために、前記Ｉ
Ｃチップの外周面から前記各ボンディングパッドでの距
離を大きくすることにより、ペーストが各ボンディング
パッドに対して付着しないように構成することは、前記
チップ型基板の大型化、ひいては、半導体装置の大型化
及び重量のアップを招来すると言う問題があった。
イヤボンディングミスを低減することのために、前記Ｉ
Ｃチップの外周面から前記各ボンディングパッドでの距
離を大きくすることにより、ペーストが各ボンディング
パッドに対して付着しないように構成することは、前記
チップ型基板の大型化、ひいては、半導体装置の大型化
及び重量のアップを招来すると言う問題があった。
【０００５】本発明は、この問題を解消し、小型・軽量
化を確実に達成できるようにした構造を提供することを
技術的課題とするものである。
化を確実に達成できるようにした構造を提供することを
技術的課題とするものである。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「ＩＣチップを、下面に多数個の外部
接続用端子電極をマトリックス状に設けたチップ型基板
の上面に搭載し、このＩＣチップにおける各電極パッド
と、前記チップ型基板の上面に設けた各ボンディングパ
ッドとの間を金属線にワイヤボンディングして成る半導
体装置において、前記チップ型基板の上面のうち前記Ｉ
Ｃチップの外側面と前記ボンディングパッドとの間の部
位に、隆起部を、前記ＩＣチップにおける周囲を囲うよ
うに設ける。」と言う構成にした。
るため本発明は、「ＩＣチップを、下面に多数個の外部
接続用端子電極をマトリックス状に設けたチップ型基板
の上面に搭載し、このＩＣチップにおける各電極パッド
と、前記チップ型基板の上面に設けた各ボンディングパ
ッドとの間を金属線にワイヤボンディングして成る半導
体装置において、前記チップ型基板の上面のうち前記Ｉ
Ｃチップの外側面と前記ボンディングパッドとの間の部
位に、隆起部を、前記ＩＣチップにおける周囲を囲うよ
うに設ける。」と言う構成にした。
【０００７】
【発明の作用・効果】このように構成することにより、
ＩＣチップを、チップ型基板の上面に対してペーストに
て固着するに際して、前記ペーストがＩＣチップより外
側に位置する各ボンディングパッドに向かって流れ広が
ることを、前記隆起部にて確実に阻止することができ
る。
ＩＣチップを、チップ型基板の上面に対してペーストに
て固着するに際して、前記ペーストがＩＣチップより外
側に位置する各ボンディングパッドに向かって流れ広が
ることを、前記隆起部にて確実に阻止することができ
る。
【０００８】従って、本発明によると、ペーストに起因
するワイヤボンディングミスの発生を確実に防止できる
と共に、ＩＣチップの外側面から各ボンディングパッド
までの距離を狭くできて、チップ型基板の小型化、ひい
ては、半導体装置の小型・軽量化を達成できる効果を有
する。
するワイヤボンディングミスの発生を確実に防止できる
と共に、ＩＣチップの外側面から各ボンディングパッド
までの距離を狭くできて、チップ型基板の小型化、ひい
ては、半導体装置の小型・軽量化を達成できる効果を有
する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を、図
１〜図３の図面について説明する。この図において符号
１は、ＩＣチップを示し、このＩＣチップ１の上面に
は、その中央の部分に能動回路又は従動回路等のような
各種の回路素子が設けられ、また、その周囲の部分に前
記各種の回路素子に対する接続用電極パッド２の多数個
が、四つの各辺に沿って適宜ピッチの間隔で設けられて
いる。
１〜図３の図面について説明する。この図において符号
１は、ＩＣチップを示し、このＩＣチップ１の上面に
は、その中央の部分に能動回路又は従動回路等のような
各種の回路素子が設けられ、また、その周囲の部分に前
記各種の回路素子に対する接続用電極パッド２の多数個
が、四つの各辺に沿って適宜ピッチの間隔で設けられて
いる。
【００１０】符号３は、前記ＩＣチップ１が搭載される
チップ型基板を示し、このチップ型基板３は、ガラスエ
ポキシ樹脂又はポリイミド樹脂等のような合成樹脂製
で、その上面における周囲の部分には、適宜高さ寸法の
合成樹脂製の隆起部４が、前記ＩＣチップ１の周囲を囲
うように設けられ、この隆起部４の上面に、少なくとも
前記ＩＣチップ１における各電極パッド２と同数個のボ
ンディングパッド５が、四つの各辺に沿って適宜ピッチ
の間隔で設けられる。
チップ型基板を示し、このチップ型基板３は、ガラスエ
ポキシ樹脂又はポリイミド樹脂等のような合成樹脂製
で、その上面における周囲の部分には、適宜高さ寸法の
合成樹脂製の隆起部４が、前記ＩＣチップ１の周囲を囲
うように設けられ、この隆起部４の上面に、少なくとも
前記ＩＣチップ１における各電極パッド２と同数個のボ
ンディングパッド５が、四つの各辺に沿って適宜ピッチ
の間隔で設けられる。
【００１１】また、前記チップ型基板３の下面には、本
発明における外部接続用端子電極としての半田又は金等
のような金属製バンプ６の多数個が、縦方向及び横方向
の両方について適宜ピッチ間隔のマトリックス状に並べ
て設けられている。更にまた、前記チップ型基板３にお
ける上面の前記各ボンディングパッド５と、その下面に
おける各外部接続用端子電極としての各バンプ６との相
互間は、当該チップ型基板３に形成した銅膜による配線
パターン７にて電気的に接続されている。
発明における外部接続用端子電極としての半田又は金等
のような金属製バンプ６の多数個が、縦方向及び横方向
の両方について適宜ピッチ間隔のマトリックス状に並べ
て設けられている。更にまた、前記チップ型基板３にお
ける上面の前記各ボンディングパッド５と、その下面に
おける各外部接続用端子電極としての各バンプ６との相
互間は、当該チップ型基板３に形成した銅膜による配線
パターン７にて電気的に接続されている。
【００１２】そして、前記ＩＣチップ１を、前記チップ
型基板３の上面に、その間にペースト８を塗布して搭載
したのち、このペースト８を乾燥・硬化することによ
り、前記ＩＣチップ１をチップ型基板３に対して固着す
るのである。この場合において、前記チップ型基板３の
上面には、隆起部４が、前記ＩＣチップ１の周囲を囲う
ように設けられていることにより、前記ペースト８が、
ＩＣチップ１より外側に位置する各ボンディングパッド
５に向かって流れ広がることを、前記隆起部４にて確実
に阻止することができるのである。
型基板３の上面に、その間にペースト８を塗布して搭載
したのち、このペースト８を乾燥・硬化することによ
り、前記ＩＣチップ１をチップ型基板３に対して固着す
るのである。この場合において、前記チップ型基板３の
上面には、隆起部４が、前記ＩＣチップ１の周囲を囲う
ように設けられていることにより、前記ペースト８が、
ＩＣチップ１より外側に位置する各ボンディングパッド
５に向かって流れ広がることを、前記隆起部４にて確実
に阻止することができるのである。
【００１３】このようにして、ＩＣチップ１をチップ型
基板３に対して固着すると、このＩＣチップ１の上面に
おける各電極パッド２と、チップ型基板３の上面におけ
る各ボンディングパッド５との相互間の各々を、細い金
属線９によるワイヤボンディングにて電気的に接続した
のち、前記ＩＣチップ１及び各金属線９の部分の全体
を、合成樹脂製のモールド部にて密封することにより、
半導体装置の完成品にするのである。
基板３に対して固着すると、このＩＣチップ１の上面に
おける各電極パッド２と、チップ型基板３の上面におけ
る各ボンディングパッド５との相互間の各々を、細い金
属線９によるワイヤボンディングにて電気的に接続した
のち、前記ＩＣチップ１及び各金属線９の部分の全体
を、合成樹脂製のモールド部にて密封することにより、
半導体装置の完成品にするのである。
【００１４】なお、前記実施の形態は、チップ型基板３
の上面に、隆起部４を、当該隆起部４がチップ型基板３
の外周面にまで延びるように広幅状に設けて、この隆起
部４の上面に、当該チップ型基板３における各ボンディ
ングパッド５を設けると言う構成にした場合を示した
が、本発明は、これに限らず、隆起部を、ＩＣチップ１
と各ボンディングパッド５との間の部分のみに狭幅状に
して設けると言う構成しても良いのである。
の上面に、隆起部４を、当該隆起部４がチップ型基板３
の外周面にまで延びるように広幅状に設けて、この隆起
部４の上面に、当該チップ型基板３における各ボンディ
ングパッド５を設けると言う構成にした場合を示した
が、本発明は、これに限らず、隆起部を、ＩＣチップ１
と各ボンディングパッド５との間の部分のみに狭幅状に
して設けると言う構成しても良いのである。
【００１５】しかし、前記した実施の形態のように構成
することにより、チップ型基板３における各ボンディン
グパッド５と、ＩＣチップ１における各電極パッド２と
の間の段差を小さくできるから、ワイヤボンディングに
際して、金属線９の使用量を少なくできる等の利点を有
する。
することにより、チップ型基板３における各ボンディン
グパッド５と、ＩＣチップ１における各電極パッド２と
の間の段差を小さくできるから、ワイヤボンディングに
際して、金属線９の使用量を少なくできる等の利点を有
する。
【図１】本発明の実施の形態を示す分解斜視図である。
【図２】図１の拡大縦断正面図である。
【図３】本発明の実施の形態を示す拡大縦断正面図であ
る。
る。
１ ＩＣチップ ２ 電極パッド ３ チップ型基板 ４ 隆起部 ５ ボンディングパッド ６ 外部接続用端子電極としてのバ
ンプ ７ 配線パターン ８ ペースト ９ 金属線 １０ モールド部
ンプ ７ 配線パターン ８ ペースト ９ 金属線 １０ モールド部
Claims (1)
- 【請求項１】ＩＣチップを、下面に多数個の外部接続用
端子電極をマトリックス状に設けたチップ型基板の上面
に搭載し、このＩＣチップにおける各電極パッドと、前
記チップ型基板の上面に設けた各ボンディングパッドと
の間を金属線にワイヤボンディングして成る半導体装置
において、 前記チップ型基板の上面のうち前記ＩＣチップの外側面
と前記ボンディングパッドとの間の部位に、隆起部を、
前記ＩＣチップにおける周囲を囲うように設けたことを
特徴とする半導体装置の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07168497A JP4132124B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07168497A JP4132124B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270589A true JPH10270589A (ja) | 1998-10-09 |
| JP4132124B2 JP4132124B2 (ja) | 2008-08-13 |
Family
ID=13467641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07168497A Expired - Lifetime JP4132124B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4132124B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61146977U (ja) * | 1985-03-04 | 1986-09-10 | ||
| JPH0531226U (ja) * | 1991-09-30 | 1993-04-23 | 東北日本電気株式会社 | ダイボンデイングペーストはみ出し防止枠付き混成集積回路基板 |
| JPH06244307A (ja) * | 1993-02-17 | 1994-09-02 | Nippon Cement Co Ltd | 低温焼成多層セラミック回路基板の製造方法 |
| JPH0745641A (ja) * | 1993-07-30 | 1995-02-14 | Matsushita Electric Works Ltd | 半導体装置の実装方法 |
| JPH07297313A (ja) * | 1994-04-20 | 1995-11-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0878554A (ja) * | 1994-09-01 | 1996-03-22 | Nec Corp | Ｂｇａ型半導体装置 |
| JPH0917906A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Corp | 半導体用パッケージ |
-
1997
- 1997-03-25 JP JP07168497A patent/JP4132124B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61146977U (ja) * | 1985-03-04 | 1986-09-10 | ||
| JPH0531226U (ja) * | 1991-09-30 | 1993-04-23 | 東北日本電気株式会社 | ダイボンデイングペーストはみ出し防止枠付き混成集積回路基板 |
| JPH06244307A (ja) * | 1993-02-17 | 1994-09-02 | Nippon Cement Co Ltd | 低温焼成多層セラミック回路基板の製造方法 |
| JPH0745641A (ja) * | 1993-07-30 | 1995-02-14 | Matsushita Electric Works Ltd | 半導体装置の実装方法 |
| JPH07297313A (ja) * | 1994-04-20 | 1995-11-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0878554A (ja) * | 1994-09-01 | 1996-03-22 | Nec Corp | Ｂｇａ型半導体装置 |
| JPH0917906A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Corp | 半導体用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4132124B2 (ja) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5817540A (en) | Method of fabricating flip-chip on leads devices and resulting assemblies | |
| US7662672B2 (en) | Manufacturing process of leadframe-based BGA packages | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| US6528722B2 (en) | Ball grid array semiconductor package with exposed base layer | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| US20060043556A1 (en) | Stacked packaging methods and structures | |
| US5790378A (en) | High density integrated circuit package including interposer | |
| JPH0897312A (ja) | 半導体パッケージおよびその製造方法 | |
| US6864588B2 (en) | MCM package with bridge connection | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH0837253A (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| US20040169273A1 (en) | Ball grid array semiconductor package and method of fabricating the same | |
| JP3430976B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
| JPH10270589A (ja) | 半導体装置の構造 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| US20090096070A1 (en) | Semiconductor package and substrate for the same | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051019 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |