JPH07297315A

JPH07297315A - 半導体パッケージの製造方法

Info

Publication number: JPH07297315A
Application number: JP8698794A
Authority: JP
Inventors: Kaoru Mukai; 薫向井
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1994-04-25
Filing date: 1994-04-25
Publication date: 1995-11-10

Abstract

(57)【要約】【目的】ＰＧＡのようなリード・ピンを有する半導体
装置において、半導体装置を構成するプリント基板の回
路パターンと、該プリント基板に穿設したバイアホール
に挿入されるリード・ピンとの導通信頼性を向上させ
る。【構成】第１のプリント基板（１）と第２のプリント
基板（２）を貼着して形成される半導体装置において、
上記第１及び第２のプリント基板（１）（２）に外部接
続端子用のリード・ピン（３）を挿入する複数のバイア
ホール（４）を穿設し、第１又は第２のプリント基板
（１）（２）に形成されたバイアホール（４）の少なく
とも一箇所以上の直径が上記外部接続端子用のリード・
ピン（３）の直径よりも０．５ｍｍ以上大きい大径のバ
イアホール（５）を形成し、この大径のバイアホール
（５）に導電性材料（６）が注入されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器、電気機器に
利用される、半導体チップを搭載する半導体パッケージ
に関するものである。

【０００２】

【従来の技術】コンピュータの大容量化、高速化にとも
ない、論理ＬＳＩや画像処理ＬＳＩ等の半導体チップが
実装される半導体パッケージの微細配線化が急速に進行
している。

【０００３】ところが、配線の微細化にも限界があり、
その障壁を回避するために回路パターンを多層に積み重
ねた多層プリント配線板を利用した半導体パッケージが
用いられるようになった。

【０００４】このような半導体パッケージの一例とし
て、ピングリッドアレイ（ＰＧＡ）（１ａ）を引用して
説明すると、図４に示す如く、各層に複数の回路パター
ンが形成され、さらに表面から裏面にわたって各層を貫
通する複数のバイアホール（１２）が穿設されている。
そして、各層の回路パターンはバイアホール（１２）を
介して半導体パッケージの表面から裏面に導通されてい
る。

【０００５】さらに、上記半導体パッケージを構成する
多層プリント配線板（９）には、図４、図５に示す如
く、半導体チップ（２）を搭載する凹状の搭載部（８）
が形成され、この搭載部（８）の周囲に形成された上記
回路パターンには、搭載された半導体チップとワイヤボ
ンディング（４）により接続されるワイヤボンディング
パット（５）が形成されている。このワイヤボンディン
グパット（５）は、インナーリード（７）の終端部に形
成され、上記搭載部（８）の周囲に列設されている。

【０００６】このワイヤボンディングパット（５）は、
半導体チップの高集積化や高密度化にともなって、ワイ
ヤボンディング（４）により接続される半導体チップの
電極の数が増加し、それに伴いワイヤボンディングパッ
ト（５）の数も増加するとともに、ワイヤボンディング
のそれぞれのピッチ間隔も狭くならざるを得なくなっ
た。

【０００７】ところが、図６のワイヤボンディングパッ
トの周辺拡大図に示す如く、搭載する半導体チップの種
類によって、ワイヤボンディングパット（５）が均一に
列設されたものばかりではなく、所々のワイヤボンディ
ングパット（５）が抜けた回路パターンが形成されてい
る。この様に粗密な回路パターンを形成する際、たとえ
ば、エッチング処理等を行うと、回路パターンの密度に
よりエッチング処理液の液溜まりの量の違いが発生し、
液溜まりの量が多いところでは、回路パターンの立ち上
がりが他に比べ化学反応が進行してオーバーエッチング
となり、特に、信号線が密集しているワイヤボンディン
グパットにおいては、エッチング精度の差が発生する問
題が生じた。

【０００８】

【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
半導体チップ等を搭載する半導体パッケージにおいて、
該半導体パッケージを構成する基板に形成される回路パ
ターンが回路パターンにより形成される信号線の境界に
エッチング精度の差がなく、均一な立ち上がりを有し、
回路パターンを精度良く形成することができる半導体パ
ッケージの製造方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明に係る半導体パッ
ケージの製造方法は、半導体パッケージを構成する基板
の表面に形成される回路パターンが粗密になった回路パ
ターンを有する半導体パッケージにおいて、回路パター
ンの密度が粗くなった部分に擬似回路パターンを描写
し、均一な密度を有する回路パターンを形成することを
特徴とする。

【００１０】

【作用】本発明に係る半導体パッケージによると、半導
体パッケージを構成する基板の表面に形成されたワイヤ
ボンディングパットとワイヤボンディングパットの間に
ダミーのワイヤボンディングパットを有し、ワイヤボン
ディングパットのそれぞれの間隔を均一にすることがで
きるので、ワイヤボンディングパット等の回路パターン
形成するために、エッチング処理を行う際、エッチング
処理液の液溜まりを均一にすることができる。

【００１１】以下、本発明を添付した図面に沿って詳細
に説明する。

【００１２】

【実施例】

実施例１図１は本発明の一実施例に係る半導体パッケージの斜視
図で、本発明の一実施例であるピングリッドアレイ（Ｐ
ＧＡ）である。

【００１３】図２は、図１に示す半導体パッケージであ
るＰＧＡの上面図である。図１に示す如く、本実施例に
係る半導体パッケージであるＰＧＡは、基板（１）とし
て、多層プリント配線板（９）と、この多層プリント配
線板（９）に対し垂直に立設されたリードピン（１０）
より構成されている。

【００１４】上記多層プリント配線板（９）は、ガラス
エポキシ銅張積層板を用いた多層プリント配線板（９）
で、半導体チップ（２）を搭載する凹状で方形の搭載部
（８）が中央に形成され、この搭載部（８）の周縁が階
段状に成り、この階段状になった周縁の表面には、多層
プリント配線板（９）の内層に形成された回路パターン
（１１）の一部が露出しているものもある。

【００１５】上記多層プリント配線板（９）を形成する
には、周知の多層プリント配線板の製造方法を用いるこ
とができる。ところが、上記多層プリント配線板（９）
に形成される回路パターン（１１）は、図５に示す如
く、中央に形成された搭載部（８）の周囲のワイヤボン
ディングパット（５）が粗密な部分を有する回路パター
ン（１１）で、このまま、露光、エッチング処理と加工
工程を進めると、微細回路であるワイヤボンディングパ
ット（５）の粗密な部分に、エッチング処理工程で液溜
まりが発生し、エッチング精度の差が発生する。そこで
本発明においては、粗密な回路パターン（１１）を無く
すべく、図２に示す如く、回路パターン（１１）が粗く
なった部分に擬似回路パターン（６）を配し、粗密な部
分の無い回路パターンを形成し、多層プリント配線板
（９）の表面に描写する。

【００１６】上記回路パターンを有する多層プリント配
線板（９）を用いて露光、エッチング処理を行い回路形
成を行った半導体パッケージは、ワイヤボンディングパ
ット（５）が形成されている部分を拡大すると、図３に
示すような均一な間隔を保ったワイヤボンディングパッ
ト（５）が形成され、それぞれの間隔を示すワイヤボン
ディングパットピッチは１２０μｍである。

【００１７】上記多層プリント配線板（９）としては、
基材に樹脂ワニスを含浸し乾燥して得られるプリプレグ
の樹脂を硬化した絶縁樹脂基板、またはアルミナ等のセ
ラミック系の絶縁基板が用いられる。この絶縁樹脂基板
の基材としては、特に限定するものではないが、ガラス
繊維やアラミド繊維等の無機材料の方が耐熱性、耐湿性
などに優れて好ましい。また、耐熱性に優れる有機繊維
の布やこれらの混合物を基材として用いることもでき
る。上記基材に含浸する樹脂ワニスとしては、エポキシ
樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、
ポリエステル樹脂、ポリフェニレンオキサイド樹脂等の
単独、変性物、混合物等が用いられる。

【００１８】この多層プリント配線板（９）の中央に形
成された搭載部（８）の周囲には縦、横ともに直線的に
格子状に列設されたバイアホール（１２）が形成されて
いる。このバイアホール（１２）は、直径が１．０ｍｍ
と直径が０．５０ｍｍのめっきされたバイアホール（１
２）で、上記プリント配線板（９）を貫通して穿設さ
れ、直径が１．０ｍｍのめっきされたバイアホール（１
２）にはリードピン（１０）が挿入されいる。

【００１９】本実施例では、半導体パッケージの回路パ
ターンのワイヤボンディングパットが粗密の部分を有
し、密度が粗くなった部分に擬似のワイヤボンディング
パットを形成し、粗密な回路パターンを無くし、露光、
エッチングと回路形成を行って半導体パッケージを製造
している。

【００２０】また、半導体パッケージの回路パターンが
形成される部分は、上述のように半導体パッケージを構
成する多層プリント配線板の上面だけでなく、下面に形
成されるものもある。

【００２１】

【発明の効果】上述のように、本発明の半導体パッケー
ジの製造方法によると、半導体パッケージを構成する基
板の表面に形成する回路パターンが粗密になった回路パ
ターンを有する半導体パッケージにおいて、回路パター
ンの密度が粗くなった部分に擬似回路パターンを描写す
るので、回路パターンの間隔を均一に保ち回路形成する
ことができるので、エッチング処理により回路パターン
を形成する際、エッチング処理液の液溜まりが均一にな
り、回路パターンの形成を精度良く行うことができる。
また、同一の回路パターンが列設するので、回路パター
ンが欠落する異常を容易に発見することができる。

【図面の簡単な説明】

【図１】本発明に係る一実施例の半導体パッケージの斜
視図である。

【図２】本発明に係る一実施例の半導体パッケージの上
面図である。

【図３】本発明に係る一実施例の半導体パッケージの上
面図の一部拡大図である。

【図４】従来の半導体パッケージの斜視図である。

【図５】従来の半導体パッケージの上面図である。

【図６】従来の半導体パッケージの上面図の一部拡大図
である。

【符号の説明】

１基板２半導体チップ３リードピン５ワイヤボンディングパット６擬似ワイヤボンディングパット７インナーリード８搭載部９プリント配線板

Claims

【特許請求の範囲】

【請求項１】半導体パッケージを構成する基板の表面
に形成される回路パターンが粗密になった回路パターン
を有する半導体パッケージにおいて、回路パターンの密
度が粗くなった部分に擬似回路パターン（６）を描写
し、均一な密度を有する回路パターンを形成することを
特徴とする半導体パッケージの製造方法。