JPH0729748Y2 - Rectifier circuit - Google Patents
Rectifier circuitInfo
- Publication number
- JPH0729748Y2 JPH0729748Y2 JP1989117998U JP11799889U JPH0729748Y2 JP H0729748 Y2 JPH0729748 Y2 JP H0729748Y2 JP 1989117998 U JP1989117998 U JP 1989117998U JP 11799889 U JP11799889 U JP 11799889U JP H0729748 Y2 JPH0729748 Y2 JP H0729748Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- output
- transistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、カレントミラー回路を利用した整流回路に関
し、特に無信号時の漏れ電流が皆無となるようにした整
流回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of use] The present invention relates to a rectifier circuit using a current mirror circuit, and more particularly to a rectifier circuit in which no leak current occurs when there is no signal.
第２図に従来の整流回路の回路図を示す。Ａは入力信号
の電圧を電流出力に変換する電圧／電流変換回路、Ｂは
その電流出力を受けてカレントミラー回路により整流す
るカレントミラー整流回路である。FIG. 2 shows a circuit diagram of a conventional rectifier circuit. A is a voltage / current conversion circuit that converts the voltage of the input signal into a current output, and B is a current mirror rectifier circuit that receives the current output and rectifies it by a current mirror circuit.
まず、電圧／電流変換回路Ａにおいて、Q1、Q2は差動回
路を構成するトランジスタであり、その一方のトランジ
スタQ1は電源２でバイアスされた信号源１の電圧を受
け、他方のトランジスタQ2はその電源２の電圧を受け
る。そして、この差動回路の出力は非反転電流、反転電
流となってトランジスタQ3、Q4のコレクタに流れる。First, in the voltage / current conversion circuit A, Q1 and Q2 are transistors forming a differential circuit, one transistor Q1 of which receives the voltage of the signal source 1 biased by the power supply 2 and the other transistor Q2 thereof. It receives the voltage of the power supply 2. Then, the output of this differential circuit becomes a non-inversion current and an inversion current and flows into the collectors of the transistors Q3 and Q4.
このとき、定電流源３の電流を2Ioとし、信号源１の電
圧をトランジスタQ1、Q2で差動増幅して得た信号電流を
ｉとすると、トランジスタQ3のコレクタ電流（非反転電
流）はIo＋ｉとなり、トランジスタQ4のコレクタ電流
（反転電流）はIo−ｉとなる。そして、トランジスタQ3
はトランジスタQ5とカレントミラー接続され、トランジ
スタQ4はトランジスタQ6とカレントミラー接続されてい
るので、トランジスタQ5のコレクタ電流はIo＋ｉ、トラ
ンジスタQ6のコレクタ電流はIo−ｉとなる。At this time, assuming that the current of the constant current source 3 is 2Io and the signal current obtained by differentially amplifying the voltage of the signal source 1 by the transistors Q1 and Q2 is i, the collector current (non-inversion current) of the transistor Q3 is Io + i. Therefore, the collector current (reversal current) of the transistor Q4 becomes Io-i. And transistor Q3
Is current-mirror connected to the transistor Q5, and the transistor Q4 is current-mirror connected to the transistor Q6, so that the collector current of the transistor Q5 is Io + i and the collector current of the transistor Q6 is Io-i.
また、トランジスタQ7はトランジスタQ6のコレクタ電流
を受け、そのトランジスタQ7とトランジスタQ8はカレン
トミラー接続されているので、トランジスタQ8のコレク
タ電流はIo−ｉとなる。Further, the transistor Q7 receives the collector current of the transistor Q6, and since the transistor Q7 and the transistor Q8 are current-mirror connected, the collector current of the transistor Q8 becomes Io-i.
従って、抵抗R1には、トランジスタQ5のコレクタ電流か
らトランジスタQ8のコレクタ電流を差し引いた電流、つ
まり、 （Io＋ｉ）−（Io−ｉ）＝2i なる電流が流れ、差動回路に帰還されることになる。Therefore, a current obtained by subtracting the collector current of the transistor Q8 from the collector current of the transistor Q5, that is, a current of (Io + i) − (Io−i) = 2i flows through the resistor R1 and is fed back to the differential circuit. Become.
一方、カレントミラー整流回路Ｂにおいては、トランジ
スタQ9、Q10がトランジスタQ3とカレントミラー接続さ
れているので、それらのトランジスタQ9、Q10に電流Io
＋ｉが流れる。またトランジスタQ11、Q12はトランジス
タQ4とカレントミラー接続されているので、それらのト
ランジスタQ11、Q12には電流Io−ｉが流れる。On the other hand, in the current mirror rectifier circuit B, the transistors Q9 and Q10 are current-mirror connected to the transistor Q3, so that the current Io flows through the transistors Q9 and Q10.
+ I flows. Since the transistors Q11 and Q12 are current-mirror connected to the transistor Q4, a current Io-i flows through the transistors Q11 and Q12.
更に、トランジスタQ11のコレクタ電流を受けるトラン
ジスタQ13はトランジスタQ14とカレントミラー接続され
ているので、そのトランジスタQ14のコレクタ電流がIo
−ｉとなる。Further, the transistor Q13, which receives the collector current of the transistor Q11, is current-mirror connected to the transistor Q14, so that the collector current of the transistor Q14 is Io.
-I.
この結果、トランジスタQ15には、トランジスタQ9のコ
レクタ電流Io＋ｉ（非反転電流）からトランジスタQ14
のコレクタ電流Io−ｉ（反転電流）を差し引いた電流2i
が流れ、これがそのトランジスタQ15とカレントミラー
接続されたトランジスタQ16から出力端子４に出力され
る。As a result, in the transistor Q15, the collector current Io + i (non-inversion current) of the transistor Q9 is transferred to the transistor Q14.
2i which subtracted collector current Io-i (reversal current) of
Is output to the output terminal 4 from the transistor Q16 which is current-mirror connected to the transistor Q15.
このとき、トランジスタQ10のコレクタ電流を受けるト
ランジスタQ17はトランジスタQ18とカレントミラー接続
されているので、そのトランジスタQ18のコレクタ電流
がIo＋ｉとなる。At this time, since the transistor Q17 which receives the collector current of the transistor Q10 is current-mirror connected to the transistor Q18, the collector current of the transistor Q18 becomes Io + i.
この結果、トランジスタQ19のコレクタ電流は、トラン
ジスタQ12のコレクタ電流Io−ｉ（反転電流）からトラ
ンジスタQ18のコレクタ電流Io＋ｉ（非反転電流）を差
し引いた電流−2iとなるべきであるが、この電流は流れ
ない。つまり、このときトランジスタQ20の出力電流は
零である。ｉが負になったとき流れる。As a result, the collector current of the transistor Q19 should be the current −2i obtained by subtracting the collector current Io + i (non-reversal current) of the transistor Q18 from the collector current Io−i (reversal current) of the transistor Q12. Not flowing. That is, at this time, the output current of the transistor Q20 is zero. Flows when i becomes negative.
このようにして、出力端子４には信号源１の電圧変化を
電圧／電流変換して得た電流2iを全波整流した電流出力
が得られることになる。In this way, a current output obtained by full-wave rectifying the current 2i obtained by converting the voltage change of the signal source 1 into voltage / current is obtained at the output terminal 4.
ところがこの回路では、無信号時（ｉ＝０）には、引算
回路を構成しているトランジスタQ9とQ14又はトランジ
スタQ12とQ18のコレクタ電流がIoとなって、その後段の
整流出力回路を構成しているトランジスタQ15、Q16、Q1
9、Q20には電流が流れないはずである。しかし、実際に
はトランジスタQ14、Q18のコレクタ電圧が0vにはならな
いために、トランジスタQ15、Q19に漏れ電流が生じる。
即ち、無信号時に出力端子４に電流が現れてしまうとい
う問題があった。また、このようなことから小信号時に
も漏れ電流が問題となっていた。However, in this circuit, when there is no signal (i = 0), the collector current of the transistors Q9 and Q14 or the transistors Q12 and Q18 forming the subtraction circuit becomes Io, and the subsequent rectification output circuit is formed. Transistors Q15, Q16, Q1
9. No current should flow in Q20. However, since the collector voltages of the transistors Q14 and Q18 do not actually become 0v, leakage current occurs in the transistors Q15 and Q19.
That is, there is a problem that a current appears at the output terminal 4 when there is no signal. Further, because of this, the leakage current has been a problem even at the time of a small signal.
本考案はこのような点に鑑みてなされたものであり、そ
の目的は漏れ電流を皆無にして、無信号時及び小信号時
の整流精度を向上させた整流回路を提供することであ
る。The present invention has been made in view of the above circumstances, and an object thereof is to provide a rectifier circuit that eliminates leakage current and improves the rectification accuracy when there is no signal and when there is a small signal.
このために本考案は、全波整流すべき交流信号が両入力
端子間に印加される第１差動増幅回路と、該第１差動増
幅回路の非反転出力電流を取り出す第１カレントミラー
回路と、上記差動増幅回路の反転出力電流を取り出す第
２カレントミラー回路と、上記第１カレントミラー回路
の出力電流から上記第２カレントミラー回路の出力電流
を差し引いた電流を取り出す第１引算回路と、上記第２
カレントミラー回路の出力電流から上記第１カレントミ
ラー回路の出力電流を差し引いた電流を取り出す第２引
算回路と、一方の入力端子に基準電圧が印加され他方の
入力端子に上記第１引算回路の出力端子が接続された第
２差動増幅回路と、一方の入力端子に上記基準電圧が印
加され他方の入力端子に上記第２引算回路の出力端子が
接続された第３差動増幅回路と、上記第２差動増幅回路
の上記一方の入力端子側のトランジスタの出力電流を取
り出す第３カレントミラー回路と、上記第３差動増幅回
路の上記一方の入力端子側のトランジスタの出力電流を
取り出す第４カレントミラー回路とを具備し、上記第２
差動増幅回路が上記第１カレントミラー回路の出力電流
よりも上記第２カレントミラー回路の出力電流が大きい
ときに動作して上記第３カレントミラー回路に出力を出
し、上記第３差動増幅回路が上記第１カレントミラー回
路の出力電流よりも上記第２カレントミラー回路の出力
電流が小さいときに動作して上記第４カレントミラー回
路に出力を出し、上記第３、第４のカレントミラー回路
の出力電流を加算して出力端子に出力するように構成し
た。To this end, the present invention provides a first differential amplifier circuit in which an AC signal to be full-wave rectified is applied between both input terminals, and a first current mirror circuit for extracting a non-inverted output current of the first differential amplifier circuit. A second current mirror circuit for extracting the inverted output current of the differential amplifier circuit, and a first subtraction circuit for extracting a current obtained by subtracting the output current of the second current mirror circuit from the output current of the first current mirror circuit. And the second
A second subtraction circuit for extracting a current obtained by subtracting the output current of the first current mirror circuit from the output current of the current mirror circuit; and a first subtraction circuit for applying a reference voltage to one input terminal and the other input terminal. Differential amplifier circuit to which the output terminal of the second subtraction circuit is connected, and a third differential amplifier circuit to which the reference voltage is applied to one input terminal and the output terminal of the second subtraction circuit is connected to the other input terminal. And a third current mirror circuit for extracting the output current of the transistor on the one input terminal side of the second differential amplifier circuit, and the output current of the transistor on the one input terminal side of the third differential amplifier circuit. A fourth current mirror circuit for extracting the second current mirror circuit,
The differential amplifier circuit operates when the output current of the second current mirror circuit is larger than the output current of the first current mirror circuit to output an output to the third current mirror circuit, and the third differential amplifier circuit. Operates when the output current of the second current mirror circuit is smaller than the output current of the first current mirror circuit, outputs an output to the fourth current mirror circuit, and outputs the output of the third and fourth current mirror circuits. The output currents are added and output to the output terminal.
本考案においては、上記第２差動増幅回路を上記第１カ
レントミラー回路の出力電流よりも上記第２カレントミ
ラー回路の出力電流が小さいときに動作して上記第３カ
レントミラー回路に出力を出す回路に代え、上記第３差
動増幅回路を上記第１カレントミラー回路の出力電流よ
りも上記第２カレントミラー回路の出力電流が小さいと
きに動作して上記第４カレントミラー回路に出力を出す
回路に代えることができる。In the present invention, the second differential amplifier circuit operates when the output current of the second current mirror circuit is smaller than the output current of the first current mirror circuit, and outputs an output to the third current mirror circuit. In place of the circuit, the third differential amplifier circuit operates when the output current of the second current mirror circuit is smaller than the output current of the first current mirror circuit, and outputs the output to the fourth current mirror circuit. Can be replaced with
以下、本考案の実施例について説明する。第１図はその
一実施例の回路を示す図であり、カレントミラー整流回
路Ｃを示す図である。ここで、第２図のカレントミラー
整流回路Ｂにおけるものと同一のものには同一の符号を
付した。そして、非反転電流から反転電流を差し引いた
電流を得るためのトランジスタQ11、Q13、Q9、Q14から
なる回路を第１の引算回路21、逆に反転電流から非反転
電流を差し引いた電流を得るためのトランジスタQ10、Q
17、Q12、Q18からなる回路を第２の引算回路22とする。Embodiments of the present invention will be described below. FIG. 1 is a diagram showing a circuit of one embodiment thereof, and is a diagram showing a current mirror rectifier circuit C. Here, the same components as those in the current mirror rectifier circuit B of FIG. 2 are designated by the same reference numerals. Then, the first subtraction circuit 21 is a circuit composed of the transistors Q11, Q13, Q9, and Q14 for obtaining the current obtained by subtracting the reverse current from the non-reverse current, and conversely, the current obtained by subtracting the non-reverse current from the reverse current is obtained. Transistors for Q10, Q
The circuit composed of 17, Q12 and Q18 is referred to as a second subtraction circuit 22.
本実施例では、更にトランジスタQ21〜Q24、及び定電流
源５からなる差動回路23を構成し、この差動回路23の一
方のトランジスタQ22のベースに電源６の電圧（基準電
圧）を印加して、トランジスタQ21のベース電圧が電源
６の電圧よりも低いときのみトランジスタQ22が動作す
るようにした。トランジスタQ23はトランジスタ22のコ
レクタに接続したトランジスタであり、トランジスタQ2
4、Q25とカレントミラー接続され、そのトランジスタQ2
4のコレクタはトランジスタQ21のベースに接続されてい
る。上記トランジスタQ25は加算回路25の一方を構成す
る。In this embodiment, a differential circuit 23 including transistors Q21 to Q24 and a constant current source 5 is further configured, and the voltage (reference voltage) of the power supply 6 is applied to the base of one transistor Q22 of the differential circuit 23. Thus, the transistor Q22 operates only when the base voltage of the transistor Q21 is lower than the voltage of the power source 6. The transistor Q23 is a transistor connected to the collector of the transistor 22, and the transistor Q2
4, current mirror connection with Q25, its transistor Q2
The collector of 4 is connected to the base of transistor Q21. The transistor Q25 constitutes one of the adder circuits 25.
従って、この差動回路23は、トランジスタQ9のコレクタ
電流（非反転電流）がトランジスタQ14のコレクタ電流
（反転電流）よりも多いときは、トランジスタQ21のベ
ース電位が電源６の電圧よりも高くなってトランジスタ
Q22は動作しないが、逆に少なくなると、そのトランジ
スタQ21のベース電位が電源６の電圧よりも低くなり、
トランジスタQ22が動作してトランジスタQ23、Q24、Q25
のコレクタに、上記した反転電流から非反転電流を差し
引いた電流に相当する電流が流れる。Therefore, in the differential circuit 23, when the collector current (non-inversion current) of the transistor Q9 is larger than the collector current (inversion current) of the transistor Q14, the base potential of the transistor Q21 becomes higher than the voltage of the power supply 6. Transistor
Q22 does not work, but if it decreases, the base potential of the transistor Q21 becomes lower than the voltage of the power supply 6,
Transistor Q22 operates and transistors Q23, Q24, Q25
A current corresponding to the current obtained by subtracting the non-reversal current from the above-described reversal current flows through the collector of the.
本実施例では、またトランジスタQ26〜Q29、及び定電流
源７からなる別の差動回路24を構成し、この差動回路24
の一方のトランジスタQ27のベースに上記電源６の電圧
を印加して、トランジスタQ26のベース電圧が電源６の
電圧よりも低いときのみトランジスタQ27が動作するよ
うにした。トランジスタQ28はトランジスタ27のコレク
タに接続したトランジスタであり、トランジスタQ29、Q
30とカレントミラー接続され、そのトランジスタQ29の
コレクタはトランジスタQ26のベースに接続されてい
る。上記トランジスタQ30は上記トランジスタQ25とで加
算回路25を構成する。In this embodiment, another differential circuit 24 composed of the transistors Q26 to Q29 and the constant current source 7 is constructed.
The voltage of the power supply 6 is applied to the base of the one transistor Q27 so that the transistor Q27 operates only when the base voltage of the transistor Q26 is lower than the voltage of the power supply 6. Transistor Q28 is a transistor connected to the collector of transistor 27, and transistors Q29 and Q28
A current mirror connection is made with 30, and the collector of the transistor Q29 is connected to the base of the transistor Q26. The transistor Q30 and the transistor Q25 form an adder circuit 25.
従って、この差動回路24においては、上記した差動回路
23と逆の動作が行われる。つまり、トランジスタQ10の
コレクタ電流（非反転電流）がトランジスタQ12のコレ
クタ電流（反転電流）よりも少ないときは、トランジス
タQ26のベース電位が電源６の電圧よりも高くなってト
ランジスタQ27は動作しないが、逆に多くなると、その
トランジスタQ26のベース電位が電源６の電圧よりも低
くなり、トランジスタQ27が動作してトランジスタQ28、
Q29、Q30のコレクタに、上記した非反転電流から反転電
流を差し引いた電流に相当する電流が流れる。Therefore, in this differential circuit 24,
The reverse operation of 23 is performed. That is, when the collector current (non-reversal current) of the transistor Q10 is smaller than the collector current (reversal current) of the transistor Q12, the base potential of the transistor Q26 becomes higher than the voltage of the power source 6, and the transistor Q27 does not operate. On the contrary, when the number of transistors increases, the base potential of the transistor Q26 becomes lower than the voltage of the power source 6, the transistor Q27 operates, and the transistor Q28,
A current corresponding to the current obtained by subtracting the inversion current from the above-mentioned non-inversion current flows through the collectors of Q29 and Q30.
以上から、トランジスタQ3のコレクタ電流がIo＋ｉに変
化し、トランジスタQ4のコレクタ電流がIo−ｉに変化す
ると、トランジスタQ9のコレクタ電流はIo＋ｉ、トラン
ジスタQ14のコレクタ電流はIo−ｉとなって、差動回路2
3のトランジスタQ21にはその差分の2iが流入することに
なるが、その差動回路23は吸込み能力を持たないので、
トランジスタQ23のコレクタ電流は零、よってトランジ
スタQ25のコレクタ電流も零となる。From the above, when the collector current of the transistor Q3 changes to Io + i and the collector current of the transistor Q4 changes to Io-i, the collector current of the transistor Q9 becomes Io + i and the collector current of the transistor Q14 becomes Io-i. Circuit 2
The difference 2i will flow into the transistor Q21 of 3, but since the differential circuit 23 does not have the suction capability,
The collector current of the transistor Q23 is zero, and thus the collector current of the transistor Q25 is also zero.
このとき、トランジスタQ12のコレクタ電流はIo−ｉ、
トランジスタQ18のコレクタ電流はIo＋ｉであり、差動
回路24からその差分の2iが流出することになる。このと
きこの差動回路24のトランジスタQ26のベースとトラン
ジスタQ27のベースの電圧が等しくなるようにトランジ
スタQ28、Q29が動作し、トランジスタQ8、Q29のコレク
タ電流は2iとなる。この結果トランジスタQ28、Q30も同
電流となって、出力端子に2iの電流が流出することにな
る。At this time, the collector current of the transistor Q12 is Io-i,
The collector current of the transistor Q18 is Io + i, and the difference 2i flows out from the differential circuit 24. At this time, the transistors Q28 and Q29 operate such that the voltage of the base of the transistor Q26 and the voltage of the base of the transistor Q27 of the differential circuit 24 become equal, and the collector currents of the transistors Q8 and Q29 become 2i. As a result, the transistors Q28 and Q30 have the same current, and a current of 2i flows out to the output terminal.
次に信号源１の電流の極性が反転して、トランジスタQ3
にIo−ｉ、トランジスタQ4にIo＋ｉが流れると、トラン
ジスタQ30のコレクタ電流が零となり、トランジスタQ25
のコレクタ電流が2iとなって流れるようになる。Next, the polarity of the current of the signal source 1 is reversed and the transistor Q3
When Io-i flows to transistor Q4 and Io + i flows to transistor Q4, the collector current of transistor Q30 becomes zero and transistor Q25
The collector current of becomes 2i and flows.
このように、信号源１の電圧の極性に応じて、加算回路
25を構成しているトランジスタQ25、Q30が交互に動作
し、全波整流が行われる。Thus, depending on the polarity of the voltage of the signal source 1, the adder circuit
Transistors Q25 and Q30 forming 25 operate alternately to perform full-wave rectification.
この実施例では、無信号時（ｉ＝０）に、トランジスタ
Q14、Q18のコレクタに電圧が生じていても、電源６の電
圧をそのコレクタ電圧と同電圧に設定することにより、
差動回路23、24は動作しないのでトランジスタQ24、Q29
のコレクタ電流は零、よって出力端子８に漏れ電流が生
じる虞はない。In this embodiment, when there is no signal (i = 0), the transistor
Even if voltage is generated in the collectors of Q14 and Q18, by setting the voltage of the power supply 6 to the same voltage as the collector voltage,
Since the differential circuits 23 and 24 do not operate, transistors Q24 and Q29
The collector current is zero, so there is no risk of leakage current occurring at the output terminal 8.
また、VCCとVEEの電源ライン間に直列接続されるトラン
ジスタの内、ベース・エミッタが直列接続されるのは最
大でも１個のみであり、よって電源電圧を低く設定する
ことができる。Further, of the transistors connected in series between the power supply lines of V CC and V EE , only one base-emitter is connected in series, and therefore the power supply voltage can be set low.
なお、上記実施例では差動回路23、24を吐出のみの能力
を有する回路として構成したが、吸込みのみの能力を有
する回路として構成しても、同様の動作を行わせること
ができる。ただし、このときは信号電流の極性に応じた
動作が上記実施例の場合と逆転する。Although the differential circuits 23 and 24 are configured as circuits having only the capability of discharging in the above-described embodiment, the same operation can be performed by configuring them as circuits having the capability of only suction. However, at this time, the operation according to the polarity of the signal current is reversed from the case of the above embodiment.
以上のように本考案によれば、出力電流に漏れ電流が生
じることが無くなるので、正確にその信号を整流した電
流を取り出すことができるという利点がある。また、必
要最低電圧を１個のトランジスタのベース・エミッタ間
電圧と２個のトランジスタのコレクタ・エミッタ間電圧
を加算した極めて低い電圧に抑えることができるという
利点もある。As described above, according to the present invention, since a leakage current does not occur in the output current, there is an advantage that the current obtained by accurately rectifying the signal can be taken out. There is also an advantage that the minimum required voltage can be suppressed to an extremely low voltage obtained by adding the base-emitter voltage of one transistor and the collector-emitter voltage of two transistors.
第１図は本考案の一実施例のカレントミラー整流回路部
分の回路図、第２図は従来の整流回路の回路図である。 １…信号源、２…定電流源、３…バイアス電源、４…出
力端子、５…定電流源、６…基準電源、７…定電流源、
８…出力端子、21、22…引算回路、23、24…差動回路、
25…加算回路。FIG. 1 is a circuit diagram of a current mirror rectifier circuit portion of an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional rectifier circuit. DESCRIPTION OF SYMBOLS 1 ... Signal source, 2 ... Constant current source, 3 ... Bias power supply, 4 ... Output terminal, 5 ... Constant current source, 6 ... Reference power supply, 7 ... Constant current source,
8 ... Output terminal, 21, 22 ... Subtraction circuit, 23, 24 ... Differential circuit,
25 ... Adder circuit.
Claims (2)
印加される第１差動増幅回路と、 該第１差動増幅回路の非反転出力電流を取り出す第１カ
レントミラー回路と、 上記差動増幅回路の反転出力電流を取り出す第２カレン
トミラー回路と、 上記第１カレントミラー回路の出力電流から上記第２カ
レントミラー回路の出力電流を差し引いた電流を取り出
す第１引算回路と、 上記第２カレントミラー回路の出力電流から上記第１カ
レントミラー回路の出力電流を差し引いた電流を取り出
す第２引算回路と、 一方の入力端子に基準電圧が印加され他方の入力端子に
上記第１引算回路の出力端子が接続された第２差動増幅
回路と、 一方の入力端子に上記基準電圧が印加され他方の入力端
子に上記第２引算数回路の出力端子が接続された第３差
動増幅回路と、 上記第２差動増幅回路の上記一方の入力端子側のトラン
ジスタの出力電流を取り出す第３カレントミラー回路
と、 上記第３差動増幅回路の上記一方の入力端子側のトラン
ジスタの出力電流を取り出す第４カレントミラー回路と
を具備し、 上記第２差動増幅回路が上記第１カレントミラー回路の
出力電流よりも上記第２カレントミラー回路の出力電流
が大きいときに動作して上記第３カレントミラー回路に
出力を出し、 上記第３差動増幅回路が上記第１カレントミラー回路の
出力電流よりも上記第２カレントミラー回路の出力電流
が小さいときに動作して上記第４カレントミラー回路に
出力を出し、 上記第３、第４のカレントミラー回路の出力電流を加算
して出力端子に出力することを特徴とする整流回路。1. A first differential amplifier circuit in which an AC signal to be full-wave rectified is applied between both input terminals, and a first current mirror circuit for extracting a non-inverted output current of the first differential amplifier circuit. A second current mirror circuit for extracting the inverted output current of the differential amplifier circuit; and a first subtraction circuit for extracting a current obtained by subtracting the output current of the second current mirror circuit from the output current of the first current mirror circuit. A second subtraction circuit for extracting a current obtained by subtracting the output current of the first current mirror circuit from the output current of the second current mirror circuit; and a first reference voltage applied to one input terminal of the first subtraction circuit A second differential amplifier circuit to which the output terminal of the subtraction circuit is connected, and a third difference in which the reference voltage is applied to one input terminal and the output terminal of the second subtraction number circuit is connected to the other input terminal. Movement A width circuit, a third current mirror circuit for extracting the output current of the transistor on the one input terminal side of the second differential amplifier circuit, and the output of the transistor on the one input terminal side of the third differential amplifier circuit And a fourth current mirror circuit for extracting a current, wherein the second differential amplifier circuit operates when the output current of the second current mirror circuit is larger than the output current of the first current mirror circuit. The third differential amplifier circuit operates when the output current of the second current mirror circuit is smaller than the output current of the first current mirror circuit, and outputs the output to the third current mirror circuit. A rectifier circuit which outputs an output to the output terminal, adds the output currents of the third and fourth current mirror circuits, and outputs the result to the output terminal.
ミラー回路の出力電流よりも上記第２カレントミラー回
路の出力電流が小さいときに動作して上記第３カレント
ミラー回路に出力を出す回路に代え、 上記第３差動増幅回路を上記第１カレントミラー回路の
出力電流よりも上記第２カレントミラー回路の出力電流
が小さいときに動作して上記第４カレントミラー回路に
出力を出す回路に代えたことを特徴とする実用新案登録
請求の範囲第１項記載の整流回路。2. The second differential amplifier circuit operates when the output current of the second current mirror circuit is smaller than the output current of the first current mirror circuit, and outputs an output to the third current mirror circuit. In place of the circuit, the third differential amplifier circuit operates when the output current of the second current mirror circuit is smaller than the output current of the first current mirror circuit, and outputs the output to the fourth current mirror circuit. The rectifier circuit according to claim 1, characterized in that the rectifier circuit is replaced with.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989117998U JPH0729748Y2 (en) | 1989-10-09 | 1989-10-09 | Rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989117998U JPH0729748Y2 (en) | 1989-10-09 | 1989-10-09 | Rectifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360885U JPH0360885U (en) | 1991-06-14 |
| JPH0729748Y2 true JPH0729748Y2 (en) | 1995-07-05 |
Family
ID=31666192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989117998U Expired - Fee Related JPH0729748Y2 (en) | 1989-10-09 | 1989-10-09 | Rectifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729748Y2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008144405A (en) * | 2006-12-07 | 2008-06-26 | Hayashiguchi Kogyo Kk | Roll screen device |
| JP2021061482A (en) | 2019-10-03 | 2021-04-15 | 旭化成エレクトロニクス株式会社 | Rectification circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58225358A (en) * | 1982-06-25 | 1983-12-27 | Mitsubishi Electric Corp | Absolute value circuit |
| JPS60187262A (en) * | 1984-03-02 | 1985-09-24 | Rohm Co Ltd | Full-wave rectifier circuit |
-
1989
- 1989-10-09 JP JP1989117998U patent/JPH0729748Y2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0360885U (en) | 1991-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4362956A (en) | Absolute value circuit | |
| JPS58202603A (en) | Full-wave detecting circuit | |
| JPS60247734A (en) | Logical arithmetic circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH04227104A (en) | Amplifier circuit | |
| JPS6259489B2 (en) | ||
| JPS60104265A (en) | Rms converter | |
| JPH0253961B2 (en) | ||
| JPS631454Y2 (en) | ||
| JPH052588U (en) | Full wave rectifier circuit | |
| JP2814532B2 (en) | Double-wave rectifier circuit | |
| JPH0718176Y2 (en) | Rectifier circuit | |
| JPH0462608B2 (en) | ||
| US3004204A (en) | Carrier type amplifier | |
| JPS6126848B2 (en) | ||
| JPH0814830B2 (en) | Absolute value circuit | |
| JPH0646097Y2 (en) | Transistor output circuit | |
| JPS6223136Y2 (en) | ||
| RU2020729C1 (en) | Current amplifier | |
| JP2566596Y2 (en) | Active filter | |
| JPH06188645A (en) | Current source circuit | |
| JPH0229450Y2 (en) | ||
| JP2963933B2 (en) | Operational amplifier circuit | |
| JPH0246093Y2 (en) | ||
| JPH02218205A (en) | Current/voltage converting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |