JPH07297869A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPH07297869A JPH07297869A JP6086661A JP8666194A JPH07297869A JP H07297869 A JPH07297869 A JP H07297869A JP 6086661 A JP6086661 A JP 6086661A JP 8666194 A JP8666194 A JP 8666194A JP H07297869 A JPH07297869 A JP H07297869A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- latch
- offset
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 小規模な回路で精度よく、ＩＦ（中間周波
数）帯の信号に含まれるＤＣオフセットを除去し、ベー
スバンド帯の信号に復調する。 【構成】 入力信号はＡ／Ｄ変換器３に入力され遅延器
４および演算装置５に入力される。演算装置５では、遅
延器４から入力された信号と、Ａ／Ｄ変換器３から入力
された信号を減算してＤＣオフセットを除去する。ＤＣ
オフセットを除去された信号は、同期検波回路７の演算
装置８に入力され、波形整形や雑音抑圧等の特徴を持つ
フィルタ９ａ，９ｂに入力され、ベースバンド出力信号
として出力される。
数）帯の信号に含まれるＤＣオフセットを除去し、ベー
スバンド帯の信号に復調する。 【構成】 入力信号はＡ／Ｄ変換器３に入力され遅延器
４および演算装置５に入力される。演算装置５では、遅
延器４から入力された信号と、Ａ／Ｄ変換器３から入力
された信号を減算してＤＣオフセットを除去する。ＤＣ
オフセットを除去された信号は、同期検波回路７の演算
装置８に入力され、波形整形や雑音抑圧等の特徴を持つ
フィルタ９ａ，９ｂに入力され、ベースバンド出力信号
として出力される。
Description
【０００１】
【産業上の利用分野】本発明は、移動通信用受信機等に
使用し、デジタル信号処理回路を用いて、受信信号に含
まれるＤＣオフセットを除去し、受信信号をベースバン
ド帯信号に復調する受信装置に関する。
使用し、デジタル信号処理回路を用いて、受信信号に含
まれるＤＣオフセットを除去し、受信信号をベースバン
ド帯信号に復調する受信装置に関する。
【０００２】
【従来の技術】近年、セルラー方式携帯電話システムが
普及しているが、このシステムを用いている同期検波回
路は、通常はアナログ素子で構成されている。
普及しているが、このシステムを用いている同期検波回
路は、通常はアナログ素子で構成されている。
【０００３】図８は従来の同期検波回路を示す図であ
る。入力信号は、搬送波再生回路４０に入力され、ｃｏ
ｓ（２πｆcＴ）とｓｉｎ（２πｆcＴ）を出力する。ま
た、乗算器４１は入力信号とｃｏｓ（２πｆcＴ）とを
乗算する。また、乗算器４２は入力信号とｓｉｎ（２π
ｆcＴ）とを乗算する。乗算された信号は、低域フィル
タ４３、４４に入力され、出力される。
る。入力信号は、搬送波再生回路４０に入力され、ｃｏ
ｓ（２πｆcＴ）とｓｉｎ（２πｆcＴ）を出力する。ま
た、乗算器４１は入力信号とｃｏｓ（２πｆcＴ）とを
乗算する。また、乗算器４２は入力信号とｓｉｎ（２π
ｆcＴ）とを乗算する。乗算された信号は、低域フィル
タ４３、４４に入力され、出力される。
【０００４】図８において、搬送波再生回路４０は、受
信信号から搬送波成分ｃｏｓ（２πｆcＴ）とｓｉｎ
（２πｆcＴ）を抽出し、乗算器４１および乗算器４２
に出力し、同相および直交成分の検波を行なう。検波さ
れた信号は、低域フィルタ４３、４４に入力され、高周
波成分が除去され、ベースバンドの信号成分のみが残る
ことになる。
信信号から搬送波成分ｃｏｓ（２πｆcＴ）とｓｉｎ
（２πｆcＴ）を抽出し、乗算器４１および乗算器４２
に出力し、同相および直交成分の検波を行なう。検波さ
れた信号は、低域フィルタ４３、４４に入力され、高周
波成分が除去され、ベースバンドの信号成分のみが残る
ことになる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の受信装置では、ＤＣオフセットも残ることになり、
検波された信号の複素包絡線は、上または下にシフトす
る。したがって、判定誤差が大きくなり、信号の誤りが
多くなる。
来の受信装置では、ＤＣオフセットも残ることになり、
検波された信号の複素包絡線は、上または下にシフトす
る。したがって、判定誤差が大きくなり、信号の誤りが
多くなる。
【０００６】また、搬送波再生回路４０は、受信信号と
同じ周波数ｆcを有するｃｏｓ（２πｆcＴ）とｓｉｎ
（２πｆcＴ）すなわち、ｃｏｓ（２πｆcＴ＋π／２）
を発生させるのであるが、アナログ回路を用いているた
め、これらの位相差を正確にπ／２ずらすことは困難で
あり、ばらつきが生じる。さらに、乗算器４１、４２や
低域フィルタ４３、４４にもアナログ素子の経年変化に
よる特性のばらつきがあるため、何度も調整が必要であ
る。
同じ周波数ｆcを有するｃｏｓ（２πｆcＴ）とｓｉｎ
（２πｆcＴ）すなわち、ｃｏｓ（２πｆcＴ＋π／２）
を発生させるのであるが、アナログ回路を用いているた
め、これらの位相差を正確にπ／２ずらすことは困難で
あり、ばらつきが生じる。さらに、乗算器４１、４２や
低域フィルタ４３、４４にもアナログ素子の経年変化に
よる特性のばらつきがあるため、何度も調整が必要であ
る。
【０００７】本発明は、上記した従来の問題を解決する
ものであり、ＤＣオフセットを除去し、経年変化のある
アナログ素子による特性のばらつきをなくした受信精度
の高い優れた受信装置を提供することを目的とする。
ものであり、ＤＣオフセットを除去し、経年変化のある
アナログ素子による特性のばらつきをなくした受信精度
の高い優れた受信装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の受信装置は、調整が必要なアナログ素子の
劣化をなくすために、デジタル信号処理回路を用いてベ
ースバンド信号の同相および直交成分のアンバランスを
なくし、精度を向上させ、回路規模を小さくしたもので
あり、ＤＣオフセットを除去するために、受信信号を遅
延する遅延手段と、遅延手段からの遅延された信号と遅
延されない受信信号とを減算する演算手段とを有するＤ
Ｃオフセット除去装置を備えている。また、ＩＦ帯から
ベースバンド帯に復調する回路にも、デジタル信号処理
回路を用い、複数の演算手段と、複数の遅延手段と、複
数のスイッチと、波形整形や雑音抑圧などを行なうフィ
ルタを備えた構成としている。
に、本発明の受信装置は、調整が必要なアナログ素子の
劣化をなくすために、デジタル信号処理回路を用いてベ
ースバンド信号の同相および直交成分のアンバランスを
なくし、精度を向上させ、回路規模を小さくしたもので
あり、ＤＣオフセットを除去するために、受信信号を遅
延する遅延手段と、遅延手段からの遅延された信号と遅
延されない受信信号とを減算する演算手段とを有するＤ
Ｃオフセット除去装置を備えている。また、ＩＦ帯から
ベースバンド帯に復調する回路にも、デジタル信号処理
回路を用い、複数の演算手段と、複数の遅延手段と、複
数のスイッチと、波形整形や雑音抑圧などを行なうフィ
ルタを備えた構成としている。
【０００９】
【作用】このような構成により、本発明の受信装置は、
Ａ／Ｄ変換器のＤＣオフセット無調整でも、ＤＣオフセ
ットが除去でき、また、ＤＣオフセットを除去したＩＦ
帯の信号をベースバンド帯信号に復調することができ
る。したがって、小規模のデジタル信号処理回路で、信
号の受信精度を向上させ、送信信号に近い信号を得るこ
とで、音声やデータの明確度を向上させることができ
る。また、デジタル信号処理回路を用いるため、経年変
化がなく、回路規模も小さい。
Ａ／Ｄ変換器のＤＣオフセット無調整でも、ＤＣオフセ
ットが除去でき、また、ＤＣオフセットを除去したＩＦ
帯の信号をベースバンド帯信号に復調することができ
る。したがって、小規模のデジタル信号処理回路で、信
号の受信精度を向上させ、送信信号に近い信号を得るこ
とで、音声やデータの明確度を向上させることができ
る。また、デジタル信号処理回路を用いるため、経年変
化がなく、回路規模も小さい。
【００１０】
【実施例】以下、本発明の受信装置の一実施例を図面を
参照して詳細に説明する。図１は本発明の受信装置の一
実施例における概略構成を示すブロック図である。図１
において、１は入力端子、２ａ，２ｂは出力端子であ
る。３は入力信号をＡ／Ｄ変換するＡ／Ｄ変換器、４は
Ａ／Ｄ変換された信号を遅延する遅延器、５は遅延信号
から遅延前の信号を減算する演算装置、６は遅延器４と
演算装置５とで構成されるＤＣオフセット除去装置であ
る。７は同期検波装置であり、演算装置８と２つのルー
トロールオフフィルタ９ａ，９ｂとを備え、各ルートロ
ールオフフィルタ９ａ，９ｂの出力が、それぞれ出力端
子２ａ，２ｂに出力される。
参照して詳細に説明する。図１は本発明の受信装置の一
実施例における概略構成を示すブロック図である。図１
において、１は入力端子、２ａ，２ｂは出力端子であ
る。３は入力信号をＡ／Ｄ変換するＡ／Ｄ変換器、４は
Ａ／Ｄ変換された信号を遅延する遅延器、５は遅延信号
から遅延前の信号を減算する演算装置、６は遅延器４と
演算装置５とで構成されるＤＣオフセット除去装置であ
る。７は同期検波装置であり、演算装置８と２つのルー
トロールオフフィルタ９ａ，９ｂとを備え、各ルートロ
ールオフフィルタ９ａ，９ｂの出力が、それぞれ出力端
子２ａ，２ｂに出力される。
【００１１】次に上記実施例の動作の概略について説明
する。本実施例は、基地局と無線回線で接続される携帯
電話機の受信装置であり、無線回線を通じてセル基地局
と接続するためのアンテナから、セル基地局から送られ
た電波をＩＦ帯（中間周波数帯）に復調した入力信号を
入力端子１に入力し、ベースバンド出力信号を出力端子
２ａ，２ｂに復調する受信装置である。Ａ／Ｄ変換され
た入力信号は、遅延器４で保留され、この保留した信号
と保留しない信号とを演算装置５で減算する。演算装置
５から出力された信号は、同期検波装置７の演算装置８
でＩＦ帯信号からベースバンド帯信号に復調され、それ
ぞれのベースバンド帯出力信号は、ルートロールオフフ
ィルタ９ａおよび９ｂに入力され、出力端子２ａおよび
２ｂに出力される。
する。本実施例は、基地局と無線回線で接続される携帯
電話機の受信装置であり、無線回線を通じてセル基地局
と接続するためのアンテナから、セル基地局から送られ
た電波をＩＦ帯（中間周波数帯）に復調した入力信号を
入力端子１に入力し、ベースバンド出力信号を出力端子
２ａ，２ｂに復調する受信装置である。Ａ／Ｄ変換され
た入力信号は、遅延器４で保留され、この保留した信号
と保留しない信号とを演算装置５で減算する。演算装置
５から出力された信号は、同期検波装置７の演算装置８
でＩＦ帯信号からベースバンド帯信号に復調され、それ
ぞれのベースバンド帯出力信号は、ルートロールオフフ
ィルタ９ａおよび９ｂに入力され、出力端子２ａおよび
２ｂに出力される。
【００１２】図２はＤＣオフセット除去装置６の詳細図
であり、遅延器４は２つのラッチ回路１０、１１からな
り、演算装置５は減算器１２からなる。以下、この図を
参照してＤＣオフセット除去装置６の動作について説明
する。Ａ／Ｄ変換された入力信号は、ラッチ１０に入力
されるとともに、減算器１２に入力される。ラッチ１０
に入力された信号は、次にＡ／Ｄ変換された信号が入力
されると同時にラッチ１１に出力される。さらに、ラッ
チ１１に入力された信号は、また次のＡ／Ｄ変換された
信号が入力されると同時に減算器１２に出力される。す
なわち、減算器１２には、ある時間にＡ／Ｄ変換された
信号と２シンボル前にＡ／Ｄ変換された信号とが入力さ
れることになり、この２つの入力に対して減算を行な
う。
であり、遅延器４は２つのラッチ回路１０、１１からな
り、演算装置５は減算器１２からなる。以下、この図を
参照してＤＣオフセット除去装置６の動作について説明
する。Ａ／Ｄ変換された入力信号は、ラッチ１０に入力
されるとともに、減算器１２に入力される。ラッチ１０
に入力された信号は、次にＡ／Ｄ変換された信号が入力
されると同時にラッチ１１に出力される。さらに、ラッ
チ１１に入力された信号は、また次のＡ／Ｄ変換された
信号が入力されると同時に減算器１２に出力される。す
なわち、減算器１２には、ある時間にＡ／Ｄ変換された
信号と２シンボル前にＡ／Ｄ変換された信号とが入力さ
れることになり、この２つの入力に対して減算を行な
う。
【００１３】次に、このＤＣオフセット除去装置６の特
性について説明する。ラッチ１０およびラッチ１１は、
Ｚ変換で表すとＺ-2と表されるため、演算器１２の出力
結果は、 １−Ｚ-2 となる。ここで、 Ｚ-1＝ｅｘｐ（ｊωＴ） ω：２＊π＊周波数 Ｔ：サンプリング間隔 であるので、 １−Ｚ-2＝１−（ｃｏｓ（２ωＴ）−ｊｓｉｎ（２ω
Ｔ）） となる。したがって、デジタルフィルタの特性は、 （１−ｃｏｓ（２ωＴ））2＋ｓｉｎ2（２ωＴ）） ＝２（１−ｃｏｓ（２ωＴ）） と表せる。ここで、ＩＦ帯のサンプリング間隔Ｔ＝１／
４ｆ（ｆ：中間周波数）とすると、 上式＝２（１−ｃｏｓ（周波数＊π／ｆ）） となり、デジタルフィルタの特性は、図３のようにな
る。したがって、０Ｈｚの所に現れるＤＣオフセット
は、このフィルタで除去できることが分かる。また、図
４のように、このフィルタを直列に複数段接続しても、
同様の効果があり、段数を増やすほど通過帯域は狭くな
る。
性について説明する。ラッチ１０およびラッチ１１は、
Ｚ変換で表すとＺ-2と表されるため、演算器１２の出力
結果は、 １−Ｚ-2 となる。ここで、 Ｚ-1＝ｅｘｐ（ｊωＴ） ω：２＊π＊周波数 Ｔ：サンプリング間隔 であるので、 １−Ｚ-2＝１−（ｃｏｓ（２ωＴ）−ｊｓｉｎ（２ω
Ｔ）） となる。したがって、デジタルフィルタの特性は、 （１−ｃｏｓ（２ωＴ））2＋ｓｉｎ2（２ωＴ）） ＝２（１−ｃｏｓ（２ωＴ）） と表せる。ここで、ＩＦ帯のサンプリング間隔Ｔ＝１／
４ｆ（ｆ：中間周波数）とすると、 上式＝２（１−ｃｏｓ（周波数＊π／ｆ）） となり、デジタルフィルタの特性は、図３のようにな
る。したがって、０Ｈｚの所に現れるＤＣオフセット
は、このフィルタで除去できることが分かる。また、図
４のように、このフィルタを直列に複数段接続しても、
同様の効果があり、段数を増やすほど通過帯域は狭くな
る。
【００１４】図５は同期検波装置７内の演算装置８の詳
細図であり、２０ａ，２０ｂは乗算器、２１ａ，２１ｂ
はスイッチ、２２ａ，２２ｂはラッチである。以下、こ
の図を参照して演算装置８の動作について説明する。Ｄ
Ｃオフセット除去装置６からの入力信号は、乗算器２０
ａに入力され、スイッチ２１ａの信号と乗算され、ラッ
チ２２ａに入力される。また、ＤＣオフセット除去装置
６からの入力信号は、乗算器２０ｂにも入力され、スイ
ッチ２１ｂの信号と乗算され、ラッチ２２ｂに入力され
る。そして、ラッチ２２ａ、２２ｂで、ある時間保持さ
れた信号（ベースバンド信号）は、ルートロールオフフ
ィルタ９ａ、９ｂに入力され、出力端子２ａ、２ｂに出
力される。
細図であり、２０ａ，２０ｂは乗算器、２１ａ，２１ｂ
はスイッチ、２２ａ，２２ｂはラッチである。以下、こ
の図を参照して演算装置８の動作について説明する。Ｄ
Ｃオフセット除去装置６からの入力信号は、乗算器２０
ａに入力され、スイッチ２１ａの信号と乗算され、ラッ
チ２２ａに入力される。また、ＤＣオフセット除去装置
６からの入力信号は、乗算器２０ｂにも入力され、スイ
ッチ２１ｂの信号と乗算され、ラッチ２２ｂに入力され
る。そして、ラッチ２２ａ、２２ｂで、ある時間保持さ
れた信号（ベースバンド信号）は、ルートロールオフフ
ィルタ９ａ、９ｂに入力され、出力端子２ａ、２ｂに出
力される。
【００１５】次に、この演算装置８の特性について説明
する。まずこの演算装置８がアナログと仮定した場合に
ついて説明する。同期検波回路で同相成分Ｉ（Ｔ）を取
り出すには、受信信号にｃｏｓ（２πｆＴ）を乗算する
が、ここで、受信信号をｃｏｓ（２πｆＴ＋φ（Ｔ））
とすると、 Ｉ（Ｔ）＝ｃｏｓ（２πｆＴ）＊ｃｏｓ（２πｆＴ＋
φ）＝１／２＊（ｃｏｓ（４πｆＴ＋φ）＋ｃｏｓ（φ
（Ｔ））） Ｔ：ｔ／４ｆ（ｔ＝０，１，２，…） となり、中心周波数が０Ｈｚの位置と、２ｆＨｚの位置
に信号ピークが現れ、この信号がローパスフィルタに入
力され、２ｆＨｚの高調波が取り除かれ、ベースバンド
信号Ｉ（Ｔ）が得られる。
する。まずこの演算装置８がアナログと仮定した場合に
ついて説明する。同期検波回路で同相成分Ｉ（Ｔ）を取
り出すには、受信信号にｃｏｓ（２πｆＴ）を乗算する
が、ここで、受信信号をｃｏｓ（２πｆＴ＋φ（Ｔ））
とすると、 Ｉ（Ｔ）＝ｃｏｓ（２πｆＴ）＊ｃｏｓ（２πｆＴ＋
φ）＝１／２＊（ｃｏｓ（４πｆＴ＋φ）＋ｃｏｓ（φ
（Ｔ））） Ｔ：ｔ／４ｆ（ｔ＝０，１，２，…） となり、中心周波数が０Ｈｚの位置と、２ｆＨｚの位置
に信号ピークが現れ、この信号がローパスフィルタに入
力され、２ｆＨｚの高調波が取り除かれ、ベースバンド
信号Ｉ（Ｔ）が得られる。
【００１６】これに対し、本実施例のデジタルの演算装
置８では、ｃｏｓ（２πｆＴ）＝ｃｏｓ（ｔπ／２）を
乗算する代わりにスイッチ２１ａを用いており、このス
イッチ２１ａは、１、０、−１、０、１、０、…の順で
移動する。この入力値と受信信号との積は、ラッチ２２
ａに入力され、ルートロールオフフィルタ９ａに入力さ
れ、ルートロールオフフィルタ９ａでベースバンドのサ
ンプリング間隔に落としている。同期検波回路７の直交
成分Ｑ（Ｔ）を取り出すには、受信信号にｓｉｎ（２π
ｆＴ）を乗算するので、同様に、スイッチ２１ｂは０、
１、０、−１、０、１、…の順で移動する。このよう
に、デジタル同期検波回路７を用いても、同期検波を行
なうことができ、また、ベースバンド信号の同相および
直交成分の精度を向上させることができる。
置８では、ｃｏｓ（２πｆＴ）＝ｃｏｓ（ｔπ／２）を
乗算する代わりにスイッチ２１ａを用いており、このス
イッチ２１ａは、１、０、−１、０、１、０、…の順で
移動する。この入力値と受信信号との積は、ラッチ２２
ａに入力され、ルートロールオフフィルタ９ａに入力さ
れ、ルートロールオフフィルタ９ａでベースバンドのサ
ンプリング間隔に落としている。同期検波回路７の直交
成分Ｑ（Ｔ）を取り出すには、受信信号にｓｉｎ（２π
ｆＴ）を乗算するので、同様に、スイッチ２１ｂは０、
１、０、−１、０、１、…の順で移動する。このよう
に、デジタル同期検波回路７を用いても、同期検波を行
なうことができ、また、ベースバンド信号の同相および
直交成分の精度を向上させることができる。
【００１７】図６は同期検波装置７における別の演算装
置８Ａの構成を示しており、３０はラッチ、３１ａ，３
１ｂは減算器、３２ａ，３２ｂはラッチ、３３ａ，３３
ｂはスイッチである。以下、この図を参照して演算装置
８Ａの動作について説明する。ＤＣオフセット除去装置
６からの入力信号は、ラッチ３０および減算器３１ａ，
３１ｂを通り、スイッチ３３ａ，３３ｂの共通の接点
ａ，ｂ，ｃ，ｄに出力される。ここで、スイッチ３３ａ
は接点ａからｂ、ｃ、ｄと順番に切り替わる。スイッチ
３３ｂはスイッチ３３ａよりも１つ遅れて接点ｄ、ａ、
ｂ、ｃと順番に切り替わる。スイッチ３３ａ、３３ｂか
らの信号は、ラッチ３２ａ、３２ｂに入力され、ある時
間経過した後、ルートロールオフフィルタ９ａ、９ｂに
入力され、出力端子２ａ、２ｂから出力される。
置８Ａの構成を示しており、３０はラッチ、３１ａ，３
１ｂは減算器、３２ａ，３２ｂはラッチ、３３ａ，３３
ｂはスイッチである。以下、この図を参照して演算装置
８Ａの動作について説明する。ＤＣオフセット除去装置
６からの入力信号は、ラッチ３０および減算器３１ａ，
３１ｂを通り、スイッチ３３ａ，３３ｂの共通の接点
ａ，ｂ，ｃ，ｄに出力される。ここで、スイッチ３３ａ
は接点ａからｂ、ｃ、ｄと順番に切り替わる。スイッチ
３３ｂはスイッチ３３ａよりも１つ遅れて接点ｄ、ａ、
ｂ、ｃと順番に切り替わる。スイッチ３３ａ、３３ｂか
らの信号は、ラッチ３２ａ、３２ｂに入力され、ある時
間経過した後、ルートロールオフフィルタ９ａ、９ｂに
入力され、出力端子２ａ、２ｂから出力される。
【００１８】この装置８Ａも図５に示した演算装置８の
原理と同じであるが、図５のフィルタのタップ数を減ら
したものである。これは、図５のスイッチ２１ａ、２１
ｂが０となるとき、当然乗算器２０ａ、２０ｂの出力は
０となり、これもフィルタ９ａ、９ｂに入力されるた
め、タップ数を多くしなければならず無駄である。しか
し、図６の装置では、出力が０となる信号にある値を代
入することで、フィルタのタップ数を少なくすることが
できる。ここで、ＩＦ帯信号の構成を考慮すると、ＩＦ
帯の信号は、 ＩIF（０）、ＱIF（ｔ）、−ＩIF（２ｔ）、−ＱIF（３
ｔ） 、ＩIF（４ｔ）、ＱIF（５ｔ）、−ＩIF（６ｔ）
… ＩIF：信号の同相成分 ＱIF：信号の直交成分 という構成になっており、ＱIF（０）やＩIF（ｔ）はこ
の構成からは求められない。しかし、サンプリング間隔
が１／４ｆと非常に短いため、ＱIF（０）やＩIF（ｔ）
は、 ＱIF（０）＝ＱIF（ｔ） ＩIF（ｔ）＝ＩIF（２ｔ） であるとみなすことができ、 ＱIF（２ｎ）＝ＱIF（（２ｎ＋１）ｔ） ＩIF（（２ｎ＋１）ｔ）＝ＩIF（２（ｎ＋１）ｔ）
（ｎは整数） となる。したがって、 スイッチ３３ａが接点ａ、スイッチ３３ｂが接点ｄの
時、 …Ｉ（４ｎ）＝ＩIF（４ｎ）、Ｑ（４ｎ）＝ＱIF（４ｎ
＋１） スイッチ３３ａが接点ｂ、スイッチ３３ｂが接点ａの
時、 …Ｉ（４ｎ＋１）＝ＩIF（４ｎ＋２）、Ｑ（４ｎ＋１）
＝ＱIF（４ｎ ＋１） スイッチ３３ａが接点ｃ、スイッチ３３ｂが接点ｂの
時、 …Ｉ（４ｎ＋２）＝ＩIF（４ｎ＋２）、Ｑ（４ｎ＋２）
＝ＱIF（４ｎ ＋３） スイッチ３３ａが接点ｄ、スイッチ３３ｂが接点ｃの
時、 …Ｉ（４ｎ＋３）＝ＩIF（４ｎ＋４）、Ｑ（４ｎ＋３）
＝ＱIF（４ｎ ＋３） となる。また、ラッチ３２ａ、３２ｂを用い、サンプリ
ング間隔を送信時のサンプリングの数倍にすることで、
図５のロールオフフィルタ９ａ、９ｂのタップ数を減ら
すことができ、演算量を削減し、電力消費量を低減する
ことができる。例えば、ＩＦ帯のサンプリング間隔（１
／１８０６ｋ）がベースバンド帯のサンプリング間隔
（１／４２ｋ）の１／４３倍とすると、フィルタのタッ
プ数を９としても精度は良い。また、１／（４＊ｎ）倍
でサンプリングすれば、減算器３１ａ、３１ｂは必要な
い。
原理と同じであるが、図５のフィルタのタップ数を減ら
したものである。これは、図５のスイッチ２１ａ、２１
ｂが０となるとき、当然乗算器２０ａ、２０ｂの出力は
０となり、これもフィルタ９ａ、９ｂに入力されるた
め、タップ数を多くしなければならず無駄である。しか
し、図６の装置では、出力が０となる信号にある値を代
入することで、フィルタのタップ数を少なくすることが
できる。ここで、ＩＦ帯信号の構成を考慮すると、ＩＦ
帯の信号は、 ＩIF（０）、ＱIF（ｔ）、−ＩIF（２ｔ）、−ＱIF（３
ｔ） 、ＩIF（４ｔ）、ＱIF（５ｔ）、−ＩIF（６ｔ）
… ＩIF：信号の同相成分 ＱIF：信号の直交成分 という構成になっており、ＱIF（０）やＩIF（ｔ）はこ
の構成からは求められない。しかし、サンプリング間隔
が１／４ｆと非常に短いため、ＱIF（０）やＩIF（ｔ）
は、 ＱIF（０）＝ＱIF（ｔ） ＩIF（ｔ）＝ＩIF（２ｔ） であるとみなすことができ、 ＱIF（２ｎ）＝ＱIF（（２ｎ＋１）ｔ） ＩIF（（２ｎ＋１）ｔ）＝ＩIF（２（ｎ＋１）ｔ）
（ｎは整数） となる。したがって、 スイッチ３３ａが接点ａ、スイッチ３３ｂが接点ｄの
時、 …Ｉ（４ｎ）＝ＩIF（４ｎ）、Ｑ（４ｎ）＝ＱIF（４ｎ
＋１） スイッチ３３ａが接点ｂ、スイッチ３３ｂが接点ａの
時、 …Ｉ（４ｎ＋１）＝ＩIF（４ｎ＋２）、Ｑ（４ｎ＋１）
＝ＱIF（４ｎ ＋１） スイッチ３３ａが接点ｃ、スイッチ３３ｂが接点ｂの
時、 …Ｉ（４ｎ＋２）＝ＩIF（４ｎ＋２）、Ｑ（４ｎ＋２）
＝ＱIF（４ｎ ＋３） スイッチ３３ａが接点ｄ、スイッチ３３ｂが接点ｃの
時、 …Ｉ（４ｎ＋３）＝ＩIF（４ｎ＋４）、Ｑ（４ｎ＋３）
＝ＱIF（４ｎ ＋３） となる。また、ラッチ３２ａ、３２ｂを用い、サンプリ
ング間隔を送信時のサンプリングの数倍にすることで、
図５のロールオフフィルタ９ａ、９ｂのタップ数を減ら
すことができ、演算量を削減し、電力消費量を低減する
ことができる。例えば、ＩＦ帯のサンプリング間隔（１
／１８０６ｋ）がベースバンド帯のサンプリング間隔
（１／４２ｋ）の１／４３倍とすると、フィルタのタッ
プ数を９としても精度は良い。また、１／（４＊ｎ）倍
でサンプリングすれば、減算器３１ａ、３１ｂは必要な
い。
【００１９】図６に示した装置は、１次フィルタの場合
であるが、より演算精度を向上させようとするならば、
図７に示すように、ラッチ３４および減算器３５を追加
して２次フィルタの構成を用いればよい。また、何次の
フィルタを使用しても同様の効果が得られる。
であるが、より演算精度を向上させようとするならば、
図７に示すように、ラッチ３４および減算器３５を追加
して２次フィルタの構成を用いればよい。また、何次の
フィルタを使用しても同様の効果が得られる。
【００２０】
【発明の効果】以上の説明から明らかなように、本発明
の受信装置は、デジタル信号処理回路を用いて、現在の
信号成分と、前の信号成分とを減算しているので、バン
ドパスフィルタを形成してＤＣオフセットを除去するこ
とができ、Ａ／Ｄ変換後のＤＣオフセットの無調整化が
できるという効果を有する。
の受信装置は、デジタル信号処理回路を用いて、現在の
信号成分と、前の信号成分とを減算しているので、バン
ドパスフィルタを形成してＤＣオフセットを除去するこ
とができ、Ａ／Ｄ変換後のＤＣオフセットの無調整化が
できるという効果を有する。
【００２１】本発明はまた、ＩＦ帯の信号からベースバ
ンド帯の信号に復調するために、アナログ回路を用い
ず、デジタル信号処理回路を用いているため、Ｉ／Ｑの
ばらつきや経年変化による特性のばらつきがなく、調整
する必要はなく、受信信号の明確度を向上させるという
効果を有する。
ンド帯の信号に復調するために、アナログ回路を用い
ず、デジタル信号処理回路を用いているため、Ｉ／Ｑの
ばらつきや経年変化による特性のばらつきがなく、調整
する必要はなく、受信信号の明確度を向上させるという
効果を有する。
【図１】本発明の一実施例における受信装置の構成を示
すブロック図
すブロック図
【図２】同装置におけるＤＣオフセット除去装置の構成
を示すブロック図
を示すブロック図
【図３】同装置におけるＤＣオフセット除去装置の特性
を示す波形図
を示す波形図
【図４】同装置においてＤＣオフセット除去装置を直列
接続したブロック図
接続したブロック図
【図５】同装置における同期検波装置の構成を示すブロ
ック図
ック図
【図６】同装置における同期検波装置の別の構成を示す
ブロック図
ブロック図
【図７】同装置における同期検波装置のさらに別の構成
を示すブロック図
を示すブロック図
【図８】従来の受信装置における同期検波装置の構成を
示すブロック図
示すブロック図
１ 入力端子 ２ａ、２ｂ 出力端子 ３ Ａ／Ｄ変換器 ４ 遅延器 ５ 演算装置 ６ ＤＣオフセット除去装置 ７ 同期検波装置 ８ 演算装置 ９ａ、９ｂ ルートロールオフフィルタ １０、１１ ラッチ １２ 減算器 ２０ａ、２０ｂ 乗算器 ２１ａ、２１ｂ スイッチ ２２ａ、２２ｂ ラッチ ３０ ラッチ ３１ａ、３１ｂ 減算器 ３２ａ、３２ｂ ラッチ ３３ａ、３３ｂ スイッチ ３４ ラッチ ３５ 減算器
Claims (5)
- 【請求項１】 中間周波数帯に復調された入力信号をＡ
／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換された信
号を遅延する遅延手段および遅延された信号と遅延され
ない信号とを減算する演算手段を有するＤＣオフセット
除去装置とを備えた受信装置。 - 【請求項２】 ＤＣオフセット除去装置を複数個直列に
接続した請求項１記載の受信装置。 - 【請求項３】 ＤＣオフセット除去装置が、Ａ／Ｄ変換
された信号が入力される第１のラッチと、前記第１のラ
ッチから１シンボル後の信号を入力される第２のラッチ
と、前記Ａ／Ｄ変換された信号と前記第２のラッチから
入力された２シンボル後の信号とを減算する減算器とを
備えた請求項１または２記載の受信装置。 - 【請求項４】 ＤＣオフセット除去装置の出力を入力さ
れて中間周波数帯の信号をベースバンド帯の信号に復調
する演算装置と、前記演算装置から出力された信号の波
形成形および雑音抑圧を行なう複数のフィルタとを有す
る同期検波装置を備えた請求項１から３のいずれかに記
載の受信装置。 - 【請求項５】 演算装置が、複数の演算手段および複数
の遅延手段および複数のスイッチで構成される請求項４
記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086661A JPH07297869A (ja) | 1994-04-25 | 1994-04-25 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086661A JPH07297869A (ja) | 1994-04-25 | 1994-04-25 | 受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297869A true JPH07297869A (ja) | 1995-11-10 |
Family
ID=13893225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6086661A Pending JPH07297869A (ja) | 1994-04-25 | 1994-04-25 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297869A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370205B1 (en) | 1999-07-02 | 2002-04-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for performing DC-offset compensation in a radio receiver |
| KR20020071043A (ko) * | 2001-03-02 | 2002-09-12 | 엘지전자 주식회사 | 케이블 모뎀의 ｄｃ 오프셋 제거 장치 |
| JP2003513503A (ja) * | 1999-10-22 | 2003-04-08 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 既知の干渉信号をデジタル中間周波数信号から除去する受信機ならびに手法を備える通信端末 |
-
1994
- 1994-04-25 JP JP6086661A patent/JPH07297869A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370205B1 (en) | 1999-07-02 | 2002-04-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for performing DC-offset compensation in a radio receiver |
| JP2003513503A (ja) * | 1999-10-22 | 2003-04-08 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 既知の干渉信号をデジタル中間周波数信号から除去する受信機ならびに手法を備える通信端末 |
| KR20020071043A (ko) * | 2001-03-02 | 2002-09-12 | 엘지전자 주식회사 | 케이블 모뎀의 ｄｃ 오프셋 제거 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mirabbasi et al. | Classical and modern receiver architectures | |
| US5172070A (en) | Apparatus for digitally demodulating a narrow band modulated signal | |
| AU698865B2 (en) | Digitally compensated direct conversion receiver | |
| EP1067674B1 (en) | Apparatus and method for receiving and processing a radio frequency signal | |
| US7979046B2 (en) | Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones | |
| JP3988877B2 (ja) | 無線受信機 | |
| CN101378263B (zh) | 基于数字中频的多载波数字接收机及多载波数字接收方法 | |
| KR100441616B1 (ko) | 직교 복조 장치에서의 ｉ 채널 및 ｑ 채널 간 진폭 및위상 불일치 검출 및 보상 방법과 그 방법을 사용하는직교 복조 장치 | |
| US20070140382A1 (en) | Bandpass sampling receiver and the sampling method | |
| JP4004951B2 (ja) | 無線受信機 | |
| JP4836041B2 (ja) | Ｒｆ信号をサンプリングするための方法及び装置 | |
| KR100406224B1 (ko) | 주파수변조신호복조회로및이를채용한통신단말장비 | |
| WO2005055449A1 (en) | Bandpass sampling receiver and the sampling method | |
| CN111711457A (zh) | 一种通过多通道并行分段解调方式提高解调宽带的方法 | |
| CN1193562C (zh) | 用于角调制信号的接收装置 | |
| JPH07297869A (ja) | 受信装置 | |
| JP3549814B2 (ja) | 通信システムにおける受信方法及び受信機 | |
| KR100959229B1 (ko) | 데이터 수신 장치 | |
| US20070024477A1 (en) | DPSK demodulator and method | |
| US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
| CN101151810B (zh) | 低中频接收机及其采样方法 | |
| JP3996052B2 (ja) | 移動式無線に適した受信機回路 | |
| JPH10173632A (ja) | 受信装置 | |
| JP2002176458A (ja) | Ｄｃオフセット除去回路 | |
| JPH11127133A (ja) | Ｃｄｍａ同期回路及びｃｄｍａ同期信号検出方法 |