JPH07302820A - 複数のｌｓｉチップの同時検査方法 - Google Patents
複数のｌｓｉチップの同時検査方法Info
- Publication number
- JPH07302820A JPH07302820A JP6115964A JP11596494A JPH07302820A JP H07302820 A JPH07302820 A JP H07302820A JP 6115964 A JP6115964 A JP 6115964A JP 11596494 A JP11596494 A JP 11596494A JP H07302820 A JPH07302820 A JP H07302820A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- probe
- pad
- chips
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 複数のＬＳＩチップ２の４辺にパッド端子に
対するプローブピン33を、プローブカードに配列して、
各ＬＳＩチップ２を同時検査する。 【構成】 ウエハ１のＯＦをＸ軸に対して４５°の方向
に角度設定し、Ｘ軸の方向に連続した複数のＬＳＩチッ
プを同時検査の対象とし、例えば４個のＬＳＩチップ２
-1〜２-4のそれぞれの４辺をＸ軸に対して４５°の方向
として、この各４辺の各パッド端子に対して、複数のプ
ローブピン33を互いに交差しないようにプローブカード
３に植設するとを可能とする。植設された各プローブピ
ンを各ＬＳＩチップの４辺の各パッド端子に同時に接触
して同時検査する。
対するプローブピン33を、プローブカードに配列して、
各ＬＳＩチップ２を同時検査する。 【構成】 ウエハ１のＯＦをＸ軸に対して４５°の方向
に角度設定し、Ｘ軸の方向に連続した複数のＬＳＩチッ
プを同時検査の対象とし、例えば４個のＬＳＩチップ２
-1〜２-4のそれぞれの４辺をＸ軸に対して４５°の方向
として、この各４辺の各パッド端子に対して、複数のプ
ローブピン33を互いに交差しないようにプローブカード
３に植設するとを可能とする。植設された各プローブピ
ンを各ＬＳＩチップの４辺の各パッド端子に同時に接触
して同時検査する。
Description
【０００１】
【産業上の利用分野】この発明は、複数のＬＳＩチップ
を同時に検査する検査方法に関する。
を同時に検査する検査方法に関する。
【０００２】
【従来の技術】図３(a) はウエハ１に形成された複数の
ＬＳＩチップ２を示し、各ＬＳＩチップ２は、ウエハ１
のオリエンテーションフラット（ＯＦ）を基準とし、Ｘ
Ｙ方向にマトリックス状に形成される。各ＬＳＩチップ
２はパターンＰＴと、これを外部に接続するためのパッ
ド端子（以下ＰＡＤと略記）を有する。図３(b),(c) は
ＰＡＤの配置形態を示す。(b) は、ＬＳＩチップ２のＸ
方向の２辺のエッジ付近に、複数のＰＡＤ（以下便宜
上、ＰＡＤ群ＰX と略記）を設けたもので、主としてメ
モリチップに適用されている。(c) は、ＰＡＤ群ＰX の
ほかに、Ｙ方向の２辺のエッジ付近に、複数のＰＡＤ
（以下同様にＰＡＤ群ＰY と略記) を設けたもので、論
理チップなどに適用される。ＬＳＩチップ２の大きさは
一辺が４ｍｍ〜８ｍｍの方形をなし、ＰＡＤの個数は一
辺当たり数個ないしは二十数個あり、各ＰＡＤの間隔ｄ
は微小で、例えば０．５ｍｍ程度とされている。
ＬＳＩチップ２を示し、各ＬＳＩチップ２は、ウエハ１
のオリエンテーションフラット（ＯＦ）を基準とし、Ｘ
Ｙ方向にマトリックス状に形成される。各ＬＳＩチップ
２はパターンＰＴと、これを外部に接続するためのパッ
ド端子（以下ＰＡＤと略記）を有する。図３(b),(c) は
ＰＡＤの配置形態を示す。(b) は、ＬＳＩチップ２のＸ
方向の２辺のエッジ付近に、複数のＰＡＤ（以下便宜
上、ＰＡＤ群ＰX と略記）を設けたもので、主としてメ
モリチップに適用されている。(c) は、ＰＡＤ群ＰX の
ほかに、Ｙ方向の２辺のエッジ付近に、複数のＰＡＤ
（以下同様にＰＡＤ群ＰY と略記) を設けたもので、論
理チップなどに適用される。ＬＳＩチップ２の大きさは
一辺が４ｍｍ〜８ｍｍの方形をなし、ＰＡＤの個数は一
辺当たり数個ないしは二十数個あり、各ＰＡＤの間隔ｄ
は微小で、例えば０．５ｍｍ程度とされている。
【０００３】各ＬＳＩチップ２は、ウエハ１に形成され
た段階でその性能がプローバ検査される。図４はプロー
バ検査に使用されるプローブカード３の一例を示す。被
検査のＬＳＩチップ２は、図３(c) に示した、Ｘおよび
Ｙ方向のＰＡＤ群ＰX,ＰY を有するものとし、プローブ
カード３は、円形の多層基板31の中心部に方形の開口部
32を設け、その周辺のＸ方向とＹ方向の両側に、ＬＳＩ
チップ２の各ＰＡＤ群ＰX,ＰY に対応して、複数のプロ
ーブピン33よりなるプローブピン群33Ｘ，33Ｙの、それ
ぞれ２組を配置して構成される。各プローブピン33は、
アームＡの先端に設けた弾性ピンＢ、および弾性ピンＢ
の先端に植設された探針Ｃよりなり、ＬＳＩチップ２の
各ＰＡＤに対して放射状に植設される。各探針Ｃは対応
するＰＡＤにそれぞれ弾性接触し、これらに検査部より
測定電圧が加圧されてＬＳＩチップ２の性能が検査され
る。なお、被検査のＬＳＩチップ２が、図３(b) に示し
たＸ方向のＰＡＤ群ＰX のみを有する場合は、プローブ
ピン群33Ｙは必要でない。
た段階でその性能がプローバ検査される。図４はプロー
バ検査に使用されるプローブカード３の一例を示す。被
検査のＬＳＩチップ２は、図３(c) に示した、Ｘおよび
Ｙ方向のＰＡＤ群ＰX,ＰY を有するものとし、プローブ
カード３は、円形の多層基板31の中心部に方形の開口部
32を設け、その周辺のＸ方向とＹ方向の両側に、ＬＳＩ
チップ２の各ＰＡＤ群ＰX,ＰY に対応して、複数のプロ
ーブピン33よりなるプローブピン群33Ｘ，33Ｙの、それ
ぞれ２組を配置して構成される。各プローブピン33は、
アームＡの先端に設けた弾性ピンＢ、および弾性ピンＢ
の先端に植設された探針Ｃよりなり、ＬＳＩチップ２の
各ＰＡＤに対して放射状に植設される。各探針Ｃは対応
するＰＡＤにそれぞれ弾性接触し、これらに検査部より
測定電圧が加圧されてＬＳＩチップ２の性能が検査され
る。なお、被検査のＬＳＩチップ２が、図３(b) に示し
たＸ方向のＰＡＤ群ＰX のみを有する場合は、プローブ
ピン群33Ｙは必要でない。
【０００４】さて、上記のプローブピン群33Ｘ，33Ｙは
１個のＬＳＩチップ２に対するものであるが、検査効率
を向上するためには、複数個のＬＳＩチップ２を同時に
検査することが望ましく、このためにはＬＳＩチップ２
の個数分のプローブピン群をプローブカード３に配置す
ることが必要である。これに対してＰＡＤ群ＰX のみを
有するＬＳＩチップ２ついては同時検査がすでに行われ
ている。これを図５により説明する。図５(a) におい
て、例えば、Ｘ方向に連続した４個のＬＳＩチップ２-
1，２-2，２-3，２-4が同時検査の対象とされ、プロー
ブカード３の開口部32のＸ方向の長さをＬＳＩチップの
４個分とし、その周辺のＸ方向に、(b) に示すように、
４個のＬＳＩチップ２の各ＰＡＤ群ＰX に対応する８組
のプローブピン群33Ｘが配置され、各プローブピン33の
探針Ｃが対応するＰＡＤに接触して４個が同時に検査さ
れている。
１個のＬＳＩチップ２に対するものであるが、検査効率
を向上するためには、複数個のＬＳＩチップ２を同時に
検査することが望ましく、このためにはＬＳＩチップ２
の個数分のプローブピン群をプローブカード３に配置す
ることが必要である。これに対してＰＡＤ群ＰX のみを
有するＬＳＩチップ２ついては同時検査がすでに行われ
ている。これを図５により説明する。図５(a) におい
て、例えば、Ｘ方向に連続した４個のＬＳＩチップ２-
1，２-2，２-3，２-4が同時検査の対象とされ、プロー
ブカード３の開口部32のＸ方向の長さをＬＳＩチップの
４個分とし、その周辺のＸ方向に、(b) に示すように、
４個のＬＳＩチップ２の各ＰＡＤ群ＰX に対応する８組
のプローブピン群33Ｘが配置され、各プローブピン33の
探針Ｃが対応するＰＡＤに接触して４個が同時に検査さ
れている。
【０００５】
【発明が解決しようとする課題】図５(b) の場合は、４
個のＬＳＩチップ２-1〜２-4がＰＡＤ群ＰX のみを有す
るので、これに対するプローブピン群33Ｘを開口部32に
配列することは可能である。これに対し、４個の各ＬＳ
Ｉチップ２が、図３(c) のようにＰＡＤ群ＰX とＰＡＤ
群ＰY の両者を有する場合は、ＰＡＤ群ＰY に対するプ
ローブピン群33Ｙの配置には困難がある。すなわち、開
口部32の周辺のＸ方向には本来のプローブピン群33Ｘが
植設されるので、プローブピン群33Ｙは植設できない。
強いて植設しようとすると、両プローブピン群33Ｘ，33
Ｙが重なり合うので、ことは面倒である。なお、開口部
32のＹ方向の周辺を利用することも考えられるが、ここ
に４個のＬＳＩチップ２に対する８組のプローブピン群
33Ｙを植設することは不可能に近い。この発明は以上に
鑑みてなされたもので、同時検査する複数のＬＳＩチッ
プ２の位置関係を工夫することにより、複数のＬＳＩチ
ップ２に対するプローブピン群33Ｘ，33Ｙの植設を可能
として、同時検査を行う方法を提供することを目的とす
る。
個のＬＳＩチップ２-1〜２-4がＰＡＤ群ＰX のみを有す
るので、これに対するプローブピン群33Ｘを開口部32に
配列することは可能である。これに対し、４個の各ＬＳ
Ｉチップ２が、図３(c) のようにＰＡＤ群ＰX とＰＡＤ
群ＰY の両者を有する場合は、ＰＡＤ群ＰY に対するプ
ローブピン群33Ｙの配置には困難がある。すなわち、開
口部32の周辺のＸ方向には本来のプローブピン群33Ｘが
植設されるので、プローブピン群33Ｙは植設できない。
強いて植設しようとすると、両プローブピン群33Ｘ，33
Ｙが重なり合うので、ことは面倒である。なお、開口部
32のＹ方向の周辺を利用することも考えられるが、ここ
に４個のＬＳＩチップ２に対する８組のプローブピン群
33Ｙを植設することは不可能に近い。この発明は以上に
鑑みてなされたもので、同時検査する複数のＬＳＩチッ
プ２の位置関係を工夫することにより、複数のＬＳＩチ
ップ２に対するプローブピン群33Ｘ，33Ｙの植設を可能
として、同時検査を行う方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】この発明は複数のＬＳＩ
チップの同時検査方法であって、ウエハを回転機構によ
り回転して、そのＯＦをＸ軸に対して４５°の方向に角
度設定する。この角度設定により、Ｘ軸の方向に連続し
た複数のＬＳＩチップを同時検査の対象とする。またこ
の角度設定により、複数のＬＳＩチップのそれぞれの４
辺がＸ軸に対して４５°の方向として、この各４辺の各
パッド端子に対して、複数のプローブピンを、互いに交
差しないようにプローブカードに植設することを可能と
する。植設された各プローブピンを各ＬＳＩチップの４
辺の各パッド端子に同時に接触して、複数のＬＳＩチッ
プを同時に検査するものである。
チップの同時検査方法であって、ウエハを回転機構によ
り回転して、そのＯＦをＸ軸に対して４５°の方向に角
度設定する。この角度設定により、Ｘ軸の方向に連続し
た複数のＬＳＩチップを同時検査の対象とする。またこ
の角度設定により、複数のＬＳＩチップのそれぞれの４
辺がＸ軸に対して４５°の方向として、この各４辺の各
パッド端子に対して、複数のプローブピンを、互いに交
差しないようにプローブカードに植設することを可能と
する。植設された各プローブピンを各ＬＳＩチップの４
辺の各パッド端子に同時に接触して、複数のＬＳＩチッ
プを同時に検査するものである。
【０００７】
【作用】上記の同時検査方法においては、ウエハは回転
機構により回転して、そのＯＦがＸ軸に対して４５°の
方向に角度設定され、これによりＸ軸の方向に連続した
複数のＬＳＩチップが同時検査の対象とされる。またこ
の角度設定により、複数のＬＳＩチップのそれぞれの４
辺は、いずれもＸ方向に対して４５°の方向となるの
で、４辺の各ＰＡＤに対する複数のプローブピンは、従
来の植設上の問題点が解消されて、互いに交差しないよ
うにプローブカードに植設することが可能となる。植設
された各プローブピンが各ＬＳＩチツプの４辺の各ＰＡ
Ｄに接触して、複数のＬＳＩチップが同時に検査され
る。
機構により回転して、そのＯＦがＸ軸に対して４５°の
方向に角度設定され、これによりＸ軸の方向に連続した
複数のＬＳＩチップが同時検査の対象とされる。またこ
の角度設定により、複数のＬＳＩチップのそれぞれの４
辺は、いずれもＸ方向に対して４５°の方向となるの
で、４辺の各ＰＡＤに対する複数のプローブピンは、従
来の植設上の問題点が解消されて、互いに交差しないよ
うにプローブカードに植設することが可能となる。植設
された各プローブピンが各ＬＳＩチツプの４辺の各ＰＡ
Ｄに接触して、複数のＬＳＩチップが同時に検査され
る。
【０００８】
【実施例】図１はこの発明の一実施例における、同時検
査対象の複数のＬＳＩチップ２の位置関係の説明図、図
２は、この発明の一実施例におけるプローブカード３の
各プローブピン33の配置図である。図１において、ウエ
ハ１は図示しない回転機構により回転され、そのＯＦが
Ｘ軸に対して４５°をなす方向に角度設定される。この
角度設定により、例えば、Ｘ1 線上の連続した４個のＬ
ＳＩチップ２-1，２-2，２-3，２-4を同時検査の対象と
する。またこの角度設定によりウエハ１の全ＬＳＩチッ
プ２は、それぞれの４辺がＸ軸に対して４５°の方向と
なる。
査対象の複数のＬＳＩチップ２の位置関係の説明図、図
２は、この発明の一実施例におけるプローブカード３の
各プローブピン33の配置図である。図１において、ウエ
ハ１は図示しない回転機構により回転され、そのＯＦが
Ｘ軸に対して４５°をなす方向に角度設定される。この
角度設定により、例えば、Ｘ1 線上の連続した４個のＬ
ＳＩチップ２-1，２-2，２-3，２-4を同時検査の対象と
する。またこの角度設定によりウエハ１の全ＬＳＩチッ
プ２は、それぞれの４辺がＸ軸に対して４５°の方向と
なる。
【０００９】図２において、ハッチングの部分はプロー
ブカード３の多層基板31を示し、これに、上記の同時検
査対象の４個のＬＳＩチップ２-1〜２-4に対応し、これ
らよりやや大きく、斜辺を有する図示の形状の開口部3
2’を設ける。開口部32’の各斜辺には、各ＬＳＩチッ
プ２の４辺のＰＡＤ群ＰX,ＰY に対するプローブピン群
33Ｘ，33Ｙを配置することができる。この場合、各プロ
ーブピン群33Ｘ，33Ｙの各プローブピン33が、互いに交
差しないように植設する。上記により植設された各プロ
ーブピン33が対応するＰＡＤに接触してＸ1 線上の４個
のＬＳＩチップ２が同時に検査され、つづいて順次にＸ
2 線上、Ｘ3 線上……の各４個のＬＳＩチップ２を同時
に検査する。ただし、同一線上のＬＳＩチップ２の個数
が４個を越えるときは、最大４個として分割して検査す
る。以上によりすべてのＬＳＩチップ２の検査が終了す
る。
ブカード３の多層基板31を示し、これに、上記の同時検
査対象の４個のＬＳＩチップ２-1〜２-4に対応し、これ
らよりやや大きく、斜辺を有する図示の形状の開口部3
2’を設ける。開口部32’の各斜辺には、各ＬＳＩチッ
プ２の４辺のＰＡＤ群ＰX,ＰY に対するプローブピン群
33Ｘ，33Ｙを配置することができる。この場合、各プロ
ーブピン群33Ｘ，33Ｙの各プローブピン33が、互いに交
差しないように植設する。上記により植設された各プロ
ーブピン33が対応するＰＡＤに接触してＸ1 線上の４個
のＬＳＩチップ２が同時に検査され、つづいて順次にＸ
2 線上、Ｘ3 線上……の各４個のＬＳＩチップ２を同時
に検査する。ただし、同一線上のＬＳＩチップ２の個数
が４個を越えるときは、最大４個として分割して検査す
る。以上によりすべてのＬＳＩチップ２の検査が終了す
る。
【００１０】
【発明の効果】以上の説明のとおり、この発明による同
時検査方法においては、ウエハのＯＦをＸ軸に対して４
５°の方向に角度設定し、これによりＸ軸の方向に連続
した複数のＬＳＩチップを同時検査の対象とし、これら
の各ＬＳＩチップの４辺のパッド端子に対する複数のプ
ローブピンを、プローブカードに植設して同時検査を行
うもので、従来の方法では困難であった植設上の問題点
が上記の角度設定により解消され、４辺にパッド端子を
有する複数のＬＳＩチップの同時検査に寄与する効果に
は、優れたものがある。
時検査方法においては、ウエハのＯＦをＸ軸に対して４
５°の方向に角度設定し、これによりＸ軸の方向に連続
した複数のＬＳＩチップを同時検査の対象とし、これら
の各ＬＳＩチップの４辺のパッド端子に対する複数のプ
ローブピンを、プローブカードに植設して同時検査を行
うもので、従来の方法では困難であった植設上の問題点
が上記の角度設定により解消され、４辺にパッド端子を
有する複数のＬＳＩチップの同時検査に寄与する効果に
は、優れたものがある。
【図１】図１はこの発明の一実施例における、同時検査
対象の複数のＬＳＩチップ２の位置関係の説明図であ
る。
対象の複数のＬＳＩチップ２の位置関係の説明図であ
る。
【図２】図２はこの発明の一実施例における、プローブ
カード３に植設された各プローブピン33の配置図であ
る。
カード３に植設された各プローブピン33の配置図であ
る。
【図３】図３はウエハ１に形成されたＬＳＩチップ２の
説明図であって、(a) は各ＬＳＩチップ２の配置図、
(b) はＬＳＩチップ２のＸ方向に配置されたパッド端子
の配置図、(c) はＬＳＩチップ２ＸおよびＹ方向に配置
されたパッド端子の配置図である。
説明図であって、(a) は各ＬＳＩチップ２の配置図、
(b) はＬＳＩチップ２のＸ方向に配置されたパッド端子
の配置図、(c) はＬＳＩチップ２ＸおよびＹ方向に配置
されたパッド端子の配置図である。
【図４】図４はプローブカード３の一例を示す外観図で
ある。
ある。
【図５】図５は、従来のＬＳＩチップ２の同時検査方法
の説明図であって、(a) は、同時検査する４個のＬＳＩ
チップ２-1，２-2，２-3，２-4の説明図、(b) は、(a)
に対するプローブピン群33Ｘの配置図である。
の説明図であって、(a) は、同時検査する４個のＬＳＩ
チップ２-1，２-2，２-3，２-4の説明図、(b) は、(a)
に対するプローブピン群33Ｘの配置図である。
１…ウエハ、２…ＬＳＩチップ、２-1，２-2，２-3，２
-4…連続したＬＳＩチップ、３…プローブカード、31…
基板、32…プローブカードの従来の開口部、32' …この
発明における開口部、33…プローブピン、33Ｘ…Ｘ方向
のプローブピン群、33Ｙ…Ｙ方向のプローブピン群、Ｏ
Ｆ…ウエハのオリエンテーションフラット、ＰＡＤ…パ
ッド端子、ＰX …Ｘ方向のＰＡＤ群、ＰY …Ｙ方向のＰ
ＡＤ群、ＰＴ…ＬＳＩチップのパターン、Ａ…プローブ
ピンのアーム、Ｂ…弾性ピン、Ｃ…探針。
-4…連続したＬＳＩチップ、３…プローブカード、31…
基板、32…プローブカードの従来の開口部、32' …この
発明における開口部、33…プローブピン、33Ｘ…Ｘ方向
のプローブピン群、33Ｙ…Ｙ方向のプローブピン群、Ｏ
Ｆ…ウエハのオリエンテーションフラット、ＰＡＤ…パ
ッド端子、ＰX …Ｘ方向のＰＡＤ群、ＰY …Ｙ方向のＰ
ＡＤ群、ＰＴ…ＬＳＩチップのパターン、Ａ…プローブ
ピンのアーム、Ｂ…弾性ピン、Ｃ…探針。
Claims (1)
- 【請求項１】オリエンテーションフラットＯＦを基準と
して、ウエハの表面にマトリックス状に形成された複数
のＬＳＩチップの各パッド端子に対し、プローブカード
に植設されたプローブピンを接触して、該各ＬＳＩチッ
プを検査するプローバ検査において、前記ウエハを回転
機構により回転して、そのＯＦをＸ軸に対して４５°の
方向に角度設定し、該角度設定により、Ｘ軸の方向に連
続した複数のＬＳＩチップを同時検査の対象とし、かつ
該角度設定により、該複数のＬＳＩチップのそれぞれの
４辺をＸ軸に対して４５°の方向として、該各４辺の各
パッド端子に対して、複数のプローブピンを、互いに交
差しないように前記プローブカードに植設することを可
能とし、該植設された各プローブピンを各ＬＳＩチップ
の４辺の各パッド端子に同時に接触して、前記複数のＬ
ＳＩチップを同時に検査することを特徴とする、複数の
ＬＳＩチップの同時検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6115964A JPH07302820A (ja) | 1994-05-02 | 1994-05-02 | 複数のｌｓｉチップの同時検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6115964A JPH07302820A (ja) | 1994-05-02 | 1994-05-02 | 複数のｌｓｉチップの同時検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302820A true JPH07302820A (ja) | 1995-11-14 |
Family
ID=14675502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6115964A Pending JPH07302820A (ja) | 1994-05-02 | 1994-05-02 | 複数のｌｓｉチップの同時検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100435617B1 (ko) * | 1996-09-20 | 2004-09-08 | 동경 엘렉트론 주식회사 | 최적프로빙모드에의한프로빙방법및장치 |
-
1994
- 1994-05-02 JP JP6115964A patent/JPH07302820A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100435617B1 (ko) * | 1996-09-20 | 2004-09-08 | 동경 엘렉트론 주식회사 | 최적프로빙모드에의한프로빙방법및장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639027B2 (en) | Method of testing circuit elements on a semiconductor wafer | |
| US6933524B2 (en) | Semiconductor component having test contacts | |
| US6871307B2 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
| JP4334473B2 (ja) | オープン／ショートテスタのためのマルチソケット基盤 | |
| JPH1144732A (ja) | マルチチップモジュール | |
| KR100933413B1 (ko) | 반도체 집적 회로 | |
| TW200828482A (en) | Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device | |
| US6025733A (en) | Semiconductor memory device | |
| JPH07201935A (ja) | プローブカード及び検査方法 | |
| JP3120760B2 (ja) | プローブカード及び該プローブカードを用いた試験方法 | |
| JPS6379337A (ja) | 半導体基板 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| JP2001308152A (ja) | 半導体ウエハ及びその試験方法 | |
| TWI288960B (en) | Probe assembly | |
| JP2001291750A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| JPH088312A (ja) | 多数個取りプローブカード | |
| JPH03276656A (ja) | 半導体試験装置 | |
| TWI388836B (zh) | Electrical connection device | |
| JP2002131376A (ja) | 半導体ｉｃのコンタクト構造 | |
| JP2001291749A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| JPS6170734A (ja) | プロ−ブカ−ド | |
| JPS63257239A (ja) | プロ−ブ検査装置 | |
| JPH10339741A (ja) | ウェーハ・プローブカード | |
| JPS63204622A (ja) | 半導体集積回路装置 | |
| JP2001230288A (ja) | プローブカード |