JPS6170734A - プロ−ブカ−ド - Google Patents
プロ−ブカ−ドInfo
- Publication number
- JPS6170734A JPS6170734A JP59192217A JP19221784A JPS6170734A JP S6170734 A JPS6170734 A JP S6170734A JP 59192217 A JP59192217 A JP 59192217A JP 19221784 A JP19221784 A JP 19221784A JP S6170734 A JPS6170734 A JP S6170734A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- probe card
- probes
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェハ試験において、半導体ウェハ上の
チップを複数個同時に試験するときの測定探針の配置に
関する。
チップを複数個同時に試験するときの測定探針の配置に
関する。
各種半導体装置は、通常ウニハエ程終了後、ウェハ試験
が行われる。
が行われる。
ウェハ試験は、チップ上の電極（パッド）と測定探針（
プローブ）との接触により行われるためブロービング・
テストとも呼ばれている。
プローブ）との接触により行われるためブロービング・
テストとも呼ばれている。
ウェハ試験により、ウェハ上に形成された全チップの電
気的特性の試験を行い、不良チップに対してはマーキン
グ装置によりチップ表面にインクや引っ掻き傷等をつけ
てマーキングする。
気的特性の試験を行い、不良チップに対してはマーキン
グ装置によりチップ表面にインクや引っ掻き傷等をつけ
てマーキングする。
第２図はウニ八試験装置のプローブ回りを模式的に示す
断面図である。
断面図である。
図において、ウェハ１を、直交する２方向にチップ毎に
フィードができ、かつフィードされた位置で上下動がで
きる構造のステージ２の上に載せる。
フィードができ、かつフィードされた位置で上下動がで
きる構造のステージ２の上に載せる。
ウェハ１上に間隔をおいて、チップ上のバンドの配列に
合わせてプローブ３を取り付けたブローブカード４を、
テストヘッド５に取り付けられたリングインサートと称
する保持具６に装着する。
合わせてプローブ３を取り付けたブローブカード４を、
テストヘッド５に取り付けられたリングインサートと称
する保持具６に装着する。
７はマーキング装置で、チップが不良のときは測定され
たチップにマーキングを行う。
たチップにマーキングを行う。
試験はプローブ３からプローブカード４、テストヘッド
５を経由してテスタ８までを電気的に接続して測定する
ことにより行う。
５を経由してテスタ８までを電気的に接続して測定する
ことにより行う。
近年大規模集積回路（ＬＳＩ）の高機能化にともないチ
ップ上のパッド数が増え、しかもこれらのチップを複数
個同時にすべてのパッドがプローブとコンタクトでき、
かつマーキング可能な構造の装置が望まれている。
ップ上のパッド数が増え、しかもこれらのチップを複数
個同時にすべてのパッドがプローブとコンタクトでき、
かつマーキング可能な構造の装置が望まれている。
第３図は従来例による複数個のチップが同時に測定でき
るプローブカードの平面図である。
るプローブカードの平面図である。
図において、プローブカード４の中央部にチップ３個分
に対応する孔９を開け、３チップ分のプローブ３をこの
孔の周囲に配列して取り付ける。
に対応する孔９を開け、３チップ分のプローブ３をこの
孔の周囲に配列して取り付ける。
この場合は被測定３チツプの内の中央チップのＡ、
Ｂ部のパッドに対するプローブは取り付けることはでき
ない。
Ｂ部のパッドに対するプローブは取り付けることはでき
ない。
またマーキング装置がチップに対して大き過ぎてマーキ
ングができなくなることがある。
ングができなくなることがある。
第４図は他の従来例による複数個のチップが同時に測定
できるプローブカードの平面図である。
できるプローブカードの平面図である。
図において、プローブカード４の中央部に斜め隣のチッ
プに対応する孔１０．１１を開け、それぞれの孔に１チ
ツプ分のプローブ３をこれらの孔の周囲に配列して取り
付ける。
プに対応する孔１０．１１を開け、それぞれの孔に１チ
ツプ分のプローブ３をこれらの孔の周囲に配列して取り
付ける。
この場合はプローブを取り付ける配置に対する制約はや
や解消されるが、ウェハの移動範囲は第３図の例と同様
にウェハ全域にわたって行わねばならず、測定時間の短
縮には寄与できない。
や解消されるが、ウェハの移動範囲は第３図の例と同様
にウェハ全域にわたって行わねばならず、測定時間の短
縮には寄与できない。
従来の構造はプローブカードの同じ場所からプローブを
出していた。このため多ピンのデバイスに対してはプロ
ーブをパッドにコンタクトさせることができないことが
あった。またチップ面積の小さいデバイスに対してはマ
ーキング装置の構造上マーキングできないことがあった
。
出していた。このため多ピンのデバイスに対してはプロ
ーブをパッドにコンタクトさせることができないことが
あった。またチップ面積の小さいデバイスに対してはマ
ーキング装置の構造上マーキングできないことがあった
。
さらにチップ毎の測定のためのウェハ移動範囲は・ウェ
ハ全域にわたって行うため、測定時間が長くなる。
ハ全域にわたって行うため、測定時間が長くなる。
上記問題点の解決は、半導体ウェハに形成されたチップ
を複数個同時に試験する測定探針を保持するプローブカ
ードにおいて、チップの配列間隔の２ピッチ以上の間隔
をおいて、チップ毎にまとめられた測定探針を設けてな
る本発明によるプローブカードにより達成される。
を複数個同時に試験する測定探針を保持するプローブカ
ードにおいて、チップの配列間隔の２ピッチ以上の間隔
をおいて、チップ毎にまとめられた測定探針を設けてな
る本発明によるプローブカードにより達成される。
特に、ｌチップ分のプローブをまとめて、これをプロー
ブカード上において、略ウェハの半径を１辺とする正方
形の各頂点に配置すれば、ウェハの移動範囲は１／４で
、全ウェハをカバーすることができる。
ブカード上において、略ウェハの半径を１辺とする正方
形の各頂点に配置すれば、ウェハの移動範囲は１／４で
、全ウェハをカバーすることができる。
さらに１チツプ分のプローブをまとめて、これを略ウェ
ハの半径を１辺とする正方形を、１方向に各辺が等間隔
になるようにずらせたｎ個の正方形の各頂点に配置すれ
ば、ウェハの移動範囲はｌ／ ４ ｎで、全ウェハをカ
バーすることができる。
ハの半径を１辺とする正方形を、１方向に各辺が等間隔
になるようにずらせたｎ個の正方形の各頂点に配置すれ
ば、ウェハの移動範囲はｌ／ ４ ｎで、全ウェハをカ
バーすることができる。
（作用〕
プローブカード上の離れた別の場所に１チツプ分のプロ
ーブをまとめて取り付けることにより、上記の３つの問
題点を解決することができる。
ーブをまとめて取り付けることにより、上記の３つの問
題点を解決することができる。
即ち、プローブは１チツプ分ずつ、おたがいに離れた場
所に配置されているため、無理をしないでプローブカー
ドに取り付けることができる。
所に配置されているため、無理をしないでプローブカー
ドに取り付けることができる。
またマーキング装置の移動に対しても空間的な余裕がで
きる。
きる。
ｐぎに１チツプ分のプローブをまとめて、これを略ウニ
への半径を１辺とする正方形の各頂点に配置することに
より、ウェハの移動範囲は１／４で全ウェハをカバーで
きる。
への半径を１辺とする正方形の各頂点に配置することに
より、ウェハの移動範囲は１／４で全ウェハをカバーで
きる。
さらに１チツプ分のプローブをまとめて、これを略ウェ
ハの半径を１辺とする正方形を、１方向に各辺が等間隔
になるようにずらせたｎ個の正方形の各頂点に配置すれ
ば、ウェハの移動範囲は１／ ４ ｎで全ウェハをカバ
ーすることができ、測定時間の短縮が可能となる。
ハの半径を１辺とする正方形を、１方向に各辺が等間隔
になるようにずらせたｎ個の正方形の各頂点に配置すれ
ば、ウェハの移動範囲は１／ ４ ｎで全ウェハをカバ
ーすることができ、測定時間の短縮が可能となる。
第１図（ａ）、 （ｂｌ、 （Ｃ）はそれぞれ本発明に
よる複数個のチップが同時に測定できるプローブカード
の平面図と、ウェハとプローブカードの相対関係を示す
平面図である。
よる複数個のチップが同時に測定できるプローブカード
の平面図と、ウェハとプローブカードの相対関係を示す
平面図である。
第１図（ａｌにおいて、プローブカード４０点対称の位
置に略ウェハの半径を１辺とする正方形の各頂点に、１
チツプに対応する孔１２．１３．１４．１５を開け、そ
れぞれの孔に１チツプ分のプローブ３をこれらの孔の周
囲に配列して取り付ける。
置に略ウェハの半径を１辺とする正方形の各頂点に、１
チツプに対応する孔１２．１３．１４．１５を開け、そ
れぞれの孔に１チツプ分のプローブ３をこれらの孔の周
囲に配列して取り付ける。
第１図（ｂ）において、Ｘ、Ｙはウェハの移動距離を示
す。
す。
この場合はプローブを取り付ける配置に対する制約は完
全に解消され、またマーキング装置の配置も余裕をもっ
て行うことができる。
全に解消され、またマーキング装置の配置も余裕をもっ
て行うことができる。
さらに、ウェハの移動範囲は１／４で全ウェハをカバー
できる。
できる。
第１図（Ｃ）において、１チツプ分のプローブをまとめ
て、これを略ウェハの半径を１辺とする正方形を、１方
向に各辺が等間隔になるようにずらせた２個の正方形の
各頂点１２〜１９に配置すれば、ウェハの移動範囲は１
／（４Ｘ２）で全ウェハをカバーすることができる。
て、これを略ウェハの半径を１辺とする正方形を、１方
向に各辺が等間隔になるようにずらせた２個の正方形の
各頂点１２〜１９に配置すれば、ウェハの移動範囲は１
／（４Ｘ２）で全ウェハをカバーすることができる。
一般化してｎ個の正方形の各頂点に配置すれば、ウェハ
の移動範囲は１／４ｎで全ウェハをカバーすることがで
き、さらに測定時間の短縮が可能となる。
の移動範囲は１／４ｎで全ウェハをカバーすることがで
き、さらに測定時間の短縮が可能となる。
以上詳細に説明したように本発明によれば、多ピンのデ
バイスに対してもプローブを全パッドにコンタクトさせ
ることができ、またチップ面積の小さいデバイスに対し
てもマーキング装置装置の構造上マーキングできなくな
るということはなくなった。
バイスに対してもプローブを全パッドにコンタクトさせ
ることができ、またチップ面積の小さいデバイスに対し
てもマーキング装置装置の構造上マーキングできなくな
るということはなくなった。
さらにチップ毎の測定のためのウェハ移動範囲は少な（
てよく、測定時間の短縮が可能となる。
てよく、測定時間の短縮が可能となる。
第１図（ａ）、 （ｂ）、 （Ｃ）はそれぞれ本発明に
よる複数個のチップが同時に測定できるプローブカード
の平面図と、ウェハとプローブカードの相対関係を示す
平面図、 第２図はウェハ試験装置のプローブ回りを模式％式％ 第３図は従来例による複数個のチップが同時に測定でき
るプローブカードの平面図、 第４図は他の従来例による複数個のチップが同時に測定
できるプローブカードの平面図である。 図において、 １はウェハ、 ２はステージ、３はプローブ、
４はプローブカード、５はテストヘッド、
６はリングインサート、７はマーキング装置、８はテス
タ、 ９はチン１３個分憾対応する孔、 １０、１１は斜め隣のチップに対応する孔、１２．１３
．１４．１５はそれぞれ正方形の頂点に配置された１チ
フプに対応する孔 １６．１７．１８．１９はそれぞれ第２の正方形の頂点
に配置された１チツプに対応する 孔 を示す。
よる複数個のチップが同時に測定できるプローブカード
の平面図と、ウェハとプローブカードの相対関係を示す
平面図、 第２図はウェハ試験装置のプローブ回りを模式％式％ 第３図は従来例による複数個のチップが同時に測定でき
るプローブカードの平面図、 第４図は他の従来例による複数個のチップが同時に測定
できるプローブカードの平面図である。 図において、 １はウェハ、 ２はステージ、３はプローブ、
４はプローブカード、５はテストヘッド、
６はリングインサート、７はマーキング装置、８はテス
タ、 ９はチン１３個分憾対応する孔、 １０、１１は斜め隣のチップに対応する孔、１２．１３
．１４．１５はそれぞれ正方形の頂点に配置された１チ
フプに対応する孔 １６．１７．１８．１９はそれぞれ第２の正方形の頂点
に配置された１チツプに対応する 孔 を示す。
Claims (3)
- （１）半導体ウェハに形成されたチップを、複数個同時
に試験する測定探針を保持するプローブカードにおいて
、チップの配列間隔の２ピッチ以上の間隔をおいて、チ
ップ毎にまとめられた測定探針を設けてなることを特徴
とするプローブカード。 - （２）１チップ分のプローブをまとめて、これを略ウェ
ハの半径を１辺とする正方形の各頂点に配置してなるこ
とを特徴とする特許請求の範囲第１項記載のプローブカ
ード。 - （３）１チップ分のプローブをまとめて、これを略ウェ
ハの半径を１辺とする正方形を、１方向に各辺が等間隔
になるようにずらせた複数の正方形の各頂点に配置して
なることを特徴とする特許請求の範囲第１項記載のプロ
ーブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192217A JPS6170734A (ja) | 1984-09-13 | 1984-09-13 | プロ−ブカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192217A JPS6170734A (ja) | 1984-09-13 | 1984-09-13 | プロ−ブカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6170734A true JPS6170734A (ja) | 1986-04-11 |
Family
ID=16287607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192217A Pending JPS6170734A (ja) | 1984-09-13 | 1984-09-13 | プロ−ブカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435926A (en) * | 1987-07-30 | 1989-02-07 | Tokyo Electron Ltd | Reliability testing system for semiconductor element |
| JP2013044552A (ja) * | 2011-08-22 | 2013-03-04 | Denso Corp | ウエハ検査方法及びウエハマップ |
-
1984
- 1984-09-13 JP JP59192217A patent/JPS6170734A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435926A (en) * | 1987-07-30 | 1989-02-07 | Tokyo Electron Ltd | Reliability testing system for semiconductor element |
| JP2013044552A (ja) * | 2011-08-22 | 2013-03-04 | Denso Corp | ウエハ検査方法及びウエハマップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110031991A1 (en) | Probe block | |
| CN112147487B (zh) | 用于晶圆芯片并行测试的模拟量测试焊盘排布结构 | |
| JP2764854B2 (ja) | プローブカード及び検査方法 | |
| US7535239B1 (en) | Probe card configured for interchangeable heads | |
| KR100674938B1 (ko) | 멀티칩 테스트용 프로브 카드 | |
| KR101106607B1 (ko) | 반도체 장치의 시험 장치 | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JP2817673B2 (ja) | プローブカード及びｉｃチップのテスト方法 | |
| JPH03205842A (ja) | プローブカード装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPH03276656A (ja) | 半導体試験装置 | |
| JPH0432757Y2 (ja) | ||
| CN101452011B (zh) | 探针卡和电路板 | |
| KR0117115Y1 (ko) | 웨이퍼 테스트용 프로브 카드 | |
| JP3132400B2 (ja) | Ｉｃテスタ用プローブカード | |
| JP2827355B2 (ja) | 半導体集積装置およびその検査方法 | |
| JPS63207146A (ja) | プロ−ブカ−ド | |
| JPS63289826A (ja) | プロ−ブカ−ドおよびこのプロ−ブカ−ドを用いた試験方法 | |
| JPH0547874A (ja) | 半導体装置 | |
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| JPH09283575A (ja) | プローブカード及び検査方法 | |
| JPH04288847A (ja) | 半導体試験装置 | |
| JPS604234A (ja) | 集積回路装置 | |
| JPH04228B2 (ja) | ||
| JPS62286243A (ja) | 半導体集積回路の測定装置 |