JPH07302889A - 半導体基板の作製方法 - Google Patents
半導体基板の作製方法Info
- Publication number
- JPH07302889A JPH07302889A JP7045441A JP4544195A JPH07302889A JP H07302889 A JPH07302889 A JP H07302889A JP 7045441 A JP7045441 A JP 7045441A JP 4544195 A JP4544195 A JP 4544195A JP H07302889 A JPH07302889 A JP H07302889A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- porous
- substrate
- single crystal
- porous layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/191—Preparing SOI wafers using full isolation by porous oxide silicon [FIPOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1924—Preparing SOI wafers with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 光透過性基板等の絶縁性基板上に、結晶性が
単結晶ウェハー並に優れたＳｉあるいは化合物半導体単
結晶層を得るうえで、生産性、均一性、制御性、コスト
の面において卓越した半導体基板の作製方法を提案す
る。 【構成】 多孔質層１２を有する第１の基体１１の前記
多孔質層１２上に非多孔質単結晶半導体層１３を形成す
る工程（ａ），（ｂ）、前記非多孔質単結晶半導体層１
３を第２の基体（１４，１５）と貼り合わせる工程
（ｃ）、前記貼り合わせて構成された基体を前記多孔質
層１２において分離する工程（ｄ）、前記分離された第
２の基体（１４，１５，１３）上に配された多孔質層１
２を除去する工程（ｅ）、及び前記分離された第１の基
体１１を構成する多孔質層１２を除去する工程を有する
ことを特徴とする半導体基板の作製方法。
単結晶ウェハー並に優れたＳｉあるいは化合物半導体単
結晶層を得るうえで、生産性、均一性、制御性、コスト
の面において卓越した半導体基板の作製方法を提案す
る。 【構成】 多孔質層１２を有する第１の基体１１の前記
多孔質層１２上に非多孔質単結晶半導体層１３を形成す
る工程（ａ），（ｂ）、前記非多孔質単結晶半導体層１
３を第２の基体（１４，１５）と貼り合わせる工程
（ｃ）、前記貼り合わせて構成された基体を前記多孔質
層１２において分離する工程（ｄ）、前記分離された第
２の基体（１４，１５，１３）上に配された多孔質層１
２を除去する工程（ｅ）、及び前記分離された第１の基
体１１を構成する多孔質層１２を除去する工程を有する
ことを特徴とする半導体基板の作製方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の作製方法
に関する。更に詳しくは、誘電体分離あるいは、絶縁物
上の単結晶半導体、半動体基板上の単結晶化合物半導体
の作製方法、さらに単結晶半導体層に作成される電子デ
バイス、集積回路に適する半導体基板の作製方法に関す
るものである。
に関する。更に詳しくは、誘電体分離あるいは、絶縁物
上の単結晶半導体、半動体基板上の単結晶化合物半導体
の作製方法、さらに単結晶半導体層に作成される電子デ
バイス、集積回路に適する半導体基板の作製方法に関す
るものである。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易に高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウェル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易に高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウェル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
【０００４】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ ６３，ｎｏ３，ｐｐ４２９〜５９０（１
９８３）．また、古くは、単結晶サファイア基板上に、
ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシーさ
せて形成するＳＯＳ（シリコン オン サファイア）が
知られており、最も成熟したＳＯＩ技術として一応の成
功は収めはしたが、Ｓｉ層と下地サファイア基板界面の
格子不整合により大量の結晶欠陥、サファイア基板から
のアルミニュームのＳｉ層への混入、そして何よりも基
板の高価格と大面積化への遅れにより、その応用の広が
りが妨げられている。比較的近年には、サファイア基板
を使用せずにＳＯＩ構造を実現しようという試みが行な
われている。この試みは、次の二つに大別される。
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ ６３，ｎｏ３，ｐｐ４２９〜５９０（１
９８３）．また、古くは、単結晶サファイア基板上に、
ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシーさ
せて形成するＳＯＳ（シリコン オン サファイア）が
知られており、最も成熟したＳＯＩ技術として一応の成
功は収めはしたが、Ｓｉ層と下地サファイア基板界面の
格子不整合により大量の結晶欠陥、サファイア基板から
のアルミニュームのＳｉ層への混入、そして何よりも基
板の高価格と大面積化への遅れにより、その応用の広が
りが妨げられている。比較的近年には、サファイア基板
を使用せずにＳＯＩ構造を実現しようという試みが行な
われている。この試みは、次の二つに大別される。
【０００５】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ2 上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ2 上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2 を形成する。（この方法は、Ｓｉ層の
堆積をともなわない。）また、化合物半導体上のデバイ
スはＳｉでは得られない高い性能、たとえば、高速、発
光など、を持っている。現在は、これらのデバイスはほ
とんどＧａＡｓ等の化合物半導体基板上にエピタキシャ
ル成長をしてその中に作り込まれている。
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ2 上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ2 上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2 を形成する。（この方法は、Ｓｉ層の
堆積をともなわない。）また、化合物半導体上のデバイ
スはＳｉでは得られない高い性能、たとえば、高速、発
光など、を持っている。現在は、これらのデバイスはほ
とんどＧａＡｓ等の化合物半導体基板上にエピタキシャ
ル成長をしてその中に作り込まれている。
【０００６】しかし、化合物半導体基板は、高価で、機
械的強度が低く、大面積ウェハは作成が困難などの問題
点がある。
械的強度が低く、大面積ウェハは作成が困難などの問題
点がある。
【０００７】このようなことから、安価で、機械的強度
も高く、大面積ウェハが作製できるＳｉウェハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。
も高く、大面積ウェハが作製できるＳｉウェハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。
【０００８】
【発明が解決しようとしている課題】上記１を実現する
手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方
向エピタキシャル成長させる方法、非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ2 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が悪い。また、ビームアニール法では、収束ビー
ム走査による処理時間と、ビームの重なり具合、焦点調
整などの制御性に問題がある。このうち、Ｚｏｎｅ Ｍ
ｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが、依然として、亜粒界等の結晶欠陥
は、多数残留しており、少数キャリヤーデバイスを作成
するにいたってない。
手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方
向エピタキシャル成長させる方法、非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ2 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が悪い。また、ビームアニール法では、収束ビー
ム走査による処理時間と、ビームの重なり具合、焦点調
整などの制御性に問題がある。このうち、Ｚｏｎｅ Ｍ
ｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが、依然として、亜粒界等の結晶欠陥
は、多数残留しており、少数キャリヤーデバイスを作成
するにいたってない。
【０００９】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於いては、次の４
種類の方法が挙げられる。
ャル成長の種子として用いない方法に於いては、次の４
種類の方法が挙げられる。
【００１０】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性と生産性の点から問題がある。
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性と生産性の点から問題がある。
【００１１】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅ
ｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ2 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法で
ある。しかしながら、ＳｉＯ2 層を形成するためには、
酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウェハーコストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤーデバ
イスを作製できる充分な品質に至っていない。
ｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ2 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法で
ある。しかしながら、ＳｉＯ2 層を形成するためには、
酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウェハーコストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤーデバ
イスを作製できる充分な品質に至っていない。
【００１２】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３）），もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基板のみを多孔質化したのち、増速酸化により
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３）），もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基板のみを多孔質化したのち、増速酸化により
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
【００１３】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて張り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基板をミクロンオーダーかそれ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて張り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基板をミクロンオーダーかそれ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。
【００１４】１．研磨による薄膜化 ２．選択エッチングによる薄膜化 １の研磨では均一に薄膜化することが困難である。特に
サブミクロンの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウェハの大口径化が進めばその困難度は増すばかりであ
る。
サブミクロンの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウェハの大口径化が進めばその困難度は増すばかりであ
る。
【００１５】また、２のエッチングは均一な薄膜化に有
効とされているが、 ・せいぜい１０2 と選択比が充分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い等の問題点がある（Ｃ．Ｈ
ａｒｅｎｄｔ，ｅｔ．ａｌ．，Ｊ．Ｅｌｅｃｔ．Ｍａｔ
ｅｒ．Ｖｏｌ．２０，２６７（１９９１）、Ｈ．Ｂａｕ
ｍｇａｒｔ，ｅｔ．ａｌ．，Ｅｘｔｅｎｄｅｄ Ａｂｓ
ｔｒａｃｔ ｏｆ ＥＣＳ １ｓｔ Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｆ Ｗａｆｅｒ
Ｂｏｎｄｉｎｇ， ｐｐ−７３３（１９９１）、Ｃ．
Ｅ．Ｈｕｎｔ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ
ｏｆＥＣＳ １ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓ
ｙｍｐｏｓｉｕｍ ｏｆ Ｗａｆｅｒ Ｂｏｎｄｉｎ
ｇ，ｐｐ−６９６（１９９１））。
効とされているが、 ・せいぜい１０2 と選択比が充分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い等の問題点がある（Ｃ．Ｈ
ａｒｅｎｄｔ，ｅｔ．ａｌ．，Ｊ．Ｅｌｅｃｔ．Ｍａｔ
ｅｒ．Ｖｏｌ．２０，２６７（１９９１）、Ｈ．Ｂａｕ
ｍｇａｒｔ，ｅｔ．ａｌ．，Ｅｘｔｅｎｄｅｄ Ａｂｓ
ｔｒａｃｔ ｏｆ ＥＣＳ １ｓｔ Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｆ Ｗａｆｅｒ
Ｂｏｎｄｉｎｇ， ｐｐ−７３３（１９９１）、Ｃ．
Ｅ．Ｈｕｎｔ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ
ｏｆＥＣＳ １ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓ
ｙｍｐｏｓｉｕｍ ｏｆ Ｗａｆｅｒ Ｂｏｎｄｉｎ
ｇ，ｐｐ−６９６（１９９１））。
【００１６】さらに貼り合わせを用いた半導体基板は、
必ず２枚のウェハを必要とし、そのうち１枚はほとんど
大部分が研磨・エッチング等により無駄に除去され捨て
られてしまい、限りある地球の資源を無駄使いしてしま
う。
必ず２枚のウェハを必要とし、そのうち１枚はほとんど
大部分が研磨・エッチング等により無駄に除去され捨て
られてしまい、限りある地球の資源を無駄使いしてしま
う。
【００１７】したがって、貼り合わせによるＳＯＩにお
いては、現状の方法では、その制御性、均一性さらには
経済性に多くの問題点が存在する。
いては、現状の方法では、その制御性、均一性さらには
経済性に多くの問題点が存在する。
【００１８】また、ガラスに代表される光透過性基板上
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。
【００１９】ところで、光透過性基板は、光受光素子で
あるコンタクトセンサーや投影型液晶画像表示装置を構
成するうえにおいて重要である。そして、センサーや表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高精密化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。
あるコンタクトセンサーや投影型液晶画像表示装置を構
成するうえにおいて重要である。そして、センサーや表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高精密化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。
【００２０】したがって、非晶質Ｓｉや多結晶Ｓｉで
は、その欠陥の多い結晶構造ゆえに要求されるあるいは
今後要求されるに十分な性能を持った駆動素子を作製す
ることが難しい。
は、その欠陥の多い結晶構造ゆえに要求されるあるいは
今後要求されるに十分な性能を持った駆動素子を作製す
ることが難しい。
【００２１】上で述べたように、化合物半導体のデバイ
ス作製には化合物半導体の基板が必要不可欠となってい
る。しかし、化合物半導体の基板は高価で、しかも、大
面積化が非常に困難である。
ス作製には化合物半導体の基板が必要不可欠となってい
る。しかし、化合物半導体の基板は高価で、しかも、大
面積化が非常に困難である。
【００２２】さらに、Ｓｉ基板上にＧａＡｓ等の化合物
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。
【００２３】また、格子のミスフィットを緩和するため
多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Ｓｉの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基板としての安定性、信頼性に欠ける。
多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Ｓｉの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基板としての安定性、信頼性に欠ける。
【００２４】こうしたなか、本発明の発明者である米原
隆夫は、上述した課題点に鑑み、先に特開平５−２１３
３８号公報に開示された新規な半導体部材の製造方法を
提案した。
隆夫は、上述した課題点に鑑み、先に特開平５−２１３
３８号公報に開示された新規な半導体部材の製造方法を
提案した。
【００２５】当該公報に開示された方法は、次のとおり
のものである。即ち、多孔質単結晶半導体領域上に非多
孔質単結晶半導体領域を配した部材を形成し、前記非多
孔質単結晶半導体領域の表面に、表面が絶縁性物質で構
成された部材の表面を貼り合わせた後、前記多孔質単結
晶半導体領域をエッチングにより除去することを特徴と
する半導体部材の製造方法である。
のものである。即ち、多孔質単結晶半導体領域上に非多
孔質単結晶半導体領域を配した部材を形成し、前記非多
孔質単結晶半導体領域の表面に、表面が絶縁性物質で構
成された部材の表面を貼り合わせた後、前記多孔質単結
晶半導体領域をエッチングにより除去することを特徴と
する半導体部材の製造方法である。
【００２６】当該方法は、上述した課題を解決し得る優
れたものである。しかしながら、当該公報に開示された
方法を更に発展させて半導体基板の生産性の向上、低コ
スト化が更に図れれば、当該技術分野に係る産業への寄
与は極めて大きなものとなる。
れたものである。しかしながら、当該公報に開示された
方法を更に発展させて半導体基板の生産性の向上、低コ
スト化が更に図れれば、当該技術分野に係る産業への寄
与は極めて大きなものとなる。
【００２７】［発明の目的］本発明は、上述の公報に開
示された方法を、更に改善した半導体基板の作製方法を
提供することを目的とする。
示された方法を、更に改善した半導体基板の作製方法を
提供することを目的とする。
【００２８】本発明の別の目的は、経済性に優れて、大
面積に渡り均一平坦な、極めて優れた結晶性を有する単
結晶基板を用いて、表面に形成された半導体層あるいは
化合物半導体活性層を残して、その片面から該活性層ま
でを取り去り、絶縁物上に欠陥の著しく少ない単結晶層
あるいは化合物半導体結晶層を得る半導体基板の作製方
法を提供することにある。
面積に渡り均一平坦な、極めて優れた結晶性を有する単
結晶基板を用いて、表面に形成された半導体層あるいは
化合物半導体活性層を残して、その片面から該活性層ま
でを取り去り、絶縁物上に欠陥の著しく少ない単結晶層
あるいは化合物半導体結晶層を得る半導体基板の作製方
法を提供することにある。
【００２９】本発明の更に別の目的は、透明基板（光透
過性基板）上に結晶性が単結晶ウェハー並に優れたＳｉ
あるいは化合物半導体単結晶層を得るうえで、生産性、
均一性、制御性、コストの面において卓越した半導体基
板の作製方法を提案することにある。
過性基板）上に結晶性が単結晶ウェハー並に優れたＳｉ
あるいは化合物半導体単結晶層を得るうえで、生産性、
均一性、制御性、コストの面において卓越した半導体基
板の作製方法を提案することにある。
【００３０】本発明の更に別の目的は、ＳＯＩ構造の大
規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩ
ＭＯＸの代替足り得る半導体基板の作製方法を提案する
ことにある。
規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩ
ＭＯＸの代替足り得る半導体基板の作製方法を提案する
ことにある。
【００３１】
【課題を解決するための手段】本発明の半導体基板の作
製方法は、下述する構成のものである。
製方法は、下述する構成のものである。
【００３２】即ち、本発明の半導体基板の作製方法の第
１の態様は、多孔質層を有する第１の基体の前記多孔質
層上に非多孔質単結晶半導体層を形成する工程、前記非
多孔質単結晶半導体層を第２の基体と貼り合わせる工
程、前記貼り合わせて構成された基体を前記多孔質層に
おいて分離する工程、前記分離された第２の基体上に配
された多孔質層を除去する工程、及び前記分離された第
１の基体を構成する多孔質層を除去する工程を有するこ
とを特徴とするものである。
１の態様は、多孔質層を有する第１の基体の前記多孔質
層上に非多孔質単結晶半導体層を形成する工程、前記非
多孔質単結晶半導体層を第２の基体と貼り合わせる工
程、前記貼り合わせて構成された基体を前記多孔質層に
おいて分離する工程、前記分離された第２の基体上に配
された多孔質層を除去する工程、及び前記分離された第
１の基体を構成する多孔質層を除去する工程を有するこ
とを特徴とするものである。
【００３３】本発明の第２の態様は、多孔質層を有する
第１の基体の前記多孔質層上に非多孔質単結晶半導体層
を形成する工程、前記非多孔質単結晶半導体層を第２の
基体と絶縁層を介して貼り合わせる工程、前記貼り合わ
せて構成された基体を前記多孔質層において分離する工
程、前記分離された第２の基体上に配された多孔質層を
除去する工程、及び前記分離された第１の基体を構成す
る多孔質層を除去する工程を有することを特徴とするも
のである。
第１の基体の前記多孔質層上に非多孔質単結晶半導体層
を形成する工程、前記非多孔質単結晶半導体層を第２の
基体と絶縁層を介して貼り合わせる工程、前記貼り合わ
せて構成された基体を前記多孔質層において分離する工
程、前記分離された第２の基体上に配された多孔質層を
除去する工程、及び前記分離された第１の基体を構成す
る多孔質層を除去する工程を有することを特徴とするも
のである。
【００３４】
【作用】本発明においては、貼り合わせて構成された基
体を多孔質層で分離し、非多孔質単結晶半導体層が配さ
れた第２の基体上の多孔質層を除去することにより、高
品質な非多孔質単結晶半導体層が配された半導体基体を
形成できる。これに加えて、貼り合わせて構成された基
体を多孔質層で分離し、第１の基体を構成する多孔質層
を除去することにより、多孔質層を除去した第１の基体
を半導体基体作製に再利用することができる。これによ
り、半導体基体の生産性の向上、低コスト化が更に図れ
る。
体を多孔質層で分離し、非多孔質単結晶半導体層が配さ
れた第２の基体上の多孔質層を除去することにより、高
品質な非多孔質単結晶半導体層が配された半導体基体を
形成できる。これに加えて、貼り合わせて構成された基
体を多孔質層で分離し、第１の基体を構成する多孔質層
を除去することにより、多孔質層を除去した第１の基体
を半導体基体作製に再利用することができる。これによ
り、半導体基体の生産性の向上、低コスト化が更に図れ
る。
【００３５】本発明によれば、透明基板（光透過性基
板）をはじめとする基板上に結晶性が単結晶ウェハー並
に優れたＳｉ等の単結晶層あるいは化合物半導体単結晶
層を得るうえで、生産性、均一性、制御性、コストの面
において卓越した半導体基板の作製方法を提案すること
ができる。
板）をはじめとする基板上に結晶性が単結晶ウェハー並
に優れたＳｉ等の単結晶層あるいは化合物半導体単結晶
層を得るうえで、生産性、均一性、制御性、コストの面
において卓越した半導体基板の作製方法を提案すること
ができる。
【００３６】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。
【００３７】本発明においては、多孔質層を介して基体
を２つ以上に分離することができ、分離後の一方の基体
は、残留多孔質を除去した後、半導体基板として使用可
能であり、他方の基体は、残留多孔質を除去した後、再
度、半導体基板の作製に利用することができる。
を２つ以上に分離することができ、分離後の一方の基体
は、残留多孔質を除去した後、半導体基板として使用可
能であり、他方の基体は、残留多孔質を除去した後、再
度、半導体基板の作製に利用することができる。
【００３８】本発明においては、基体の両面に多孔質層
および非多孔質単結晶層を形成し、該単結晶層を挟むよ
うに２枚の別の基体を貼り合わせた後、前記多孔質層で
基体を分離することにより同時に２枚の半導体基板を作
製することができる。
および非多孔質単結晶層を形成し、該単結晶層を挟むよ
うに２枚の別の基体を貼り合わせた後、前記多孔質層で
基体を分離することにより同時に２枚の半導体基板を作
製することができる。
【００３９】本発明の半導体基板の作製方法をシリコン
を例に挙げて以下に詳細に説明する。
を例に挙げて以下に詳細に説明する。
【００４０】多孔質Ｓｉの機械的強度はｐｏｒｏｓｉｔ
ｙにより異なるが、バルクＳｉよりも十分に弱いと考え
られる。たとえば、ｐｏｒｏｓｉｔｙが５０％であれば
機械的強度はバルクの半分と考えて良い。すなわち、貼
り合わせウェハに圧縮、引っ張りあるいは剪断力をかけ
ると、まず多孔質Ｓｉ層が破壊されることになる。ま
た、ｐｏｒｏｓｉｔｙを増加させればより弱い力で多孔
質層を破壊できる。
ｙにより異なるが、バルクＳｉよりも十分に弱いと考え
られる。たとえば、ｐｏｒｏｓｉｔｙが５０％であれば
機械的強度はバルクの半分と考えて良い。すなわち、貼
り合わせウェハに圧縮、引っ張りあるいは剪断力をかけ
ると、まず多孔質Ｓｉ層が破壊されることになる。ま
た、ｐｏｒｏｓｉｔｙを増加させればより弱い力で多孔
質層を破壊できる。
【００４１】Ｓｉ基板はＨＦ溶液を用いた陽極化成法に
よって多孔質化させることができる。この多孔質Ｓｉ層
は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、Ｈ
Ｆ溶液濃度を５０〜２０％に変化させることでその密度
を１．１〜０．６ｇ／ｃｍ3の範囲に変化させることが
できる。この多孔質層は、下記の理由により、Ｎ型Ｓｉ
層には形成されず、Ｐ型Ｓｉ基板のみに形成される。こ
の多孔質Ｓｉ層は、透過電子顕微鏡による観察によれ
ば、平均約６００オングストローム程度の径の孔が形成
される。
よって多孔質化させることができる。この多孔質Ｓｉ層
は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、Ｈ
Ｆ溶液濃度を５０〜２０％に変化させることでその密度
を１．１〜０．６ｇ／ｃｍ3の範囲に変化させることが
できる。この多孔質層は、下記の理由により、Ｎ型Ｓｉ
層には形成されず、Ｐ型Ｓｉ基板のみに形成される。こ
の多孔質Ｓｉ層は、透過電子顕微鏡による観察によれ
ば、平均約６００オングストローム程度の径の孔が形成
される。
【００４２】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程において発見され
た（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ．３５，３３３（１９５６））。
５６年に半導体の電解研磨の研究過程において発見され
た（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ．３５，３３３（１９５６））。
【００４３】また、ウナガミ等は陽極化成におけるＳｉ
の溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のようであると報告
している（Ｔ．ウナガミ、Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，ｖｏｌ．１２７，４７６（１９８
０））。
の溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のようであると報告
している（Ｔ．ウナガミ、Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，ｖｏｌ．１２７，４７６（１９８
０））。
【００４４】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2
＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λ
ｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ およびｅ- はそれぞれ正孔と電子を表して
いる。また、ｎおよびλはそれぞれＳｉｌ原子が溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされる場合に多孔質Ｓｉが形成されるとし
ている。
＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λ
ｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ およびｅ- はそれぞれ正孔と電子を表して
いる。また、ｎおよびλはそれぞれＳｉｌ原子が溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされる場合に多孔質Ｓｉが形成されるとし
ている。
【００４５】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、ｖｏｌ．７９，ＳＳＤ７９−９
５４９（１９７９））、（Ｋ．Ｉｍａｉ，Ｓｏｌｉｄ−
Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．２４，
１５９（１９８１））。
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、ｖｏｌ．７９，ＳＳＤ７９−９
５４９（１９７９））、（Ｋ．Ｉｍａｉ，Ｓｏｌｉｄ−
Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．２４，
１５９（１９８１））。
【００４６】しかし、高濃度Ｎ型Ｓｉであれば多孔質化
されるとの報告もあり（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ
ａｎｄ Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．，ｖｏｌ．４２，３８６（１９８３））、Ｐ型、Ｎ
型の別にこだわらず、多孔質化を実現できる基板を選ぶ
ことが重要である。
されるとの報告もあり（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ
ａｎｄ Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．，ｖｏｌ．４２，３８６（１９８３））、Ｐ型、Ｎ
型の別にこだわらず、多孔質化を実現できる基板を選ぶ
ことが重要である。
【００４７】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッター
法、液相成長法等の低温成長が好適とされている。
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッター
法、液相成長法等の低温成長が好適とされている。
【００４８】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
【００４９】［実施態様例１］図１（ａ）に示すよう
に、まず第１のＳｉ単結晶基板１１を用意して、その表
面層を多孔質化１２し、多孔質Ｓｉ１２上に非多孔質単
結晶Ｓｉ層１３を形成する（図１（ｂ））。
に、まず第１のＳｉ単結晶基板１１を用意して、その表
面層を多孔質化１２し、多孔質Ｓｉ１２上に非多孔質単
結晶Ｓｉ層１３を形成する（図１（ｂ））。
【００５０】次に、図１（ｃ）に示すように、もう一方
のＳｉ支持基板１４と単結晶Ｓｉ層１３とを絶縁層１５
を介して室温で密着させた後、陽極接合、加圧、あるい
は熱処理、あるいはこれらの組み合わせにより貼り合わ
せる。これにより、Ｓｉ支持基板１４と単結晶層１３と
は絶縁層１５を介して強固に結合する。絶縁層１５は単
結晶Ｓｉ層上、Ｓｉ支持基板１４上の少なくとも一方に
形成する、あるいは絶縁性の薄板をはさみ３枚重ねで貼
り合わせる。
のＳｉ支持基板１４と単結晶Ｓｉ層１３とを絶縁層１５
を介して室温で密着させた後、陽極接合、加圧、あるい
は熱処理、あるいはこれらの組み合わせにより貼り合わ
せる。これにより、Ｓｉ支持基板１４と単結晶層１３と
は絶縁層１５を介して強固に結合する。絶縁層１５は単
結晶Ｓｉ層上、Ｓｉ支持基板１４上の少なくとも一方に
形成する、あるいは絶縁性の薄板をはさみ３枚重ねで貼
り合わせる。
【００５１】次に、多孔質Ｓｉ層１２で基板を分離する
（図１（ｄ））。Ｓｉ支持基板側は、多孔質Ｓｉ１２／
単結晶Ｓｉ層１３／絶縁層１５／Ｓｉ支持基板１４のよ
うな構造となる。
（図１（ｄ））。Ｓｉ支持基板側は、多孔質Ｓｉ１２／
単結晶Ｓｉ層１３／絶縁層１５／Ｓｉ支持基板１４のよ
うな構造となる。
【００５２】さらに、多孔質Ｓｉ１２を選択的に除去す
る。通常のＳｉのエッチング液、あるいは多孔質Ｓｉの
選択エッチング液である弗酸、あるいは弗酸にアルコー
ルおよび過酸化水素水の少なくともどちらか一方を添加
した混合液、あるいは、バッファード弗酸あるいはバッ
ファード弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液の少なくとも１種類
を用いて、多孔質Ｓｉ１２のみを無電解湿式化学エッチ
ングして絶縁性基板１５＋１４上に薄膜化した単結晶Ｓ
ｉ層１３を残存させ形成する。上記詳述したように、多
孔質Ｓｉの膨大な表面積により通常のＳｉのエッチング
液でも選択的に多孔質Ｓｉのみをエッチングすることが
可能である。
る。通常のＳｉのエッチング液、あるいは多孔質Ｓｉの
選択エッチング液である弗酸、あるいは弗酸にアルコー
ルおよび過酸化水素水の少なくともどちらか一方を添加
した混合液、あるいは、バッファード弗酸あるいはバッ
ファード弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液の少なくとも１種類
を用いて、多孔質Ｓｉ１２のみを無電解湿式化学エッチ
ングして絶縁性基板１５＋１４上に薄膜化した単結晶Ｓ
ｉ層１３を残存させ形成する。上記詳述したように、多
孔質Ｓｉの膨大な表面積により通常のＳｉのエッチング
液でも選択的に多孔質Ｓｉのみをエッチングすることが
可能である。
【００５３】あるいは、単結晶Ｓｉ層１３を研磨ストッ
パーとして多孔質Ｓｉ１２を選択研磨で除去する。
パーとして多孔質Ｓｉ１２を選択研磨で除去する。
【００５４】図１（ｅ）には、本発明で得られる半導体
基板が示される。絶縁性基板１５＋１４上に単結晶Ｓｉ
層１３が平坦に、しかも均一に薄層化されて、ウェハ全
域に、大面積に形成される、こうして得られた半導体基
板は、絶縁分離された電子素子作製という点から見ても
好適に使用することができる。
基板が示される。絶縁性基板１５＋１４上に単結晶Ｓｉ
層１３が平坦に、しかも均一に薄層化されて、ウェハ全
域に、大面積に形成される、こうして得られた半導体基
板は、絶縁分離された電子素子作製という点から見ても
好適に使用することができる。
【００５５】第１のＳｉ単結晶基板１１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板１１として使用する。
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板１１として使用する。
【００５６】本発明において、多孔質Ｓｉ層で２つの基
体を分離する方法としては、貼り合わせた基体の両側よ
り加圧して多孔質層を押しつぶす方法、それぞれの基体
を両側に引き、両者を分離する方法、多孔質層に治具を
そう入する方法、貼り合わせた基体の表面に平行な方向
に力を加える方法、多孔層に超音波振動を加える方法等
が採用できる。
体を分離する方法としては、貼り合わせた基体の両側よ
り加圧して多孔質層を押しつぶす方法、それぞれの基体
を両側に引き、両者を分離する方法、多孔質層に治具を
そう入する方法、貼り合わせた基体の表面に平行な方向
に力を加える方法、多孔層に超音波振動を加える方法等
が採用できる。
【００５７】本発明において、分離に適した多孔質Ｓｉ
層の多孔度（ｐｏｒｏｓｉｔｙ）は、一般的には１０〜
８０％の範囲であり、より好ましくは、２０〜６０％の
範囲である。
層の多孔度（ｐｏｒｏｓｉｔｙ）は、一般的には１０〜
８０％の範囲であり、より好ましくは、２０〜６０％の
範囲である。
【００５８】［実施態様例２］図２（ａ）に示すよう
に、まず第１のＳｉ単結晶基板２１を用意して、その表
面層を多孔質化２２し、多孔質Ｓｉ２２上に非多孔質単
結晶Ｓｉ層２３を形成する（図２（ｂ））。
に、まず第１のＳｉ単結晶基板２１を用意して、その表
面層を多孔質化２２し、多孔質Ｓｉ２２上に非多孔質単
結晶Ｓｉ層２３を形成する（図２（ｂ））。
【００５９】次に、図２（ｃ）に示すように、石英やガ
ラスに代表される光透過性支持基板２４と単結晶Ｓｉ層
２３とを絶縁層２５を介して室温で密着させた後、陽極
接合、加圧、あるいは熱処理、あるいはこれらの組み合
わせにより貼り合わせる。これにより、光透過性支持基
板２４と単結晶層２３とは絶縁層２５を介して強固に結
合する。絶縁層２５は単結晶Ｓｉ層上、光透過性支持基
板２４上の少なくとも一方に形成する、あるいは絶縁性
の薄板をはさみ３枚重ねで貼り合わせる。
ラスに代表される光透過性支持基板２４と単結晶Ｓｉ層
２３とを絶縁層２５を介して室温で密着させた後、陽極
接合、加圧、あるいは熱処理、あるいはこれらの組み合
わせにより貼り合わせる。これにより、光透過性支持基
板２４と単結晶層２３とは絶縁層２５を介して強固に結
合する。絶縁層２５は単結晶Ｓｉ層上、光透過性支持基
板２４上の少なくとも一方に形成する、あるいは絶縁性
の薄板をはさみ３枚重ねで貼り合わせる。
【００６０】次に、多孔質Ｓｉ層２３で基板を分割する
（図２（ｄ））。光透過性支持基板側は、多孔質Ｓｉ２
２／単結晶Ｓｉ層２３／絶縁層２５／光透過性支持基板
２４のような構造となる。
（図２（ｄ））。光透過性支持基板側は、多孔質Ｓｉ２
２／単結晶Ｓｉ層２３／絶縁層２５／光透過性支持基板
２４のような構造となる。
【００６１】さらに、多孔質Ｓｉ２２を選択的に除去す
る。通常のＳｉのエッチング液、あるいは多孔質Ｓｉの
選択エッチング液である弗酸、あるいは弗酸にアルコー
ルおよび過酸化水素水の少なくともどちらか一方を添加
した混合液、あるいは、バッファード弗酸あるいはバッ
ファード弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液の少なくとも１種類
を用いて、多孔質Ｓｉ２２のみを無電解湿式化学エッチ
ングして光透過性絶縁性基板２５＋２４上に薄膜化した
単結晶Ｓｉ層２３を残存させ形成する。上記詳述したよ
うに、多孔質Ｓｉの膨大な表面積により通常のＳｉのエ
ッチング液でも選択的に多孔質Ｓｉのみをエッチングす
ることが可能である。
る。通常のＳｉのエッチング液、あるいは多孔質Ｓｉの
選択エッチング液である弗酸、あるいは弗酸にアルコー
ルおよび過酸化水素水の少なくともどちらか一方を添加
した混合液、あるいは、バッファード弗酸あるいはバッ
ファード弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液の少なくとも１種類
を用いて、多孔質Ｓｉ２２のみを無電解湿式化学エッチ
ングして光透過性絶縁性基板２５＋２４上に薄膜化した
単結晶Ｓｉ層２３を残存させ形成する。上記詳述したよ
うに、多孔質Ｓｉの膨大な表面積により通常のＳｉのエ
ッチング液でも選択的に多孔質Ｓｉのみをエッチングす
ることが可能である。
【００６２】あるいは、単結晶Ｓｉ層２３を研磨ストッ
パーとして多孔質Ｓｉ２２を選別研磨で除去する。
パーとして多孔質Ｓｉ２２を選別研磨で除去する。
【００６３】図２（ｅ）には、本発明で得られる半導体
基板が示される。光透過性絶縁性基体２５＋２４上に単
結晶Ｓｉ層２３が平坦に、しかも均一に薄層化されて、
ウェハ全域に、大面積に形成される。こうして得られた
半導体基板は、絶縁分離された電子素子作製という点か
ら見ても好適に使用することができる。
基板が示される。光透過性絶縁性基体２５＋２４上に単
結晶Ｓｉ層２３が平坦に、しかも均一に薄層化されて、
ウェハ全域に、大面積に形成される。こうして得られた
半導体基板は、絶縁分離された電子素子作製という点か
ら見ても好適に使用することができる。
【００６４】絶縁介在層２５はなくても良い。
【００６５】第１のＳｉ単結晶基板２１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板２１として使用できる。
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板２１として使用できる。
【００６６】［実施態様例３］図３（ａ）に示すよう
に、まず第１のＳｉ単結晶基板３１を用意して、その表
面層を多孔質化３２し、多孔質Ｓｉ３２上に非多孔質単
結晶化合物半導体層３３を形成する（図３（ｂ））。
に、まず第１のＳｉ単結晶基板３１を用意して、その表
面層を多孔質化３２し、多孔質Ｓｉ３２上に非多孔質単
結晶化合物半導体層３３を形成する（図３（ｂ））。
【００６７】次に、図３（ｃ）に示すように、もう一方
のＳｉ支持基板３４と単結晶化合物半導体層３３とを絶
縁層３５を介して室温で密着させた後、陽極接合、加
圧、あるいは熱処理、あるいはこれらの組み合わせによ
り貼り合わせる。これにより、Ｓｉ支持基板３４と単結
晶層３３とは絶縁層３５を介して強固に結合する。絶縁
層３５は単結晶化合物半導体層上、Ｓｉ支持基板３４上
の少なくとも一方に形成する、あるいは絶縁性の薄板を
はさみ３枚重ねて貼り合わせる。
のＳｉ支持基板３４と単結晶化合物半導体層３３とを絶
縁層３５を介して室温で密着させた後、陽極接合、加
圧、あるいは熱処理、あるいはこれらの組み合わせによ
り貼り合わせる。これにより、Ｓｉ支持基板３４と単結
晶層３３とは絶縁層３５を介して強固に結合する。絶縁
層３５は単結晶化合物半導体層上、Ｓｉ支持基板３４上
の少なくとも一方に形成する、あるいは絶縁性の薄板を
はさみ３枚重ねて貼り合わせる。
【００６８】次に、多孔質Ｓｉ層３２で基板を分割する
（図３（ｄ））。Ｓｉ支持基板側は、多孔質Ｓｉ３２／
単結晶化合物半導体層３３／絶縁層３５／Ｓｉ支持基板
３４のような構造となる。
（図３（ｄ））。Ｓｉ支持基板側は、多孔質Ｓｉ３２／
単結晶化合物半導体層３３／絶縁層３５／Ｓｉ支持基板
３４のような構造となる。
【００６９】さらに、多孔質Ｓｉ３２を選択的に除去す
る。化合物半導体に対してＳｉのエッチング速度の早い
エッチング液を用いて、多孔質Ｓｉ３２のみを化学エッ
チングして絶縁性基板３５＋３４上に薄膜化した単結晶
化合物半導体層３３を残存させ形成する。
る。化合物半導体に対してＳｉのエッチング速度の早い
エッチング液を用いて、多孔質Ｓｉ３２のみを化学エッ
チングして絶縁性基板３５＋３４上に薄膜化した単結晶
化合物半導体層３３を残存させ形成する。
【００７０】あるいは、単結晶化合物半導体層３３を研
磨ストッパーとして多孔質Ｓｉ３２を選択研磨で除去す
る。
磨ストッパーとして多孔質Ｓｉ３２を選択研磨で除去す
る。
【００７１】図３（ｅ）には、本発明で得られる半導体
基板が示される。絶縁性基板３５＋３４上に単結晶化合
物半導体層３３が平坦に、しかも均一に薄層化されて、
ウェハ全域に、大面積に形成される。こうして得られた
半導体基板は、化合物半導体基板として、さらには絶縁
分離された電子素子作製という点から見ても好適に使用
することができる。
基板が示される。絶縁性基板３５＋３４上に単結晶化合
物半導体層３３が平坦に、しかも均一に薄層化されて、
ウェハ全域に、大面積に形成される。こうして得られた
半導体基板は、化合物半導体基板として、さらには絶縁
分離された電子素子作製という点から見ても好適に使用
することができる。
【００７２】化合物半導体基板として用いる場合には絶
縁層３５はなくても良い。
縁層３５はなくても良い。
【００７３】第１のＳｉ単結晶基板３１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板３１として使用できる。
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板３１として使用できる。
【００７４】［実施態様例４］図４（ａ）に示すよう
に、まず第１のＳｉ単結晶基板４１を用意して、その表
面層を多孔質化４２し、多孔質Ｓｉ４２上に非多孔質単
結晶化合物半導体層４３を形成する（図４（ｂ））。
に、まず第１のＳｉ単結晶基板４１を用意して、その表
面層を多孔質化４２し、多孔質Ｓｉ４２上に非多孔質単
結晶化合物半導体層４３を形成する（図４（ｂ））。
【００７５】次に、図４（ｃ）に示すように、石英やガ
ラスに代表される光透過性支持基板４４と単結晶化合物
半導体層４３とを絶縁層４５を介して室温で密着させた
後、陽極接合、加圧、あるいは熱処理、あるいはこれら
の組み合わせにより貼り合わせる。これにより、光透過
性支持基板４４と単結晶層４３とは絶縁層４５を介して
強固に結合する。絶縁層４５は単結晶化合物半導体層
上、光透過性支持基板４４上の少なくとも一方に形成す
る、あるいは絶縁性の薄板をはさみ３枚重ねで貼り合わ
せる。
ラスに代表される光透過性支持基板４４と単結晶化合物
半導体層４３とを絶縁層４５を介して室温で密着させた
後、陽極接合、加圧、あるいは熱処理、あるいはこれら
の組み合わせにより貼り合わせる。これにより、光透過
性支持基板４４と単結晶層４３とは絶縁層４５を介して
強固に結合する。絶縁層４５は単結晶化合物半導体層
上、光透過性支持基板４４上の少なくとも一方に形成す
る、あるいは絶縁性の薄板をはさみ３枚重ねで貼り合わ
せる。
【００７６】次に、多孔質Ｓｉ層４３で基板を分割する
（図４（ｄ））。光透過性支持基板側は、多孔質Ｓｉ４
２／単結晶化合物半導体層４３／絶縁層４５／光透過性
支持基板４４のような構造となる。
（図４（ｄ））。光透過性支持基板側は、多孔質Ｓｉ４
２／単結晶化合物半導体層４３／絶縁層４５／光透過性
支持基板４４のような構造となる。
【００７７】さらに、多孔質Ｓｉ４２を選択的に除去す
る。化合物半導体に対してＳｉのエッチング速度の速い
エッチング液を用いて、多孔質Ｓｉ４２のみを化学エッ
チングして絶縁性基板４５＋４４上に薄膜化した単結晶
化合物半導体層４３を残存させ形成する。
る。化合物半導体に対してＳｉのエッチング速度の速い
エッチング液を用いて、多孔質Ｓｉ４２のみを化学エッ
チングして絶縁性基板４５＋４４上に薄膜化した単結晶
化合物半導体層４３を残存させ形成する。
【００７８】あるいは、単結晶化合物半導体層４３を研
磨ストッパーとして多孔質Ｓｉ４２を選択研磨で除去す
る。
磨ストッパーとして多孔質Ｓｉ４２を選択研磨で除去す
る。
【００７９】図４（ｅ）には、本発明で得られる半導体
基板が示される。光透過性絶縁性基板４５＋４４上に単
結晶化合物半導体層４３が平坦に、しかも均一に薄層化
されて、ウェハ全域に、大面積に形成される。こうして
得られた半導体基板は、絶縁分離された電子素子作製と
いう点から見ても好適に使用することができる。
基板が示される。光透過性絶縁性基板４５＋４４上に単
結晶化合物半導体層４３が平坦に、しかも均一に薄層化
されて、ウェハ全域に、大面積に形成される。こうして
得られた半導体基板は、絶縁分離された電子素子作製と
いう点から見ても好適に使用することができる。
【００８０】絶縁介在層４５はなくても良い。
【００８１】第１のＳｉ単結晶基板４１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板４１として使用できる。
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶基板４１として使用できる。
【００８２】［実施態様例５］図５（ａ）に示すよう
に、まず第１のＳｉ単結晶基板５１を用意して、その両
面の表面層を多孔質化５２、５３し、両面の多孔質Ｓｉ
５２、５３上に非多孔質単結晶半導体層５４、５５を形
成する（図５（ｂ））。
に、まず第１のＳｉ単結晶基板５１を用意して、その両
面の表面層を多孔質化５２、５３し、両面の多孔質Ｓｉ
５２、５３上に非多孔質単結晶半導体層５４、５５を形
成する（図５（ｂ））。
【００８３】次に、図５（ｃ）に示すように、２枚の支
持基板５６、５７と単結晶半導体層５４、５５とをそれ
ぞれ絶縁層５８、５９を介して室温で密着させた後、陽
極接合、加圧、あるいは熱処理、あるいはこれらの組み
合わせにより貼り合わせる。これにより、支持基板５
６、５７と単結晶層５４、５５とは絶縁層５８、５９を
介して強固に結合する。絶縁層５８、５９は単結晶半導
体層５４、５５上、支持基板５６、６７上の少なくとも
一方に形成する、あるいは絶縁性の薄板をはさみ５枚重
ねで貼り合わせる。
持基板５６、５７と単結晶半導体層５４、５５とをそれ
ぞれ絶縁層５８、５９を介して室温で密着させた後、陽
極接合、加圧、あるいは熱処理、あるいはこれらの組み
合わせにより貼り合わせる。これにより、支持基板５
６、５７と単結晶層５４、５５とは絶縁層５８、５９を
介して強固に結合する。絶縁層５８、５９は単結晶半導
体層５４、５５上、支持基板５６、６７上の少なくとも
一方に形成する、あるいは絶縁性の薄板をはさみ５枚重
ねで貼り合わせる。
【００８４】次に、両多孔質Ｓｉ層５２、５３で基板を
三分割する（図５（ｄ））。２枚の支持基板は、多孔質
Ｓｉ／単結晶半導体層／絶縁層／支持基板（５２／５４
／５８／５６、および５３／５５／５９／５７）のよう
な構造となる。
三分割する（図５（ｄ））。２枚の支持基板は、多孔質
Ｓｉ／単結晶半導体層／絶縁層／支持基板（５２／５４
／５８／５６、および５３／５５／５９／５７）のよう
な構造となる。
【００８５】さらに、両多孔質Ｓｉ５２、５３を選択的
に除去する。多孔質Ｓｉ５２、５３のみを選択的に化学
エッチングして支持基板５８／５６および５９／５７上
に薄膜化した単結晶半導体層５４、５５を残存させ形成
する。
に除去する。多孔質Ｓｉ５２、５３のみを選択的に化学
エッチングして支持基板５８／５６および５９／５７上
に薄膜化した単結晶半導体層５４、５５を残存させ形成
する。
【００８６】あるいは、単結晶半導体層５４、５５を研
磨ストッパーとして多孔質Ｓｉ５２、５３を選択、研磨
で除去する。
磨ストッパーとして多孔質Ｓｉ５２、５３を選択、研磨
で除去する。
【００８７】図５（ｅ）には、本発明で得られる半導体
基板が示される。支持基板上に単結晶化合物半導体層が
平坦に、しかも均一に薄層化されて、ウェハ全域に、大
面積に２体同時に形成される。こうして得られた半導体
基板は、絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
基板が示される。支持基板上に単結晶化合物半導体層が
平坦に、しかも均一に薄層化されて、ウェハ全域に、大
面積に２体同時に形成される。こうして得られた半導体
基板は、絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
【００８８】絶縁介在層５８、５９はなくても良い。
【００８９】支持基板５６、５７は同一でなくても良
い。
い。
【００９０】第１のＳｉ単結晶基板５１は、残留多孔質
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶５１として使用できる。
Ｓｉを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第１のＳ
ｉ単結晶５１として使用できる。
【００９１】
【実施例】 （実施例１）６２５μｍの厚みを持った比抵抗０．０１
Ω・ｃｍのＰ型の６インチ径の第１の（１００）単結晶
Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
Ω・ｃｍのＰ型の６インチ径の第１の（１００）単結晶
Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【００９２】陽極化成条件は以下のとおりであった。
【００９３】電流密度：５（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
【００９４】ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【００９５】該ＳｉＯ2 層表面と別に用意した５００ｎ
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。
【００９６】貼り合わせたウェハの面に対して垂直方向
に均一に十分な引っ張り力を加えたところ多孔質Ｓｉ層
が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
具体的には、貼り合わせたウェハの両面にプレートを接
着剤を用いて接着し、該プレートを該プレートを互いに
引き離す方向に移動せしめる治具に配した後、２つに引
き離した。
に均一に十分な引っ張り力を加えたところ多孔質Ｓｉ層
が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
具体的には、貼り合わせたウェハの両面にプレートを接
着剤を用いて接着し、該プレートを該プレートを互いに
引き離す方向に移動せしめる治具に配した後、２つに引
き離した。
【００９７】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹拌しながら選
択エッチングした。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉは選択エッチングされ、完全に除去された。
％過酸化水素水との混合液（１：５）で撹拌しながら選
択エッチングした。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉは選択エッチングされ、完全に除去された。
【００９８】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【００９９】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０１００】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１０１】こうして、高品質な半導体層を有するＳＯ
Ｉ基板が得られた。更に、多孔質Ｓｉ層を境に分離した
他方のＳｉ基板に残存する多孔質層を同様のエッチング
により除去した後、表面をポリッシングした。こうして
得られたＳｉ基板を用いて上述の工程を繰り返すことに
より高品質な半導体層を有するＳＯＩ基板複数個が得ら
れた。
Ｉ基板が得られた。更に、多孔質Ｓｉ層を境に分離した
他方のＳｉ基板に残存する多孔質層を同様のエッチング
により除去した後、表面をポリッシングした。こうして
得られたＳｉ基板を用いて上述の工程を繰り返すことに
より高品質な半導体層を有するＳＯＩ基板複数個が得ら
れた。
【０１０２】（実施例２）５２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型の４インチ径の第１の（１
００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成
を行った。
抵抗０．０１Ω・ｃｍのＰ型の４インチ径の第１の（１
００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成
を行った。
【０１０３】陽極化成条件は以下のとおりであった。
【０１０４】電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶Ｓｉを０．５μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶Ｓｉを０．５μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
【０１０５】温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０１０６】該ＳｉＯ2 層表面と別に用意した溶融石英
基板の表面とを重ね合わせ、接触させた後、４００℃−
２時間の熱処理をし、貼り合わせをおこなった。
基板の表面とを重ね合わせ、接触させた後、４００℃−
２時間の熱処理をし、貼り合わせをおこなった。
【０１０７】貼り合わせたウェハの面に対して垂直方向
に均一に十分な圧力を加えたところ多孔質Ｓｉ層が破壊
しウェハは二分割され、多孔質Ｓｉが表出した。具体的
には、貼り合わせたウェハの両面にプレートを接着剤を
用いて接着し、該プレートを該プレートを実施例１で述
べた治具に配した後、該プレートに圧力を加えることで
Ｓｉ層を破壊した。
に均一に十分な圧力を加えたところ多孔質Ｓｉ層が破壊
しウェハは二分割され、多孔質Ｓｉが表出した。具体的
には、貼り合わせたウェハの両面にプレートを接着剤を
用いて接着し、該プレートを該プレートを実施例１で述
べた治具に配した後、該プレートに圧力を加えることで
Ｓｉ層を破壊した。
【０１０８】その後、多孔質Ｓｉ層をバッファード弗酸
と３０％過酸化水素水との混合液（１：５）で撹拌しな
がら選択エッチングする。単結晶Ｓｉはエッチングされ
ずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ、完全に除去され
た。
と３０％過酸化水素水との混合液（１：５）で撹拌しな
がら選択エッチングする。単結晶Ｓｉはエッチングされ
ずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ、完全に除去され
た。
【０１０９】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１１０】すなわち、溶融石英基板上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶Ｓｉ層には何ら変化は
なかった。
厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶Ｓｉ層には何ら変化は
なかった。
【０１１１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１１２】実施例１と同様にして、上述の工程を繰り
返すことにより高品質な半導体層を有するＳＯＩ基板複
数個が得られた。
返すことにより高品質な半導体層を有するＳＯＩ基板複
数個が得られた。
【０１１３】（実施例３）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【０１１４】陽極化成条件は以下のとおりであった。
【０１１５】電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎ
ｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶ＧａＡｓを１μｍエピタキシャ
ル成長した。成長条件は以下の通りである。
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎ
ｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶ＧａＡｓを１μｍエピタキシャ
ル成長した。成長条件は以下の通りである。
【０１１６】ソースガス：ＴＭＧ／ＡｓＨ3 ／Ｈ2 ガス圧力：８０Ｔｏｒｒ 温度：７００℃ 該ＧａＡｓ層表面と別に用意した第２のＳｉ基板の表面
とを重ね合わせ、接触させた後、９００℃−１時間の熱
処理をし、貼り合わせをおこなった。この熱処理により
両基板は強固に貼り合わされた。
とを重ね合わせ、接触させた後、９００℃−１時間の熱
処理をし、貼り合わせをおこなった。この熱処理により
両基板は強固に貼り合わされた。
【０１１７】貼り合わせたウェハに実施例２と同様にし
て圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二
分割され、多孔質Ｓｉが表出した。
て圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二
分割され、多孔質Ｓｉが表出した。
【０１１８】その後、多孔質Ｓｉ層を内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉをエチレンジアミン＋ピロ
カテコール＋水（１７ｍｌ：３ｇ：８ｍｌの比率）１１
０℃でエッチングした。単結晶ＧａＡｓはエッチングさ
れずに残り、単結晶ＧａＡｓをエッチ・ストップの材料
として、多孔質Ｓｉは選択エッチングされ、完全に除去
された。
酸で除去した後、多孔質Ｓｉをエチレンジアミン＋ピロ
カテコール＋水（１７ｍｌ：３ｇ：８ｍｌの比率）１１
０℃でエッチングした。単結晶ＧａＡｓはエッチングさ
れずに残り、単結晶ＧａＡｓをエッチ・ストップの材料
として、多孔質Ｓｉは選択エッチングされ、完全に除去
された。
【０１１９】単結晶ＧａＡｓの該エッチング液に対する
エッチング速度は、極めて低く、実用上無視できる膜厚
減少である。
エッチング速度は、極めて低く、実用上無視できる膜厚
減少である。
【０１２０】すなわち、Ｓｉ基板上に１μｍの厚みを持
った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選択
エッチングによっても単結晶ＧａＡｓ層には何ら変化は
なかった。
った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選択
エッチングによっても単結晶ＧａＡｓ層には何ら変化は
なかった。
【０１２１】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【０１２２】実施例２と同様にして、上述の工程を繰り
返し、高品質なＧａＡｓ層を配した複数の半導体基板が
得られた。
返し、高品質なＧａＡｓ層を配した複数の半導体基板が
得られた。
【０１２３】支持基板として酸化膜付きのＳｉ基板を用
いることにより、絶縁膜上のＧａＡｓも同様に作製でき
た。
いることにより、絶縁膜上のＧａＡｓも同様に作製でき
た。
【０１２４】（実施例４）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【０１２５】陽極化成条件は以下のとおりであった。
【０１２６】電流密度：１０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：２４（分） 多孔質Ｓｉの厚み：２０（μｍ） Ｐｏｒｏｓｉｔｙ：１７（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶ＡｌＧａＡｓを
０．５μｍエピタキシャル成長した。
１ 時間：２４（分） 多孔質Ｓｉの厚み：２０（μｍ） Ｐｏｒｏｓｉｔｙ：１７（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶ＡｌＧａＡｓを
０．５μｍエピタキシャル成長した。
【０１２７】該ＡｌＧａＡｓ層表面と別に用意した低融
点ガラス基板の表面とを重ね合わせ、接触させた後、５
００℃−２時間の熱処理をし、貼り合わせをおこなっ
た。この熱処理により両基板は強固に貼り合わされた。
点ガラス基板の表面とを重ね合わせ、接触させた後、５
００℃−２時間の熱処理をし、貼り合わせをおこなっ
た。この熱処理により両基板は強固に貼り合わされた。
【０１２８】貼り合わせたウェハ実施例２と同様にして
圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分
割され、多孔質Ｓｉが表出した。
圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分
割され、多孔質Ｓｉが表出した。
【０１２９】その後、多孔質Ｓｉを弗酸溶液でエッチン
グした。単結晶ＡｌＧａＡｓはエッチングされずに残
り、単結晶ＡｌＧａＡｓをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ、完全に除去され
た。
グした。単結晶ＡｌＧａＡｓはエッチングされずに残
り、単結晶ＡｌＧａＡｓをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ、完全に除去され
た。
【０１３０】単結晶ＡｌＧａＡｓの該エッチング液に対
するエッチング速度は、極めて低く、実用上無視できる
膜厚減少である。
するエッチング速度は、極めて低く、実用上無視できる
膜厚減少である。
【０１３１】すなわち、ガラス基板上に０．５μｍの厚
みを持った単結晶ＡｌＧａＡｓ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶ＡｌＧａＡｓ層
には何ら変化はなかった。
みを持った単結晶ＡｌＧａＡｓ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶ＡｌＧａＡｓ層
には何ら変化はなかった。
【０１３２】透過電子顕微鏡による断面観察の結果、Ａ
ｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。実施
例２と同様にして、上述の工程を繰り返すことにより高
品質な半導体層を有する基板が複数個得られた。
ｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。実施
例２と同様にして、上述の工程を繰り返すことにより高
品質な半導体層を有する基板が複数個得られた。
【０１３３】（実施例５）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の両面研磨の
６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において両面に対して陽極化成を行った。
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の両面研磨の
６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において両面に対して陽極化成を行った。
【０１３４】陽極化成条件は以下のとおりであった。
【０１３５】電流密度：５（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１２×２（分） 多孔質Ｓｉの厚み：各１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。両面に形成した多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により
単結晶Ｓｉをそれぞれ１μｍエピタキシャル成長した。
成長条件は以下の通りである。
１ 時間：１２×２（分） 多孔質Ｓｉの厚み：各１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。両面に形成した多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により
単結晶Ｓｉをそれぞれ１μｍエピタキシャル成長した。
成長条件は以下の通りである。
【０１３６】ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０１３７】該ＳｉＯ2 層表面と別に用意した５００ｎ
ｍのＳｉＯ2 層を形成した２枚のＳｉ基板の表面とをそ
れぞれ重ね合わせ、接触させた後、６００℃−２時間の
熱処理をし、貼り合わせをおこなった。
ｍのＳｉＯ2 層を形成した２枚のＳｉ基板の表面とをそ
れぞれ重ね合わせ、接触させた後、６００℃−２時間の
熱処理をし、貼り合わせをおこなった。
【０１３８】実施例１の手法を用いて貼り合わせたウェ
ハの面に対して垂直方向に十分な引っ張り力を加えたと
ころ多孔質Ｓｉ層が２層とも破壊しウェハは三分割さ
れ、多孔質Ｓｉが表出した。
ハの面に対して垂直方向に十分な引っ張り力を加えたと
ころ多孔質Ｓｉ層が２層とも破壊しウェハは三分割さ
れ、多孔質Ｓｉが表出した。
【０１３９】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹拌しながら選
択エッチングする。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉは選択エッチングされ、完全に除去された。
％過酸化水素水との混合液（１：５）で撹拌しながら選
択エッチングする。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉは選択エッチングされ、完全に除去された。
【０１４０】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、比多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、比多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１４１】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓ
ｉの選択エッチングによっても単結晶Ｓｉ層には何ら変
化はなかった。
持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓ
ｉの選択エッチングによっても単結晶Ｓｉ層には何ら変
化はなかった。
【０１４２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
【０１４３】（実施例６）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【０１４４】陽極化成条件は以下のとおりであった。
【０１４５】電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。
【０１４６】ソースガス：ＳｉＨ4 キャリヤーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ｎｍ／ｓｅｃ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０１４７】該ＳｉＯ2 層表面と別に用意した５００ｎ
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。
【０１４８】実施例１の手法を用いて、貼り合わせたウ
ェハの面に対して垂直方向に十分な引っ張り力を加えた
ところで多孔質Ｓｉ層が破壊しウェハは二分割され、多
孔質Ｓｉが表出した。
ェハの面に対して垂直方向に十分な引っ張り力を加えた
ところで多孔質Ｓｉ層が破壊しウェハは二分割され、多
孔質Ｓｉが表出した。
【０１４９】その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ3 ／
ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉはエッチングされ、完全に除去された。
ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉはエッチングされ、完全に除去された。
【０１５０】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、非多孔質層におけ
るエッチング量は実用上無視できる膜厚減少である。
するエッチング速度は、極めて低く、非多孔質層におけ
るエッチング量は実用上無視できる膜厚減少である。
【０１５１】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０１５２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
【０１５３】（実施例７）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【０１５４】陽極化成条件は以下のとおりであった。
【０１５５】電流密度：５（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
【０１５６】ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０１５７】該ＳｉＯ2 層表面と別に用意した５００ｎ
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。
【０１５８】実施例１の手法を用いて、貼り合わせたウ
ェハの面に対して垂直方向に十分な引っ張り力を加えた
ところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔
質Ｓｉが表出した。
ェハの面に対して垂直方向に十分な引っ張り力を加えた
ところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔
質Ｓｉが表出した。
【０１５９】その後、多孔質Ｓｉ層を単結晶Ｓｉをスト
ッパーとして選択研磨した。多孔質Ｓｉ選択研磨され、
完全に除去された。
ッパーとして選択研磨した。多孔質Ｓｉ選択研磨され、
完全に除去された。
【０１６０】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０１６１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例１と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
【０１６２】（実施例８）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【０１６３】陽極化成条件は以下のとおりであった。
【０１６４】電流密度：５（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
【０１６５】ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０１６６】該ＳｉＯ2 層表面と別に用意した５００ｎ
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。次いで貼り合わせた基板を超音
波振動子を配した層の中に入れ、超音波エネルギーを印
加したところ多孔質Ｓｉ層が破壊しウェハは二分割さ
れ、多孔質Ｓｉが表出した。
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、９００℃−２時間の熱処理をし、貼
り合わせをおこなった。次いで貼り合わせた基板を超音
波振動子を配した層の中に入れ、超音波エネルギーを印
加したところ多孔質Ｓｉ層が破壊しウェハは二分割さ
れ、多孔質Ｓｉが表出した。
【０１６７】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹はんしながら
選択エッチングする。単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ完全に除去された。
％過酸化水素水との混合液（１：５）で撹はんしながら
選択エッチングする。単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ完全に除去された。
【０１６８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は十の五乗以上にも達し、非多孔
質層におけるエッチング量（数十オングストローム程
度）は実用上無視できる膜厚減少である。
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は十の五乗以上にも達し、非多孔
質層におけるエッチング量（数十オングストローム程
度）は実用上無視できる膜厚減少である。
【０１６９】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０１７０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１７１】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、再度第１のＳｉ単結晶基板として使用した。
除去して、再度第１のＳｉ単結晶基板として使用した。
【０１７２】（実施例９）５２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【０１７３】陽極化成条件は以下のとおりであった。
【０１７４】電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶Ｓｉを０．５μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
１ 時間：１２（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により単結晶Ｓｉを０．５μ
ｍエピタキシャル成長した。成長条件は以下の通りであ
る。
【０１７５】温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０１７６】該ＳｉＯ2 層表面と別に用意した溶融石英
基板の表面とを重ね合わせ、接触させた後、４００℃−
２時間の熱処理をし、貼り合わせをおこなった。
基板の表面とを重ね合わせ、接触させた後、４００℃−
２時間の熱処理をし、貼り合わせをおこなった。
【０１７７】ウェハ端面に多孔質層を表出させ、多孔質
Ｓｉをある程度エッチングし、そこへ剃刀の刃のように
鋭利な板を挿入したところ多孔質Ｓｉ層が破壊しウェハ
は二分割され、多孔質Ｓｉが表出した。
Ｓｉをある程度エッチングし、そこへ剃刀の刃のように
鋭利な板を挿入したところ多孔質Ｓｉ層が破壊しウェハ
は二分割され、多孔質Ｓｉが表出した。
【０１７８】その後、多孔質Ｓｉ層をバッファード弗酸
と３０％過酸化水素水との混合液（１：５）で撹はんし
ながら選択エッチングする。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ完全に除去され
た。
と３０％過酸化水素水との混合液（１：５）で撹はんし
ながら選択エッチングする。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ完全に除去され
た。
【０１７９】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は十の五乗以上にも達し、非多孔
質層におけるエッチング量（数十オングストローム程
度）は実用上無視できる膜厚減少である。
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は十の五乗以上にも達し、非多孔
質層におけるエッチング量（数十オングストローム程
度）は実用上無視できる膜厚減少である。
【０１８０】すなわち、溶融石英基板上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶Ｓｉ層には何ら変化は
なかった。
厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶Ｓｉ層には何ら変化は
なかった。
【０１８１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１８２】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。
しなくても同様の結果が得られた。
【０１８３】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、表面研磨を行い鏡面状にした後、再度第１の
Ｓｉ単結晶基板として使用した。
除去して、表面研磨を行い鏡面状にした後、再度第１の
Ｓｉ単結晶基板として使用した。
【０１８４】（実施例１０）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の両面研磨
の６インチ径の第１の（１００）単結晶Ｓｉ基板を、Ｈ
Ｆ溶液中において両面に対して陽極化成を行った。
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の両面研磨
の６インチ径の第１の（１００）単結晶Ｓｉ基板を、Ｈ
Ｆ溶液中において両面に対して陽極化成を行った。
【０１８５】陽極化成条件は以下のとおりであった。
【０１８６】電流密度：５（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１２×２（分） 多孔質Ｓｉの厚み：各１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。両面に形成した多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により
単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件
は以下の通りである。
１ 時間：１２×２（分） 多孔質Ｓｉの厚み：各１０（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。両面に形成した多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により
単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件
は以下の通りである。
【０１８７】ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０１８８】該ＳｉＯ2 層表面と別に用意した５００ｎ
ｍのＳｉＯ2 層を形成した２枚のＳｉ基板の表面とをそ
れぞれ重ね合わせ、接触させた後、６００℃−２時間の
熱処理をし、貼り合わせをおこなった。
ｍのＳｉＯ2 層を形成した２枚のＳｉ基板の表面とをそ
れぞれ重ね合わせ、接触させた後、６００℃−２時間の
熱処理をし、貼り合わせをおこなった。
【０１８９】ウェハ端面に多孔質層を表出させ、多孔層
Ｓｉに水等の液体をしみ込ませた後、貼り合わせウェハ
全体を加熱あるいは冷却したところ、液体の膨張等によ
り多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓ
ｉが表出した。
Ｓｉに水等の液体をしみ込ませた後、貼り合わせウェハ
全体を加熱あるいは冷却したところ、液体の膨張等によ
り多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓ
ｉが表出した。
【０１９０】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹はんしながら
選択エッチングする。単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ完全に除去された。
％過酸化水素水との混合液（１：５）で撹はんしながら
選択エッチングする。単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ完全に除去された。
【０１９１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１９２】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓ
ｉの選択エッチングによっても単結晶Ｓｉ層には何ら変
化はなかった。
持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓ
ｉの選択エッチングによっても単結晶Ｓｉ層には何ら変
化はなかった。
【０１９３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１９４】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。
しなくても同様の結果が得られた。
【０１９５】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、表面を水素処理して平坦化した後、再度第１
のＳｉ単結晶基板として使用した。
除去して、表面を水素処理して平坦化した後、再度第１
のＳｉ単結晶基板として使用した。
【０１９６】（実施例１１）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ
径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中に
おいて陽極化成を行った。
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ
径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中に
おいて陽極化成を行った。
【０１９７】陽極化成条件は以下のとおりであった。
【０１９８】電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。
【０１９９】ソースガス：ＳｉＨ4 キャリヤーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ｎｍ／ｓｅｃ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０２００】該ＳｉＯ2 層表面と別に用意した５００ｎ
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。
【０２０１】第１（あるいは第２）の基板に対して第２
（あるいは第１）の基板に水平方向に力を加えたところ
多孔質Ｓｉ層は剪断応力に耐えきれず破壊しウェハは二
分割され、多孔質Ｓｉが表出した。
（あるいは第１）の基板に水平方向に力を加えたところ
多孔質Ｓｉ層は剪断応力に耐えきれず破壊しウェハは二
分割され、多孔質Ｓｉが表出した。
【０２０２】その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ3 ／
ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉは選択エッチングされ完全に除去され
た。
ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉは選択エッチングされ完全に除去され
た。
【０２０３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量は実用上無視できる膜厚減少である。
いするエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量は実用上無視できる膜厚減少である。
【０２０４】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０２０５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２０６】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。
しなくても同様の結果が得られた。
【０２０７】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、再度第１のＳｉ単結晶基板として使用した。
除去して、再度第１のＳｉ単結晶基板として使用した。
【０２０８】（実施例１２）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ
径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中に
おいて陽極化成を行った。
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ
径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中に
おいて陽極化成を行った。
【０２０９】陽極化成条件は以下のとおりであった。
【０２１０】電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。
１ 時間：４（分） 多孔質Ｓｉの厚み：３（μｍ） Ｐｏｒｏｓｉｔｙ：１５（％） さらに 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：
２ 時間：３（分） 多孔質Ｓｉの厚み：１０（μｍ） Ｐｏｒｏｓｉｔｙ：４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。
【０２１１】ソースガス：ＳｉＨ4 キャリヤーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ｎｍ／ｓｅｃ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
１００ｎｍのＳｉＯ2層を形成した。
【０２１２】該ＳｉＯ2 層表面と別に用意した５００ｎ
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。
ｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わ
せ、接触させた後、７００℃−２時間の熱処理をし、貼
り合わせをおこなった。
【０２１３】ウェハ端面に多孔質層を表出させ、多孔質
Ｓｉの選択エッチング液により端面から多孔質Ｓｉ層を
エッチングしたところウェハは二分割された。
Ｓｉの選択エッチング液により端面から多孔質Ｓｉ層を
エッチングしたところウェハは二分割された。
【０２１４】その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ3 ／
ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉは選択エッチングされ完全に除去され
た。
ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングす
る。多孔質Ｓｉは選択エッチングされ完全に除去され
た。
【０２１５】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量は実用上無視できる膜厚減少である。
いするエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量は実用上無視できる膜厚減少である。
【０２１６】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０２１７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２１８】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。
しなくても同様の結果が得られた。
【０２１９】第１のＳｉ単結晶基板は残留多孔質Ｓｉを
除去して、再度第１のＳｉ単結晶基板として使用した。
除去して、再度第１のＳｉ単結晶基板として使用した。
【０２２０】
【発明の効果】以上説明したように、本発明によれば、
貼り合わせて構成された基体を多孔質層で分離し、非多
孔質単結晶半導体層が配された第２の基体上の多孔質層
を除去することにより、高品質な非多孔質単結晶半導体
層が配された半導体基体を形成できる。
貼り合わせて構成された基体を多孔質層で分離し、非多
孔質単結晶半導体層が配された第２の基体上の多孔質層
を除去することにより、高品質な非多孔質単結晶半導体
層が配された半導体基体を形成できる。
【０２２１】これに加えて、貼り合わせて構成された基
体を多孔質層で分離し、第１の基体を構成する多孔質層
を除去することにより、多孔質層を除去した第１の基体
を半導体基体作製に再利用することができるため、半導
体基体の生産性の向上、低コスト化が更に図れる。
体を多孔質層で分離し、第１の基体を構成する多孔質層
を除去することにより、多孔質層を除去した第１の基体
を半導体基体作製に再利用することができるため、半導
体基体の生産性の向上、低コスト化が更に図れる。
【０２２２】また、本発明によれば、透明基板（光透過
性基板）をはじめとする基板上に結晶性が単結晶ウェハ
ー並に優れたＳｉ等の単結晶層あるいは化合物半導体単
結晶層を得るうえで、生産性、均一性、制御性、コスト
の面において卓越した半導体基板の作製方法を提案する
ことができる。
性基板）をはじめとする基板上に結晶性が単結晶ウェハ
ー並に優れたＳｉ等の単結晶層あるいは化合物半導体単
結晶層を得るうえで、生産性、均一性、制御性、コスト
の面において卓越した半導体基板の作製方法を提案する
ことができる。
【０２２３】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。
【０２２４】また、本発明によれば、多孔質層を介して
基体を２つ以上に分離することができ、分離後の一方の
基体は、残留多孔質を除去した後、半導体基板として使
用可能であり、他方の基体は、残留多孔質を除去した
後、再度、半導体基板の作製に利用することができる。
基体を２つ以上に分離することができ、分離後の一方の
基体は、残留多孔質を除去した後、半導体基板として使
用可能であり、他方の基体は、残留多孔質を除去した
後、再度、半導体基板の作製に利用することができる。
【０２２５】また、本発明によれば、基体の両面に多孔
質層および非多孔質単結晶層を形成し、該単結晶層を挟
むように２枚の別の基体を貼り合わせた後、前記多孔質
層で基体を分離することにより同時に２枚の半導体基板
を作製することができる。
質層および非多孔質単結晶層を形成し、該単結晶層を挟
むように２枚の別の基体を貼り合わせた後、前記多孔質
層で基体を分離することにより同時に２枚の半導体基板
を作製することができる。
【０２２６】すなわち、本発明によれば、経済性に優れ
て、大面積に渡り均一平坦な、極めて優れた結晶性を有
する単結晶基板を用いて、表面に形成された半導体層あ
るいは化合物半導体活性層を残して、その片面から該活
性層までを取り去り、絶縁物上に欠陥の著しく少ない単
結晶層あるいは化合物半導体結晶層を得る半導体基板の
作製方法を提供することができる。
て、大面積に渡り均一平坦な、極めて優れた結晶性を有
する単結晶基板を用いて、表面に形成された半導体層あ
るいは化合物半導体活性層を残して、その片面から該活
性層までを取り去り、絶縁物上に欠陥の著しく少ない単
結晶層あるいは化合物半導体結晶層を得る半導体基板の
作製方法を提供することができる。
【０２２７】また、透明基板（光透過性基板）上に結晶
性が単結晶ウェハー並に優れたＳｉあるいは化合物半導
体単結晶層を得るうえで、生産性、均一性、制御性、コ
ストの面において卓越した半導体基板の作製方法を得る
ことができる。
性が単結晶ウェハー並に優れたＳｉあるいは化合物半導
体単結晶層を得るうえで、生産性、均一性、制御性、コ
ストの面において卓越した半導体基板の作製方法を得る
ことができる。
【０２２８】また、ＳＯＩ構造の大規模集積回路を作製
する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得
る半導体基板の作製方法を得ることができる。
する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得
る半導体基板の作製方法を得ることができる。
【図１】本発明の方法の１例を説明するための模式的断
面図である。
面図である。
【図２】本発明の方法の１例を説明するための模式的断
面図である。
面図である。
【図３】本発明の方法の１例を説明するための模式的断
面図である。
面図である。
【図４】本発明の方法の１例を説明するための模式的断
面図である。
面図である。
【図５】本発明の方法の１例を説明するための模式的断
面図である。
面図である。
１１ Ｓｉ単結晶基板 １２ 多孔質Ｓｉ層 １３ 非多孔質単結晶Ｓｉ層 １４ Ｓｉ支持基板 １５ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/762 23/12 23/15 Ｈ０１Ｌ 23/14 Ｃ
Claims (21)
- 【請求項１】 多孔質層を有する第１の基体の前記多孔
質層上に非多孔質単結晶半導体層を形成する工程、 前記非多孔質単結晶半導体層を第２の基体と貼り合わせ
る工程、 前記貼り合わせて構成された基体を前記多孔質層におい
て分離する工程、 前記分離された第２の基体上に配された多孔質層を除去
する工程、及び前記分離された第１の基体を構成する多
孔質層を除去する工程を有することを特徴とする半導体
基板の作製方法。 - 【請求項２】 多孔質層を有する第１の基体の前記多孔
質層上に非多孔質単結晶半導体層を形成する工程、 前記非多孔質単結晶半導体層を第２の基体と絶縁層を介
して貼り合わせる工程、 前記貼り合わせて構成された基体を前記多孔質層におい
て分離する工程、 前記分離された第２の基体上に配された多孔質層を除去
する工程、及び前記分離された第１の基体を構成する多
孔質層を除去する工程を有することを特徴とする半導体
基板の作製方法。 - 【請求項３】 前記多孔質層は、シリコンを用いて構成
される請求項１あるいは請求項２に記載の半導体基板の
作製方法。 - 【請求項４】 前記分離された第１の基体を構成する多
孔質層を除去して得られる基体に、新たに多孔質層を形
成し、これを前記多孔質層を有する第１の基体として前
記貼り合わせ工程以降の工程を行なう請求項１あるいは
請求項２に記載の半導体基板の作製方法。 - 【請求項５】 前記非多孔質単結晶半導体層は、Ｓｉ層
である請求項１あるいは２に記載の半導体基板の作製方
法。 - 【請求項６】 前記非多孔質単結晶半導体層は、化合物
半導体層である請求項１あるいは２に記載の半導体基板
の作製方法。 - 【請求項７】 前記第１の基体は、Ｓｉを用いて構成さ
れる請求項１あるいは２に記載の半導体基板の作製方
法。 - 【請求項８】 前記第２の基体は、光透過性基体である
請求項１あるいは２に記載の半導体基板の作製方法。 - 【請求項９】 前記多孔質層の除去はエッチングを用い
てなされる請求項１あるいは２に記載の半導体基板の作
製方法。 - 【請求項１０】 前記多孔質層の除去は、前記多孔質層
を前記非多孔質単結晶半導体層をストッパーとして選択
的に研磨することによりなされる請求項１あるいは２に
記載の半導体基板の作製方法。 - 【請求項１１】 前記多孔質層における分離は、貼り合
わせた基体の貼り合わせ面に対して垂直な方向に加圧す
ること、前記面に垂直な方向に引っ張ること、該貼合わ
せ面に対して剪断応力をかけること、の少なくとも１つ
以上の方法によって行われる請求項１あるいは２に記載
の半導体基板の作製方法。 - 【請求項１２】 前記絶縁層は、前記非多孔質単結晶層
上、前記第２の基体の表面上の少なくとも一方に形成す
る請求項２に記載の半導体基板の作製方法。 - 【請求項１３】 前記絶縁層は、熱酸化膜、堆積ＳｉＯ
2 膜、堆積Ｓｉ3 Ｎ 4 膜の中から選ばれる請求項１２に
記載の半導体基板の作製方法。 - 【請求項１４】 前記貼り合わせ工程は、陽極接合、加
圧、熱処理、あるいはこれらの組み合わせの中から選ば
れた方法により行われる請求項１又は２に記載の半導体
基板の作製方法。 - 【請求項１５】 前記多孔質層は、陽極化成を用いて形
成される請求項１又は２記載の半導体基板の作製方法。 - 【請求項１６】 前記陽極化成は、ＨＦ溶液中で行われ
る請求項１５に記載の半導体基板の作製方法。 - 【請求項１７】 前記多孔質層における分離は、該多孔
質層に波動エネルギーを印加することにより行われる請
求項１あるいは２に記載の半導体基板の作製方法。 - 【請求項１８】 前記多孔質層における分離は、該多孔
質層側面から剥離用部材を挿入することにより行われる
請求項１あるいは２に記載の半導体基板の作製方法。 - 【請求項１９】 前記多孔質層における分離は、該多孔
質層に染み込ませた物質の膨張エネルギーにより行われ
る請求項１あるいは２に記載の半導体基板の作製方法。 - 【請求項２０】 前記多孔質層における分離は、ウエハ
側面の該多孔質層に対する選択エッチングにより行われ
る請求項１あるいは２に記載の半導体基板の作製方法。 - 【請求項２１】 前記多孔質層の多孔度は、１０〜８０
％の範囲にある請求項１あるいは２に記載の半導体基板
の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04544195A JP3257580B2 (ja) | 1994-03-10 | 1995-03-06 | 半導体基板の作製方法 |
| US08/863,717 US5856229A (en) | 1994-03-10 | 1997-05-27 | Process for production of semiconductor substrate |
| US09/161,774 US7148119B1 (en) | 1994-03-10 | 1998-09-29 | Process for production of semiconductor substrate |
| US10/085,046 US20030087503A1 (en) | 1994-03-10 | 2002-03-01 | Process for production of semiconductor substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3938994 | 1994-03-10 | ||
| JP6-39389 | 1994-03-10 | ||
| JP04544195A JP3257580B2 (ja) | 1994-03-10 | 1995-03-06 | 半導体基板の作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23092798A Division JP3796358B2 (ja) | 1994-03-10 | 1998-08-17 | 半導体基板の作製方法及び基板から半導体層を分離する方法 |
| JP23092698A Division JP3755857B2 (ja) | 1994-03-10 | 1998-08-17 | 半導体基板の作製方法および基板から半導体層を分離する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302889A true JPH07302889A (ja) | 1995-11-14 |
| JP3257580B2 JP3257580B2 (ja) | 2002-02-18 |
Family
ID=26378759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04544195A Expired - Lifetime JP3257580B2 (ja) | 1994-03-10 | 1995-03-06 | 半導体基板の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5856229A (ja) |
| JP (1) | JP3257580B2 (ja) |
Cited By (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0767486A3 (en) * | 1995-10-06 | 1997-12-29 | Canon Kabushiki Kaisha | Semiconductor substrate and producing method thereof |
| JPH10125930A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 剥離方法 |
| EP0843345A3 (en) * | 1996-11-15 | 1998-07-08 | Canon Kabushiki Kaisha | Method of manufacturing a semiconductor article |
| EP0793263A3 (en) * | 1996-02-28 | 1998-07-08 | Canon Kabushiki Kaisha | Fabrication process of a semiconductor substrate |
| EP0886300A2 (en) * | 1997-06-16 | 1998-12-23 | Canon Kabushiki Kaisha | Apparatus and method of separating sample and substrate fabrication method |
| DE19803013A1 (de) * | 1998-01-27 | 1999-08-05 | Bosch Gmbh Robert | Verfahren zur Herstellung von Sollbruchschichten zum Ablösen von aufgewachsenen Schichtsystemen |
| US5966620A (en) * | 1996-11-15 | 1999-10-12 | Canon Kabshiki Kaisha | Process for producing semiconductor article |
| EP0965664A1 (en) * | 1998-06-18 | 1999-12-22 | Canon Kabushiki Kaisha | Method of producing semiconductor thin film and method of producing solar cell using same |
| FR2784794A1 (fr) * | 1998-10-20 | 2000-04-21 | Commissariat Energie Atomique | Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication |
| US6054363A (en) * | 1996-11-15 | 2000-04-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
| US6100166A (en) * | 1996-12-18 | 2000-08-08 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| JP2000223683A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法 |
| US6133112A (en) * | 1997-03-26 | 2000-10-17 | Canon Kabushiki Kaisha | Thin film formation process |
| US6140209A (en) * | 1997-03-26 | 2000-10-31 | Canon Kabushiki Kaisha | Process for forming an SOI substrate |
| US6143628A (en) * | 1997-03-27 | 2000-11-07 | Canon Kabushiki Kaisha | Semiconductor substrate and method of manufacturing the same |
| US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US6190937B1 (en) | 1996-12-27 | 2001-02-20 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
| KR100279756B1 (ko) * | 1996-11-15 | 2001-03-02 | 미다라이 후지오 | 반도체 물품의 제조방법 |
| US6221738B1 (en) | 1997-03-26 | 2001-04-24 | Canon Kabushiki Kaisha | Substrate and production method thereof |
| US6251754B1 (en) | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6258698B1 (en) | 1997-03-27 | 2001-07-10 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| DE19958803C1 (de) * | 1999-12-07 | 2001-08-30 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung |
| US6306729B1 (en) | 1997-12-26 | 2001-10-23 | Canon Kabushiki Kaisha | Semiconductor article and method of manufacturing the same |
| JP2001525991A (ja) * | 1997-05-12 | 2001-12-11 | シリコン・ジェネシス・コーポレーション | 制御された劈開プロセス |
| US6342433B1 (en) | 1998-02-18 | 2002-01-29 | Canon Kabushiki Kaisha | Composite member its separation method and preparation method of semiconductor substrate by utilization thereof |
| US6375738B1 (en) | 1999-03-26 | 2002-04-23 | Canon Kabushiki Kaisha | Process of producing semiconductor article |
| US6384313B2 (en) | 1998-05-15 | 2002-05-07 | Canon Kabushiki Kaisha | Solar cell module and method of producing the same |
| US6382292B1 (en) | 1997-03-27 | 2002-05-07 | Canon Kabushiki Kaisha | Method and apparatus for separating composite member using fluid |
| US6383890B2 (en) | 1997-12-26 | 2002-05-07 | Canon Kabushiki Kaisha | Wafer bonding method, apparatus and vacuum chuck |
| US6417069B1 (en) | 1999-03-25 | 2002-07-09 | Canon Kabushiki Kaisha | Substrate processing method and manufacturing method, and anodizing apparatus |
| US6417108B1 (en) | 1998-02-04 | 2002-07-09 | Canon Kabushiki Kaisha | Semiconductor substrate and method of manufacturing the same |
| US6426270B1 (en) | 1999-02-02 | 2002-07-30 | Canon Kabushiki Kaisha | Substrate processing method and method of manufacturing semiconductor substrate |
| US6427748B1 (en) | 1998-07-27 | 2002-08-06 | Canon Kabushiki Kaisha | Sample processing apparatus and method |
| US6448155B1 (en) | 1999-06-17 | 2002-09-10 | Canon Kabushiki Kaisha | Production method of semiconductor base material and production method of solar cell |
| US6452091B1 (en) | 1999-07-14 | 2002-09-17 | Canon Kabushiki Kaisha | Method of producing thin-film single-crystal device, solar cell module and method of producing the same |
| US6468923B1 (en) | 1999-03-26 | 2002-10-22 | Canon Kabushiki Kaisha | Method of producing semiconductor member |
| JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
| US6527031B1 (en) | 1998-11-06 | 2003-03-04 | Canon Kabushiki Kaisha | Sample separating apparatus and method, and substrate manufacturing method |
| US6534380B1 (en) | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| US6540861B2 (en) | 1998-04-01 | 2003-04-01 | Canon Kabushiki Kaisha | Member separating apparatus and processing apparatus |
| US6566255B2 (en) | 2000-09-28 | 2003-05-20 | Canon Kabushiki Kaisha | SOI annealing method and SOI manufacturing method |
| US6566235B2 (en) | 2000-03-31 | 2003-05-20 | Canon Kabushiki Kaisha | Process for producing semiconductor member, and process for producing solar cell |
| US6605518B1 (en) | 1999-04-30 | 2003-08-12 | Canon Kabushiki Kaisha | Method of separating composite member and process for producing thin film |
| EP0940483A3 (en) * | 1998-02-26 | 2003-08-13 | Canon Kabushiki Kaisha | Anodizing method and apparatus and semiconductor substrate manufacturing method |
| US6609446B1 (en) | 1999-02-02 | 2003-08-26 | Canon Kabushiki Kaisha | Separating apparatus, separating method, and method of manufacturing semiconductor substrate |
| US6613638B2 (en) | 2000-09-29 | 2003-09-02 | Canon Kabushiki Kaisha | Soi annealing method for reducing HF defects, with lamp, without crystal original particle (COP) |
| US6613678B1 (en) | 1998-05-15 | 2003-09-02 | Canon Kabushiki Kaisha | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure |
| US6613676B1 (en) | 1998-01-30 | 2003-09-02 | Canon Kabushiki Kaisha | Process of reclamation of SOI substrate and reproduced substrate |
| US6624047B1 (en) | 1999-02-02 | 2003-09-23 | Canon Kabushiki Kaisha | Substrate and method of manufacturing the same |
| US6629539B1 (en) | 1998-11-06 | 2003-10-07 | Canon Kabushiki Kaisha | Sample processing system |
| US6653209B1 (en) | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
| US6653206B2 (en) | 2000-07-31 | 2003-11-25 | Canon Kabushiki Kaisha | Method and apparatus for processing composite member |
| US6653205B2 (en) | 1999-12-08 | 2003-11-25 | Canon Kabushiki Kaisha | Composite member separating method, thin film manufacturing method, and composite member separating apparatus |
| US6656271B2 (en) | 1998-12-04 | 2003-12-02 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor wafer method of using and utilizing the same |
| US6664169B1 (en) | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| US6672358B2 (en) | 1998-11-06 | 2004-01-06 | Canon Kabushiki Kaisha | Sample processing system |
| US6712288B2 (en) | 2000-08-25 | 2004-03-30 | Canon Kabushiki Kaisha | Method and apparatus for separating sample |
| JP2004519093A (ja) * | 2000-11-27 | 2004-06-24 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
| US6756289B1 (en) | 1996-12-27 | 2004-06-29 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
| US6767840B1 (en) | 1997-02-21 | 2004-07-27 | Canon Kabushiki Kaisha | Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method |
| WO2004099473A1 (en) * | 2003-05-06 | 2004-11-18 | Canon Kabushiki Kaisha | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
| US6833312B2 (en) | 2001-05-25 | 2004-12-21 | Canon Kabushiki Kaisha | Plate member separating apparatus and method |
| US6867110B2 (en) | 2001-05-25 | 2005-03-15 | Canon Kabushiki Kaisha | Separating apparatus and processing method for plate member |
| US6953948B2 (en) | 2000-01-07 | 2005-10-11 | Canon Kabushiki Kaisha | Semiconductor substrate and process for its production |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| JP2007081422A (ja) * | 2006-11-13 | 2007-03-29 | Sony Corp | 薄膜半導体の製造方法 |
| JP2007079431A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Matsushita Display Technology Co Ltd | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 |
| US7229899B2 (en) | 1997-12-30 | 2007-06-12 | Commissariat A L'energie Atomique | Process for the transfer of a thin film |
| US7238973B2 (en) | 2003-12-26 | 2007-07-03 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| JPWO2005069356A1 (ja) * | 2004-01-15 | 2008-04-24 | 独立行政法人科学技術振興機構 | 単結晶薄膜の製造方法及びその単結晶薄膜デバイス |
| JP2008177563A (ja) * | 1996-03-18 | 2008-07-31 | Sony Corp | 薄膜半導体、太陽電池および発光素子の製造方法 |
| US7439092B2 (en) | 2005-05-20 | 2008-10-21 | Commissariat A L'energie Atomique | Thin film splitting method |
| USRE40601E1 (en) | 1996-11-12 | 2008-12-09 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| KR100889978B1 (ko) * | 2007-10-12 | 2009-03-25 | 전남대학교산학협력단 | 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법 |
| WO2009114108A2 (en) | 2008-03-08 | 2009-09-17 | Crystal Solar, Inc. | Integrated method and system for manufacturing monolithic panels of crystalline solar cells |
| US7615463B2 (en) | 2001-10-11 | 2009-11-10 | Commissariat A L'energie Atomique | Method for making thin layers containing microcomponents |
| JP2010045391A (ja) * | 1997-06-30 | 2010-02-25 | Max-Planck-Ges Zur Foerderung Der Wissenschaften Ev | 層状構造体製造方法、半導体基板、素子回路製造方法、及び太陽電池素子の直列接続回路 |
| US7670930B2 (en) | 2006-03-29 | 2010-03-02 | Commissariat A L 'energie Atomique | Method of detaching a thin film by melting precipitates |
| US7713369B2 (en) | 2001-04-13 | 2010-05-11 | Commissariat A L'energie Atomique | Detachable substrate or detachable structure and method for the production thereof |
| US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| JP2011155304A (ja) * | 2011-05-02 | 2011-08-11 | Sony Corp | 薄膜半導体の製造方法 |
| JP2011211209A (ja) * | 2011-05-02 | 2011-10-20 | Sony Corp | 薄膜半導体の製造方法 |
| JP2011233903A (ja) * | 2011-05-02 | 2011-11-17 | Sony Corp | 薄膜半導体の製造方法 |
| US8481357B2 (en) | 2008-03-08 | 2013-07-09 | Crystal Solar Incorporated | Thin film solar cell with ceramic handling layer |
| US20140220764A1 (en) * | 2013-02-05 | 2014-08-07 | International Business Machines Corporation | Thin film wafer transfer and structure for electronic devices |
| US9312132B2 (en) | 2013-03-21 | 2016-04-12 | International Business Machines Corporation | Method of forming high-density arrays of nanostructures |
| US10957816B2 (en) | 2013-02-05 | 2021-03-23 | International Business Machines Corporation | Thin film wafer transfer and structure for electronic devices |
| JP2022034881A (ja) * | 2020-08-19 | 2022-03-04 | キオクシア株式会社 | 半導体装置、半導体装置の製造方法、および基板の再利用方法 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW330313B (en) * | 1993-12-28 | 1998-04-21 | Canon Kk | A semiconductor substrate and process for producing same |
| US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US6326280B1 (en) | 1995-02-02 | 2001-12-04 | Sony Corporation | Thin film semiconductor and method for making thin film semiconductor |
| US6107213A (en) * | 1996-02-01 | 2000-08-22 | Sony Corporation | Method for making thin film semiconductor |
| FR2744285B1 (fr) * | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
| JP3647191B2 (ja) * | 1997-03-27 | 2005-05-11 | キヤノン株式会社 | 半導体装置の製造方法 |
| US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| SG87916A1 (en) * | 1997-12-26 | 2002-04-16 | Canon Kk | Sample separating apparatus and method, and substrate manufacturing method |
| JP4075021B2 (ja) * | 1997-12-26 | 2008-04-16 | ソニー株式会社 | 半導体基板の製造方法および薄膜半導体部材の製造方法 |
| JP3501642B2 (ja) | 1997-12-26 | 2004-03-02 | キヤノン株式会社 | 基板処理方法 |
| JP4323577B2 (ja) | 1997-12-26 | 2009-09-02 | キヤノン株式会社 | 分離方法および半導体基板の製造方法 |
| DE19802131B4 (de) * | 1998-01-21 | 2007-03-15 | Robert Bosch Gmbh | Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| TW444266B (en) | 1998-07-23 | 2001-07-01 | Canon Kk | Semiconductor substrate and method of producing same |
| US6180497B1 (en) | 1998-07-23 | 2001-01-30 | Canon Kabushiki Kaisha | Method for producing semiconductor base members |
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE69930700T2 (de) | 1998-09-04 | 2006-11-09 | Canon K.K. | Halbleitersubstrat und Verfahren zu seiner Herstellung |
| US6391743B1 (en) | 1998-09-22 | 2002-05-21 | Canon Kabushiki Kaisha | Method and apparatus for producing photoelectric conversion device |
| EP1024523A1 (en) * | 1999-01-27 | 2000-08-02 | Imec (Interuniversity Microelectronics Center) VZW | Method for fabricating thin film semiconductor devices |
| US6326279B1 (en) | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| US6602767B2 (en) | 2000-01-27 | 2003-08-05 | Canon Kabushiki Kaisha | Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery |
| US6602760B2 (en) * | 2000-12-21 | 2003-08-05 | Interuniversitair Microelektronica Centrum (Imec) | Method of producing a semiconductor layer on a substrate |
| US6774010B2 (en) * | 2001-01-25 | 2004-08-10 | International Business Machines Corporation | Transferable device-containing layer for silicon-on-insulator applications |
| JP4803884B2 (ja) * | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| JP2002229473A (ja) | 2001-01-31 | 2002-08-14 | Canon Inc | 表示装置の製造方法 |
| JP4708577B2 (ja) * | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| JP3697214B2 (ja) * | 2001-03-16 | 2005-09-21 | キヤノン株式会社 | 半導体膜の製造方法 |
| JP2004103600A (ja) * | 2002-09-04 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| TWI242796B (en) * | 2002-09-04 | 2005-11-01 | Canon Kk | Substrate and manufacturing method therefor |
| JP2004103855A (ja) * | 2002-09-10 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| JP2004103946A (ja) * | 2002-09-11 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| JP4794810B2 (ja) * | 2003-03-20 | 2011-10-19 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2006522475A (ja) * | 2003-04-02 | 2006-09-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 可撓性電子装置及び可撓性装置を製造する方法 |
| JP2004335662A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 部材及び部材の製造方法 |
| US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| JP2005064188A (ja) * | 2003-08-11 | 2005-03-10 | Sumitomo Electric Ind Ltd | 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法 |
| FR2858875B1 (fr) * | 2003-08-12 | 2006-02-10 | Soitec Silicon On Insulator | Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse |
| US20050082526A1 (en) * | 2003-10-15 | 2005-04-21 | International Business Machines Corporation | Techniques for layer transfer processing |
| JP2005183845A (ja) * | 2003-12-22 | 2005-07-07 | Canon Inc | 多孔質シリコン領域を有する部材、及び、シリコンを含む部材の製造方法 |
| JP4771510B2 (ja) * | 2004-06-23 | 2011-09-14 | キヤノン株式会社 | 半導体層の製造方法及び基板の製造方法 |
| US7410883B2 (en) * | 2005-04-13 | 2008-08-12 | Corning Incorporated | Glass-based semiconductor on insulator structures and methods of making same |
| DE102005047149A1 (de) * | 2005-09-30 | 2007-04-12 | Osram Opto Semiconductors Gmbh | Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren |
| FR2895562B1 (fr) * | 2005-12-27 | 2008-03-28 | Commissariat Energie Atomique | Procede de relaxation d'une couche mince contrainte |
| TWI381433B (zh) * | 2006-07-27 | 2013-01-01 | 巨擘科技股份有限公司 | 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法 |
| JP5239183B2 (ja) * | 2007-03-20 | 2013-07-17 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハ及びその製造方法 |
| JP5220335B2 (ja) * | 2007-04-11 | 2013-06-26 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
| US20080277778A1 (en) | 2007-05-10 | 2008-11-13 | Furman Bruce K | Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby |
| JP5136215B2 (ja) * | 2008-05-29 | 2013-02-06 | 住友ベークライト株式会社 | 半導体装置 |
| US9136134B2 (en) | 2012-02-22 | 2015-09-15 | Soitec | Methods of providing thin layers of crystalline semiconductor material, and related structures and devices |
| DE102012112989A1 (de) * | 2012-12-21 | 2014-06-26 | Ev Group E. Thallner Gmbh | Verfahren zum Aufbringen einer Temporärbondschicht |
| WO2015157538A1 (en) | 2014-04-09 | 2015-10-15 | Corning Incorporated | Method and material for lithium ion battery anodes |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4116751A (en) * | 1975-10-08 | 1978-09-26 | Solomon Zaromb | Methods and apparatus for producing unsupported monocrystalline films of silicon and of other materials |
| DE3177084D1 (en) * | 1980-04-10 | 1989-09-21 | Massachusetts Inst Technology | Method of producing sheets of crystalline material |
| CA2048339C (en) * | 1990-08-03 | 1997-11-25 | Takao Yonehara | Semiconductor member and process for preparing semiconductor member |
| DE69233314T2 (de) * | 1991-10-11 | 2005-03-24 | Canon K.K. | Verfahren zur Herstellung von Halbleiter-Produkten |
| JP3261685B2 (ja) * | 1992-01-31 | 2002-03-04 | キヤノン株式会社 | 半導体素子基体及びその作製方法 |
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
-
1995
- 1995-03-06 JP JP04544195A patent/JP3257580B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-27 US US08/863,717 patent/US5856229A/en not_active Expired - Lifetime
Cited By (128)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| EP0767486A3 (en) * | 1995-10-06 | 1997-12-29 | Canon Kabushiki Kaisha | Semiconductor substrate and producing method thereof |
| US6246068B1 (en) | 1995-10-06 | 2001-06-12 | Canon Kabushiki Kaisha | Semiconductor article with porous structure |
| US5854123A (en) * | 1995-10-06 | 1998-12-29 | Canon Kabushiki Kaisha | Method for producing semiconductor substrate |
| EP0793263A3 (en) * | 1996-02-28 | 1998-07-08 | Canon Kabushiki Kaisha | Fabrication process of a semiconductor substrate |
| JP2008177563A (ja) * | 1996-03-18 | 2008-07-31 | Sony Corp | 薄膜半導体、太陽電池および発光素子の製造方法 |
| JPH10125930A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 剥離方法 |
| USRE40601E1 (en) | 1996-11-12 | 2008-12-09 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| US6100165A (en) * | 1996-11-15 | 2000-08-08 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
| EP0843345A3 (en) * | 1996-11-15 | 1998-07-08 | Canon Kabushiki Kaisha | Method of manufacturing a semiconductor article |
| US5966620A (en) * | 1996-11-15 | 1999-10-12 | Canon Kabshiki Kaisha | Process for producing semiconductor article |
| KR100279756B1 (ko) * | 1996-11-15 | 2001-03-02 | 미다라이 후지오 | 반도체 물품의 제조방법 |
| CN1104036C (zh) * | 1996-11-15 | 2003-03-26 | 佳能株式会社 | 半导体产品的制造工艺 |
| CN1079989C (zh) * | 1996-11-15 | 2002-02-27 | 佳能株式会社 | 制造半导体产品的工艺 |
| US6054363A (en) * | 1996-11-15 | 2000-04-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
| US6534382B1 (en) | 1996-12-18 | 2003-03-18 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| US6100166A (en) * | 1996-12-18 | 2000-08-08 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| US6756289B1 (en) | 1996-12-27 | 2004-06-29 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
| US6190937B1 (en) | 1996-12-27 | 2001-02-20 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
| US6767840B1 (en) | 1997-02-21 | 2004-07-27 | Canon Kabushiki Kaisha | Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method |
| US6140209A (en) * | 1997-03-26 | 2000-10-31 | Canon Kabushiki Kaisha | Process for forming an SOI substrate |
| US6221738B1 (en) | 1997-03-26 | 2001-04-24 | Canon Kabushiki Kaisha | Substrate and production method thereof |
| US6534383B1 (en) | 1997-03-26 | 2003-03-18 | Canon Kabushiki Kaisha | Thin film formation process by clearing the implanted layer with laser radiation |
| US6133112A (en) * | 1997-03-26 | 2000-10-17 | Canon Kabushiki Kaisha | Thin film formation process |
| US6569748B1 (en) | 1997-03-26 | 2003-05-27 | Canon Kabushiki Kaisha | Substrate and production method thereof |
| US6746559B2 (en) | 1997-03-27 | 2004-06-08 | Canon Kabushiki Kaisha | Method and apparatus for separating composite member using fluid |
| KR100300279B1 (ko) * | 1997-03-27 | 2001-09-06 | 미다라이 후지오 | 반도체기판의제조방법 |
| US6382292B1 (en) | 1997-03-27 | 2002-05-07 | Canon Kabushiki Kaisha | Method and apparatus for separating composite member using fluid |
| US6475323B1 (en) | 1997-03-27 | 2002-11-05 | Canon Kabushiki Kaisha | Method and apparatus for separating composite member using fluid |
| US6143628A (en) * | 1997-03-27 | 2000-11-07 | Canon Kabushiki Kaisha | Semiconductor substrate and method of manufacturing the same |
| US6258698B1 (en) | 1997-03-27 | 2001-07-10 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US6251754B1 (en) | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| JP2001525991A (ja) * | 1997-05-12 | 2001-12-11 | シリコン・ジェネシス・コーポレーション | 制御された劈開プロセス |
| US6427747B1 (en) | 1997-06-16 | 2002-08-06 | Canon Kabushiki Kaisha | Apparatus and method of separating sample and substrate fabrication method |
| EP0886300A2 (en) * | 1997-06-16 | 1998-12-23 | Canon Kabushiki Kaisha | Apparatus and method of separating sample and substrate fabrication method |
| JP2010045391A (ja) * | 1997-06-30 | 2010-02-25 | Max-Planck-Ges Zur Foerderung Der Wissenschaften Ev | 層状構造体製造方法、半導体基板、素子回路製造方法、及び太陽電池素子の直列接続回路 |
| US6534380B1 (en) | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| US6383890B2 (en) | 1997-12-26 | 2002-05-07 | Canon Kabushiki Kaisha | Wafer bonding method, apparatus and vacuum chuck |
| US6429095B1 (en) | 1997-12-26 | 2002-08-06 | Canon Kabushiki Kaisha | Semiconductor article and method of manufacturing the same |
| US6306729B1 (en) | 1997-12-26 | 2001-10-23 | Canon Kabushiki Kaisha | Semiconductor article and method of manufacturing the same |
| US7229899B2 (en) | 1997-12-30 | 2007-06-12 | Commissariat A L'energie Atomique | Process for the transfer of a thin film |
| DE19803013A1 (de) * | 1998-01-27 | 1999-08-05 | Bosch Gmbh Robert | Verfahren zur Herstellung von Sollbruchschichten zum Ablösen von aufgewachsenen Schichtsystemen |
| DE19803013B4 (de) * | 1998-01-27 | 2005-02-03 | Robert Bosch Gmbh | Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger |
| US6613676B1 (en) | 1998-01-30 | 2003-09-02 | Canon Kabushiki Kaisha | Process of reclamation of SOI substrate and reproduced substrate |
| US6417108B1 (en) | 1998-02-04 | 2002-07-09 | Canon Kabushiki Kaisha | Semiconductor substrate and method of manufacturing the same |
| US7245002B2 (en) | 1998-02-04 | 2007-07-17 | Canon Kabushiki Kaisha | Semiconductor substrate having a stepped profile |
| US6597039B2 (en) | 1998-02-18 | 2003-07-22 | Canon Kabushiki Kaisha | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
| US6342433B1 (en) | 1998-02-18 | 2002-01-29 | Canon Kabushiki Kaisha | Composite member its separation method and preparation method of semiconductor substrate by utilization thereof |
| EP0940483A3 (en) * | 1998-02-26 | 2003-08-13 | Canon Kabushiki Kaisha | Anodizing method and apparatus and semiconductor substrate manufacturing method |
| US6540861B2 (en) | 1998-04-01 | 2003-04-01 | Canon Kabushiki Kaisha | Member separating apparatus and processing apparatus |
| US6384313B2 (en) | 1998-05-15 | 2002-05-07 | Canon Kabushiki Kaisha | Solar cell module and method of producing the same |
| US6613678B1 (en) | 1998-05-15 | 2003-09-02 | Canon Kabushiki Kaisha | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure |
| EP0965664A1 (en) * | 1998-06-18 | 1999-12-22 | Canon Kabushiki Kaisha | Method of producing semiconductor thin film and method of producing solar cell using same |
| US6802926B2 (en) | 1998-06-18 | 2004-10-12 | Canon Kabushiki Kaisha | Method of producing semiconductor thin film and method of producing solar cell using same |
| US6773534B2 (en) | 1998-07-27 | 2004-08-10 | Canon Kabushiki Kaisha | Sample processing apparatus and method |
| US6609553B2 (en) | 1998-07-27 | 2003-08-26 | Canon Kabushiki Kaisha | Sample processing apparatus and method |
| US6427748B1 (en) | 1998-07-27 | 2002-08-06 | Canon Kabushiki Kaisha | Sample processing apparatus and method |
| FR2784794A1 (fr) * | 1998-10-20 | 2000-04-21 | Commissariat Energie Atomique | Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication |
| WO2000024054A1 (fr) * | 1998-10-20 | 2000-04-27 | Commissariat A L'energie Atomique | Structure comportant une couche semiconductrice et/ou des elements electroniques sur un support isolant et son procede de fabrication |
| US6527031B1 (en) | 1998-11-06 | 2003-03-04 | Canon Kabushiki Kaisha | Sample separating apparatus and method, and substrate manufacturing method |
| US6971432B2 (en) | 1998-11-06 | 2005-12-06 | Canon Kabushiki Kaisha | Sample processing system |
| US7579257B2 (en) | 1998-11-06 | 2009-08-25 | Canon Kabuhsiki Kaisha | Sample separating apparatus and method, and substrate manufacturing method |
| US6672358B2 (en) | 1998-11-06 | 2004-01-06 | Canon Kabushiki Kaisha | Sample processing system |
| US6629539B1 (en) | 1998-11-06 | 2003-10-07 | Canon Kabushiki Kaisha | Sample processing system |
| US6656271B2 (en) | 1998-12-04 | 2003-12-02 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor wafer method of using and utilizing the same |
| US6376332B1 (en) | 1999-02-02 | 2002-04-23 | Canon Kabushiki Kaisha | Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method |
| JP2000223683A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法 |
| US6900114B2 (en) | 1999-02-02 | 2005-05-31 | Canon Kabushiki Kaisha | Separating apparatus, separating method, and method of manufacturing semiconductor substrate |
| US6426270B1 (en) | 1999-02-02 | 2002-07-30 | Canon Kabushiki Kaisha | Substrate processing method and method of manufacturing semiconductor substrate |
| US6609446B1 (en) | 1999-02-02 | 2003-08-26 | Canon Kabushiki Kaisha | Separating apparatus, separating method, and method of manufacturing semiconductor substrate |
| US6624047B1 (en) | 1999-02-02 | 2003-09-23 | Canon Kabushiki Kaisha | Substrate and method of manufacturing the same |
| JP4889154B2 (ja) * | 1999-02-10 | 2012-03-07 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 多層構造体の製造方法 |
| JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
| US6417069B1 (en) | 1999-03-25 | 2002-07-09 | Canon Kabushiki Kaisha | Substrate processing method and manufacturing method, and anodizing apparatus |
| US6468923B1 (en) | 1999-03-26 | 2002-10-22 | Canon Kabushiki Kaisha | Method of producing semiconductor member |
| US6375738B1 (en) | 1999-03-26 | 2002-04-23 | Canon Kabushiki Kaisha | Process of producing semiconductor article |
| US6605518B1 (en) | 1999-04-30 | 2003-08-12 | Canon Kabushiki Kaisha | Method of separating composite member and process for producing thin film |
| US6664169B1 (en) | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| US6818104B2 (en) | 1999-06-08 | 2004-11-16 | Canon Kabushiki Kaisha | Anodizing apparatus |
| US6448155B1 (en) | 1999-06-17 | 2002-09-10 | Canon Kabushiki Kaisha | Production method of semiconductor base material and production method of solar cell |
| US6452091B1 (en) | 1999-07-14 | 2002-09-17 | Canon Kabushiki Kaisha | Method of producing thin-film single-crystal device, solar cell module and method of producing the same |
| US6653209B1 (en) | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
| DE19958803C1 (de) * | 1999-12-07 | 2001-08-30 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung |
| US6653205B2 (en) | 1999-12-08 | 2003-11-25 | Canon Kabushiki Kaisha | Composite member separating method, thin film manufacturing method, and composite member separating apparatus |
| US6953948B2 (en) | 2000-01-07 | 2005-10-11 | Canon Kabushiki Kaisha | Semiconductor substrate and process for its production |
| US6566235B2 (en) | 2000-03-31 | 2003-05-20 | Canon Kabushiki Kaisha | Process for producing semiconductor member, and process for producing solar cell |
| US6653206B2 (en) | 2000-07-31 | 2003-11-25 | Canon Kabushiki Kaisha | Method and apparatus for processing composite member |
| US6979629B2 (en) | 2000-07-31 | 2005-12-27 | Canon Kabushiki Kaisha | Method and apparatus for processing composite member |
| US6712288B2 (en) | 2000-08-25 | 2004-03-30 | Canon Kabushiki Kaisha | Method and apparatus for separating sample |
| US7017830B2 (en) | 2000-08-25 | 2006-03-28 | Canon Kabushiki Kaisha | Method and apparatus for separating sample |
| US6566255B2 (en) | 2000-09-28 | 2003-05-20 | Canon Kabushiki Kaisha | SOI annealing method and SOI manufacturing method |
| US6858508B2 (en) | 2000-09-29 | 2005-02-22 | Canon Kabushiki Kaisha | SOI annealing method |
| US6613638B2 (en) | 2000-09-29 | 2003-09-02 | Canon Kabushiki Kaisha | Soi annealing method for reducing HF defects, with lamp, without crystal original particle (COP) |
| JP2004519093A (ja) * | 2000-11-27 | 2004-06-24 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
| US7713369B2 (en) | 2001-04-13 | 2010-05-11 | Commissariat A L'energie Atomique | Detachable substrate or detachable structure and method for the production thereof |
| US6946052B2 (en) | 2001-05-25 | 2005-09-20 | Canon Kabushiki Kaisha | Separating apparatus and processing method for plate member |
| KR100478685B1 (ko) * | 2001-05-25 | 2005-03-24 | 캐논 가부시끼가이샤 | 판부재의 분리장치 및 처리방법 |
| US6867110B2 (en) | 2001-05-25 | 2005-03-15 | Canon Kabushiki Kaisha | Separating apparatus and processing method for plate member |
| US6833312B2 (en) | 2001-05-25 | 2004-12-21 | Canon Kabushiki Kaisha | Plate member separating apparatus and method |
| US7615463B2 (en) | 2001-10-11 | 2009-11-10 | Commissariat A L'energie Atomique | Method for making thin layers containing microcomponents |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| US7622363B2 (en) | 2003-05-06 | 2009-11-24 | Canon Kabushiki Kaisha | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
| WO2004099473A1 (en) * | 2003-05-06 | 2004-11-18 | Canon Kabushiki Kaisha | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
| US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| US7238973B2 (en) | 2003-12-26 | 2007-07-03 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| US7750367B2 (en) | 2003-12-26 | 2010-07-06 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| JP2011023742A (ja) * | 2004-01-15 | 2011-02-03 | Japan Science & Technology Agency | 単結晶薄膜の製造方法及びその単結晶薄膜デバイス |
| JPWO2005069356A1 (ja) * | 2004-01-15 | 2008-04-24 | 独立行政法人科学技術振興機構 | 単結晶薄膜の製造方法及びその単結晶薄膜デバイス |
| US7439092B2 (en) | 2005-05-20 | 2008-10-21 | Commissariat A L'energie Atomique | Thin film splitting method |
| JP2007079431A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Matsushita Display Technology Co Ltd | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 |
| US7670930B2 (en) | 2006-03-29 | 2010-03-02 | Commissariat A L 'energie Atomique | Method of detaching a thin film by melting precipitates |
| JP2007081422A (ja) * | 2006-11-13 | 2007-03-29 | Sony Corp | 薄膜半導体の製造方法 |
| KR100889978B1 (ko) * | 2007-10-12 | 2009-03-25 | 전남대학교산학협력단 | 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법 |
| US8900399B2 (en) | 2008-03-08 | 2014-12-02 | Crystal Solar, Inc. | Integrated method and system for manufacturing monolithic panels of crystalline solar cells |
| US8030119B2 (en) | 2008-03-08 | 2011-10-04 | Crystal Solar, Inc. | Integrated method and system for manufacturing monolithic panels of crystalline solar cells |
| US8481357B2 (en) | 2008-03-08 | 2013-07-09 | Crystal Solar Incorporated | Thin film solar cell with ceramic handling layer |
| WO2009114108A2 (en) | 2008-03-08 | 2009-09-17 | Crystal Solar, Inc. | Integrated method and system for manufacturing monolithic panels of crystalline solar cells |
| JP2011155304A (ja) * | 2011-05-02 | 2011-08-11 | Sony Corp | 薄膜半導体の製造方法 |
| JP2011211209A (ja) * | 2011-05-02 | 2011-10-20 | Sony Corp | 薄膜半導体の製造方法 |
| JP2011233903A (ja) * | 2011-05-02 | 2011-11-17 | Sony Corp | 薄膜半導体の製造方法 |
| US20140220764A1 (en) * | 2013-02-05 | 2014-08-07 | International Business Machines Corporation | Thin film wafer transfer and structure for electronic devices |
| US8916451B2 (en) * | 2013-02-05 | 2014-12-23 | International Business Machines Corporation | Thin film wafer transfer and structure for electronic devices |
| US10957816B2 (en) | 2013-02-05 | 2021-03-23 | International Business Machines Corporation | Thin film wafer transfer and structure for electronic devices |
| US9312132B2 (en) | 2013-03-21 | 2016-04-12 | International Business Machines Corporation | Method of forming high-density arrays of nanostructures |
| US9324794B2 (en) | 2013-03-21 | 2016-04-26 | International Business Machines Corporation | Self-formation of high-density arrays of nanostructures |
| US9691847B2 (en) | 2013-03-21 | 2017-06-27 | International Business Machines Corporation | Self-formation of high-density arrays of nanostructures |
| JP2022034881A (ja) * | 2020-08-19 | 2022-03-04 | キオクシア株式会社 | 半導体装置、半導体装置の製造方法、および基板の再利用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3257580B2 (ja) | 2002-02-18 |
| US5856229A (en) | 1999-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3257580B2 (ja) | 半導体基板の作製方法 | |
| US7148119B1 (en) | Process for production of semiconductor substrate | |
| US6569748B1 (en) | Substrate and production method thereof | |
| JP3261685B2 (ja) | 半導体素子基体及びその作製方法 | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| JP3293736B2 (ja) | 半導体基板の作製方法および貼り合わせ基体 | |
| JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
| JPH10200080A (ja) | 半導体部材の製造方法 | |
| JPH09162090A (ja) | 半導体基体とその製造方法 | |
| US20030190794A1 (en) | Semiconductor substrate and process for producing the same using a composite member having porous layers and varying thickness and porosity | |
| EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JP2000349267A (ja) | 半導体部材の作製方法 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JPH10326884A (ja) | 半導体基板及びその作製方法とその複合部材 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JP3796358B2 (ja) | 半導体基板の作製方法及び基板から半導体層を分離する方法 | |
| JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3237889B2 (ja) | 半導体基体及びその作製方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |